JPH01248704A - Sweep frequency signal generator - Google Patents
Sweep frequency signal generatorInfo
- Publication number
- JPH01248704A JPH01248704A JP7446688A JP7446688A JPH01248704A JP H01248704 A JPH01248704 A JP H01248704A JP 7446688 A JP7446688 A JP 7446688A JP 7446688 A JP7446688 A JP 7446688A JP H01248704 A JPH01248704 A JP H01248704A
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- signal
- frequency
- width
- width control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003079 width control Methods 0.000 claims abstract description 79
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 239000003550 marker Substances 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010408 sweeping Methods 0.000 abstract description 7
- 230000001976 improved effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、周波数を掃引しながら出力する掃引周波数
信号発生器に係り、例えば掃引のスタートおよびストッ
プの周波数確度、それら周波数間をアナログ掃引中の掃
引周波数確度等を向上させた掃引周波数信号発生器に関
するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a sweep frequency signal generator that outputs frequencies while sweeping them. This invention relates to a sweep frequency signal generator with improved sweep frequency accuracy, etc.
（従来の技術）
アナログ掃引においてスタート周波数の確度を良くした
ものに、特公昭６１−１１００３号公報に示されるもの
があった。この概要を第４図に示し、その動作を説明す
る。掃引のスタート時点で掃引波形信号Ｃを掃引休止状
態にし、ホールド回路８０の入出力端子をスルーにする
。このとき、位相検出部７１が可変発振器６０からの信
号と基準信号発生器７２からの信号との位相差を検出し
、そのときの位相差信号を前記ホールド回路８０を介し
て演算器５０へ送出する。演算器５０は掃引休止状態の
掃引波形信号Ｃと位相差信号とを加算して電圧制御形発
振器である可変発振器６０へ出力する。このようにして
位相・ロック・ループを形成し、ロックしたところでホ
ールド回路８０が位相差信号をホールドして位相・ロッ
ク・ループを解除する。同時に掃引波形信号Ｃの掃引休
止状態は終了する。次に、掃引を開始した掃引波形信号
Ｃが演算器５０でホールドされた位相差信号に加算され
て、可変発振器６０に加えられる。このとき可変発振器
６０はロックしたスタート周波数から周波数掃引をスタ
ートする。掃引のストップ周波数は掃引波形信号Ｃで決
まる。(Prior Art) Japanese Patent Publication No. Sho 61-11003 discloses a system that improves the accuracy of the start frequency in analog sweep. An outline of this is shown in FIG. 4, and its operation will be explained. At the start of the sweep, the sweep waveform signal C is put into a sweep pause state, and the input/output terminals of the hold circuit 80 are made to pass. At this time, the phase detection section 71 detects the phase difference between the signal from the variable oscillator 60 and the signal from the reference signal generator 72, and sends the phase difference signal at that time to the arithmetic unit 50 via the hold circuit 80. do. Arithmetic unit 50 adds the sweep waveform signal C in the sweep pause state and the phase difference signal and outputs the sum to variable oscillator 60, which is a voltage controlled oscillator. In this way, a phase-locked loop is formed, and once locked, the hold circuit 80 holds the phase difference signal and releases the phase-locked loop. At the same time, the sweep pause state of the sweep waveform signal C ends. Next, the sweep waveform signal C that started the sweep is added to the phase difference signal held by the arithmetic unit 50 and applied to the variable oscillator 60. At this time, the variable oscillator 60 starts the frequency sweep from the locked start frequency. The sweep stop frequency is determined by the sweep waveform signal C.
（発明が解決しようとする課題）
上記のような掃引周波数信号発生器では、周波数掃引時
のスタート周波数の確度は良いが、ストップ周波数およ
び掃引中の掃引周波数の確度は可変発振器６０と掃引波
形信号Ｃの直線性（電圧−周波数特性）および安定度に
依存し、良くないという問題点があった。(Problem to be Solved by the Invention) In the above-mentioned sweep frequency signal generator, the accuracy of the start frequency during frequency sweep is good, but the accuracy of the stop frequency and the sweep frequency during sweep is poor due to the variable oscillator 60 and the sweep waveform signal. There was a problem that it depended on the linearity (voltage-frequency characteristics) and stability of C, which was not good.
この発明は、かかる問題点を解決するためになされたも
ので、スタートおよびストップの周波数確度、それら周
波数間を掃引中の掃引周波数確度等を向上した掃引周波
数信号発生器を得ることを目的とする。The present invention was made to solve such problems, and an object of the present invention is to obtain a swept frequency signal generator that improves start and stop frequency accuracy, sweep frequency accuracy during sweeping between these frequencies, etc. .
（課題を解決するための手段）
この発明にがかる掃引周波数信号発生器は、掃引制御信
号に応じて掃引周波数信号を出力する可変発振器と、可
変発振器の出力する周波数を指定されたロック周波数に
位相・ロックさせるための位相差信号を出力するＰＬＬ
帰還部と、タイミング信号により位相・ロック・ルーフ
をオン、オフし、オフ時にはオン時の位相差信号をホー
ルドするホールド回路と、周波数掃引するための掃引波
形信号と位相差信号とを演算して掃引制御信号として出
力する演算器と、あらかじめ設定されている複数のロッ
ク周波数に応じた電圧点に掃引休止時間を設けた周期性
の掃引電圧波形信号を出力し、かつ掃引休止時間に同期
したタイミング信号を出力し、ホールド回路を掃引休止
時間にオンにせしめる掃引部と、幅制御信号に応じて掃
引電圧波形信号のロック周波数間の掃引電圧を可変して
掃引波形信号として出力する幅制御部と、複数のロック
周波数をタイミング信号に沿って順次切換えてＰＬＬ帰
還部に指定する周波数切換え部と、ロック周波数に応じ
た位相差信号をもとに幅制御信号を生成して幅制御部へ
出力し、位相差信号間のレベル差がなくなるように制御
する幅検出部とを備えたものである。(Means for Solving the Problems) A sweep frequency signal generator according to the present invention includes a variable oscillator that outputs a sweep frequency signal according to a sweep control signal, and a phase shifter that adjusts the frequency output from the variable oscillator to a specified lock frequency.・PLL that outputs a phase difference signal for locking
A feedback section, a hold circuit that turns the phase, lock, and roof on and off according to a timing signal and holds the phase difference signal when it is on when it is off, and calculates the sweep waveform signal and phase difference signal for frequency sweeping. An arithmetic unit that outputs as a sweep control signal, and a periodic sweep voltage waveform signal that has sweep pause times at voltage points corresponding to multiple preset lock frequencies, and timing that is synchronized with the sweep pause times. a sweep section that outputs a signal and turns on the hold circuit during the sweep pause time; and a width control section that varies the sweep voltage between the lock frequencies of the sweep voltage waveform signal according to the width control signal and outputs it as a sweep waveform signal. , a frequency switching unit that sequentially switches a plurality of lock frequencies in accordance with a timing signal and designates them to a PLL feedback unit; and a frequency switching unit that generates a width control signal based on a phase difference signal corresponding to the lock frequency and outputs it to the width control unit. , and a width detection section that performs control so that the level difference between the phase difference signals is eliminated.
そして、幅検出部に複数のロック周波数に応じた位相差
信号をもとに生成した幅制御信号の値を、前回の掃引時
間に幅制御部に設定されていた幅制御信号の値に積算し
て、新しい幅制御信号として出力させることもできる。Then, the width detection section integrates the value of the width control signal generated based on the phase difference signals corresponding to multiple lock frequencies with the value of the width control signal that was set in the width control section at the previous sweep time. It is also possible to output it as a new width control signal.
また、ロック周波数として掃引のスタート、ストップ周
波数およびそのスタート、ストップの間にマーカ周波数
が設定できるようにするため、幅検出部に、これら各ロ
ック周波数の位相差信号間のレベル差をもとに生成した
幅制御信号の値を、前に幅制御部に送出した当該ロック
周波数間の幅制御信号の値に積算して、次の掃引に当該
ロック周波数間の幅制御信号として出力させてもよい。In addition, in order to be able to set the start and stop frequencies of the sweep as the lock frequency and the marker frequency between the start and stop, the width detection section uses The value of the generated width control signal may be integrated with the value of the width control signal between the lock frequencies that was previously sent to the width control unit, and may be output as the width control signal between the lock frequencies for the next sweep. .
さらに幅検出部に、掃引部からのタイミング信号によっ
て、ｍ回の掃引周期の間は幅制御信号をホールドして出
力させ、ｍ回の次のｎ回（ｍ＞ｎ）の掃引周期に幅制御
信号を新しい値に入れ替えて出力させてもよい。Furthermore, the width detecting section is caused to hold and output the width control signal for m sweep cycles using the timing signal from the sweep section, and performs width control during the n sweep cycles following m sweep cycles (m>n). The signal may be replaced with a new value and output.
（作用）
この発明においては、掃引休止時間に指定されたロック
周波数で可変発振器に位相・ロックをかけ、そのときＰ
ＬＬ帰還部が出力する位相差信号をホールドして演算器
に加える。一方、幅検出部が幅制御部に、ロック周波数
の位相差信号をもとに、ロック周波数間の位相差信号間
のレベル差がなくなるように掃引電圧波形信号を可変さ
せ、これを掃引波形信号として演算器に人力せしめる。(Operation) In this invention, the phase lock is applied to the variable oscillator at the lock frequency specified during the sweep pause time, and at that time, P
The phase difference signal output from the LL feedback section is held and applied to the arithmetic unit. On the other hand, the width detection section causes the width control section to vary the sweep voltage waveform signal based on the phase difference signal of the lock frequency so that the level difference between the phase difference signals between the lock frequencies disappears, and converts this into the sweep waveform signal. As a result, human power is applied to the computing unit.
演算器は位相差信号と掃引波形信号とを演算して掃引制
御信号として可変発振器に送出してこれを制御する。な
お、ロック周波数としてスタートおよびストップ周波数
を設定できる。The arithmetic unit calculates the phase difference signal and the sweep waveform signal and sends it as a sweep control signal to the variable oscillator to control it. Note that the start and stop frequencies can be set as the lock frequency.
幅検出部に、幅制御信号を経時的に積算して、位相差信
号間のレベル差がなくなるように幅制御部を制御せしめ
ることにより、位相・ロック・ループを最適に使用でき
る。The phase-locked loop can be used optimally by causing the width detection section to integrate the width control signal over time and control the width control section so that the level difference between the phase difference signals disappears.
また、ロック周波数としてスタート周波数、ストップ周
波数、さらにこれら周波数間にマーカ周波数を設定でき
る。マーカ周波数を挿入すれば、可変発振器の直線性は
さらに改善される。Furthermore, a start frequency, a stop frequency, and a marker frequency can be set between these frequencies as the lock frequency. Inserting a marker frequency further improves the linearity of the variable oscillator.
さらに、掃引部がタイミング信号を送出せしめて、幅検
出部に対し間欠的に幅制御信号を新しい値に入れ替えて
出力するように制御させることにより、掃引速度および
総合的な掃引繰返し速度を早めることもできる。Furthermore, by causing the sweep section to send out a timing signal and controlling the width detection section to intermittently replace the width control signal with a new value and output it, the sweep speed and overall sweep repetition speed can be increased. You can also do it.
（実施例）
第１図はこの発明の一実施例を示す図であり、第２図は
、第１図における主要部が入出力する信号を示す図であ
る。なお、第４図と同一符号は同一部分を示す。これら
の図で、１０はパネル制御部で、キー操作等で所望のロ
ック周波数および掃引時間を人力するためのものである
。この例では、ロック周波数としてスタート周波数、ス
トップ周波数を入力するようにされている。２ｏは掃引
部で、複数のロック周波数に応じた電圧点に掃引休止時
間を設けた周期性の掃引電圧波形信号すを出力する掃引
波形発生部２１、および掃引休止時間に同期したタイミ
ング信号ａ１〜ａ４およびｄを出力するシーケンス制御
部２２からなる。(Embodiment) FIG. 1 is a diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing signals input and output by the main parts in FIG. 1. Note that the same reference numerals as in FIG. 4 indicate the same parts. In these figures, reference numeral 10 denotes a panel control section for manually controlling a desired lock frequency and sweep time by key operations or the like. In this example, a start frequency and a stop frequency are input as lock frequencies. 2o is a sweep section, which includes a sweep waveform generating section 21 that outputs a periodic sweep voltage waveform signal with sweep pause times provided at voltage points corresponding to a plurality of lock frequencies, and timing signals a1 to a1 synchronized with the sweep pause times. It consists of a sequence control section 22 that outputs a4 and d.
３０はタイミング信号ｄに沿ってロック周波数を順次切
換えてシーケンシャルに指定するためロック周波数指定
信号ｅを出力する周波数切換え部、４０は幅制御部で、
可変抵抗減衰器でも構成できるが、この例ではＤ／Ａ変
換器と増幅器で構成され、デジタルの幅制御信号ｊによ
って前記掃引電圧波形信号すにおけるロック周波数間に
相当する電圧幅を可変して、すなわち、その間の掃引傾
斜を可変して掃引波形信号Ｃとして出力している。30 is a frequency switching unit that outputs a lock frequency designation signal e for sequentially switching the lock frequency in accordance with the timing signal d, and 40 is a width control unit;
Although it can be configured with a variable resistance attenuator, in this example it is configured with a D/A converter and an amplifier, and the voltage width corresponding to the lock frequency in the sweep voltage waveform signal is varied by a digital width control signal j. That is, the sweep slope between them is varied and outputted as a sweep waveform signal C.
したがって、この幅制御部４０はロック周波数間の電圧
幅を可変すると同時に、ロック周波数間の掃引速度を可
変している。７３は周波数変換部で、周波数切換え部３
０からのロック周波数指定信号ｅに応じて前記可変発振
器６０の出力周波数を変換して前記位相検出部７１に可
変して出力する。ここで、７０はＰＬＬ帰還部で、前記
位相検出部７１．前記基準信号発生器７２および前記周
波数変換部７３で構成される。９０は幅検出部で、ロッ
ク周波数指定信号ｅに応じた位相差信号ｇを受けてホー
ルドするホールド回路９１．９２、これら位相差信号８
間のレベル差を検出し、これをレベル差信号ｉとして出
力する差検出部９３、前回の掃引時（少なくとも実際に
周波数掃引されていた時間）に設定されていた幅制御信
号ｊをホールドするホールド回路９４．演算器９５、演
算器９５に積算させるための前記レベル差信号ｉをホー
ルドするホールド回路９６からなる。Therefore, this width control section 40 varies the voltage width between the lock frequencies and at the same time varies the sweep speed between the lock frequencies. 73 is a frequency conversion section, which is a frequency switching section 3;
The output frequency of the variable oscillator 60 is converted in accordance with the lock frequency designation signal e from 0, and outputted to the phase detection section 71 in a variable manner. Here, 70 is a PLL feedback section, and the phase detection section 71. It is composed of the reference signal generator 72 and the frequency converter 73. Reference numeral 90 denotes a width detection section, hold circuits 91 and 92 that receive and hold the phase difference signal g corresponding to the lock frequency designation signal e, and these phase difference signals 8.
A difference detecting section 93 detects the level difference between and outputs it as a level difference signal i, and a hold section 93 holds the width control signal j that was set during the previous sweep (at least during the actual frequency sweep). Circuit 94. It consists of an arithmetic unit 95 and a hold circuit 96 that holds the level difference signal i for the arithmetic unit 95 to integrate.
これらの構成で、パネル制御部１０、掃引部２０および
周波数切換え部３０は、ＣＰＵ、メモリおよびこれらを
動作させるクロック発生器等からなる。幅検出部９０は
アナログ回路でも構成できるが、この例ではＡ／Ｄ変換
器、ＣＰＵおよびラッチ回路等で構成し、幅制御信号ｊ
をデジタル信号で出力している。With these configurations, the panel control section 10, the sweep section 20, and the frequency switching section 30 are composed of a CPU, a memory, a clock generator for operating these, and the like. Although the width detection section 90 can be configured with an analog circuit, in this example, it is configured with an A/D converter, a CPU, a latch circuit, etc.
is output as a digital signal.
次に第１図および第２図をもとに動作を手順に沿って説
明する。Next, the operation will be explained step by step based on FIGS. 1 and 2.
（イ）ｔ％１引部２０は、パネル制御部１０よりキーで
入力された所望のスタート、ストップの各ロック周波数
（それぞれＦｌ、Ｆ２とする）と掃引時間の各情報を受
けて、これら周波数の差に応じたタイミング信号ａを生
成する。掃引波形発生部２１はタイミング信号ａに基い
て、ロック周波数に応じて掃引休止時間を有する掃引電
圧波形信号すを発生する。シーケンス制御部２２は、タ
イミング信号ａをもとにホールド回路８０．９１゜９２
．９４．９６および周波数切換え部３０を制御するため
のタイミング信号ａ＋％ａ４およびｄを生成する。また
、シーケンス制御部２２は、周波数切換え部３０をタイ
ミング信号ｄで制御して、ロック周波数Ｆｌ、Ｆ２を交
互に切換えてＰＬＬ帰遠部７０へ指定するため、第２図
（ｅ）に示すタイミングでロック周波数指定信号ｅを発
生させている。(a) The t%1 pulling unit 20 receives the desired start and stop lock frequencies (F1 and F2, respectively) and sweep time information entered using the keys from the panel control unit 10, and receives these frequencies. A timing signal a is generated according to the difference between the timing signals. The sweep waveform generator 21 generates a sweep voltage waveform signal having a sweep pause time according to the lock frequency based on the timing signal a. The sequence control unit 22 operates a hold circuit 80.91°92 based on the timing signal a.
．． 94.96 and timing signals a+%a4 and d for controlling the frequency switching section 30. Furthermore, the sequence control section 22 controls the frequency switching section 30 using the timing signal d to alternately switch the lock frequencies Fl and F2 and specify them to the PLL return section 70, so that the timing shown in FIG. A lock frequency designation signal e is generated.
（ロ）幅制御部４０は、幅制御信号ｊに応じ掃引電圧波
形信号すを制御し、掃引波形信号Ｃとして出力している
。ここで、各構成が理想的な状態と仮定すれば、幅検出
部９０から出力される幅制御信号ｊによる制御量はゼロ
となる。つまり、この場合、第２図において、掃引電圧
波形信号すと掃引波形信号Ｃは同じである。この掃引周
期まで（時間ｔ、まで）理想的な状態が成立していると
して説明する。したがって、演算器９５が出力している
値はゼロである。(b) The width control section 40 controls the sweep voltage waveform signal S according to the width control signal j, and outputs it as a sweep waveform signal C. Here, if each configuration is assumed to be in an ideal state, the amount of control by the width control signal j output from the width detection section 90 will be zero. That is, in this case, in FIG. 2, the sweep voltage waveform signal S and the sweep waveform signal C are the same. The explanation will be given assuming that an ideal state has been established up to this sweep cycle (up to time t). Therefore, the value output by the arithmetic unit 95 is zero.
（ハ）上記のような条件およびタイミング関係にあると
き、掃引休止時間ｔ。−ｔ２、ｔ３〜ｔ５（第２図を参
照）にホールド回路８０がオンになり、位相・ロック・
ループが形成される。したがって、掃引休止時間として
は、位相・ロック・ループが周波数ロックするのに必要
な時間が設定されている。これらの位相・ロック時に位
相検出部７１は、周波数変換部７３がロック周波数指定
信号ｅに応じて可変発振器６０からの信号を周波数変換
した信号と基準信号発生器７２からの信号とを比較し、
これら信号の位相差に応じた位相差信号ｇを出力する。(c) When the above conditions and timing relationships exist, the sweep pause time t. -t2, t3 to t5 (see Fig. 2), the hold circuit 80 is turned on, and the phase, lock and
A loop is formed. Therefore, the sweep pause time is set to the time required for the phase lock loop to lock the frequency. At the time of these phase locks, the phase detecting section 71 compares the signal obtained by frequency converting the signal from the variable oscillator 60 by the frequency converting section 73 according to the lock frequency designation signal e and the signal from the reference signal generator 72,
A phase difference signal g corresponding to the phase difference between these signals is output.
（ニ）このようなロック周波数指定信号ｅで指定された
ロック周波数Ｆｌ、Ｆ２に対応した位相差信号を、ｔｌ
ｌｊ４なるときに順次、ホールド回路８０がサンプリン
グ・ホールドし位相差信号ｇを出力する。(d) The phase difference signal corresponding to the lock frequencies Fl and F2 specified by such a lock frequency designation signal e is
When lj4, the hold circuit 80 sequentially samples and holds the phase difference signal g and outputs the phase difference signal g.
演算器５０はこれらの位相差信号ｇと前記掃引波形信号
Ｃを加算し、この結果な掃引制御信号ｆとして出力して
可変発振器６０を制御する。The arithmetic unit 50 adds these phase difference signals g and the sweep waveform signal C, and outputs the result as a sweep control signal f to control the variable oscillator 60.
（ホ）一方、ホールド回路９１．９２はｔｌ。(e) On the other hand, the hold circuits 91 and 92 are tl.
ｔ４なるときに、それぞれロック周波数指定信号ｅで指
定されたロック周波数Ｆｌ、Ｆ２に対応した位相差信号
ｇをサンプリング・ホールドして出力する。At time t4, the phase difference signals g corresponding to the lock frequencies Fl and F2 respectively designated by the lock frequency designation signal e are sampled and held and output.
次に、差検出部９３がロック周波数指定信号ｅで指定さ
れたロック周波数Ｆ１とＦ２間に対応した位相差信号８
間のレベル差を検出してレベル差信号ｉを出力する。Next, the difference detection unit 93 generates a phase difference signal 8 corresponding to the lock frequencies F1 and F2 specified by the lock frequency designation signal e.
A level difference signal i is output by detecting the level difference between the two.
ホールド回路９６がレベル差信号ｉを七〇にホールドし
て演算器９５へ送出する。A hold circuit 96 holds the level difference signal i at 70 and sends it to the arithmetic unit 95.
ホールド回路９４は、演算器９５が出力していた幅制御
信号ｊをｔ５にサンプリングホールドし、さらに演算器
９５へ戻す（第２図のｈホールド回路９４の出力の波形
を参照）。The hold circuit 94 samples and holds the width control signal j output from the arithmetic unit 95 at t5, and returns it to the arithmetic unit 95 (see the waveform of the output of the h-hold circuit 94 in FIG. 2).
演算器９５は、ｔ、以降に人力されてくるレベル差信号
ｉと幅制御信号ｊとを積算して、この結果を次の掃引以
降の新しい幅制御信号ｊとしてｔ６までに出力して、幅
制御部４０にその利得を可変せしめる。幅制御信号ｊの
値は、次のｔｌｌまで再びホールド回路９４がホールド
するまで同一である。この場合は、（ロ）で説明したよ
うに理想状態なので、幅制御信号ｊの値はゼロであり前
記幅制御部４ｏの利得は変化しない。The arithmetic unit 95 integrates the level difference signal i and the width control signal j that are manually input after t, outputs this result as a new width control signal j for the next sweep by t6, and calculates the width. The control section 40 is made to vary the gain. The value of the width control signal j remains the same until the hold circuit 94 holds it again until the next tll. In this case, as explained in (b), it is an ideal state, so the value of the width control signal j is zero, and the gain of the width control section 4o does not change.
（へ）次に、可変発振器６０の直線性（電圧−周波数特
性）が、例えば温度上昇などでｔ６なる時間に、Ｆ２の
ロック周波数付近で最初にαだけ変動し、そのまま安定
状態になったとして動作を説明する。まず、前回の掃引
（ｔ ｏ −ｔ ｓ間の掃引）が前記のように理想状態
で行なわれたため、上記変動が生じた後の掃引（ｔｓ〜
ｔｌ１間の掃引）においても、前の掃引と同じ掃引波形
信号Ｃが演算器５０に人力されている。(f) Next, suppose that the linearity (voltage-frequency characteristic) of the variable oscillator 60 first fluctuates by α near the lock frequency of F2 at time t6 due to temperature rise, for example, and then becomes stable. Explain the operation. First, since the previous sweep (sweep between t o - t s ) was performed in the ideal state as described above, the sweep after the above fluctuation occurred (t s ~
Also in the sweep between tl1), the same sweep waveform signal C as in the previous sweep is manually input to the calculator 50.
（ト）掃引休止時間ｔ６〜１．，１．〜ｔｌｏには位相
・ロック・ループが動作する。このとき位相検出部７１
は、ロック周波数Ｆ２付近で周波数の変動分αに応じた
電圧ΔＥαを含む位相差信号ｇを演算器５０へ送出する
。演算器５０はｔｌｏに電圧ΔＥαに応じた段差を生じ
た掃引制御信号ｆを出力する（第２図を参照）。(G) Sweep pause time t6-1. ,1. A phase-locked loop operates in ~tlo. At this time, the phase detection section 71
sends a phase difference signal g including a voltage ΔEα corresponding to the frequency variation α near the lock frequency F2 to the arithmetic unit 50. The arithmetic unit 50 outputs a sweep control signal f with a step difference corresponding to the voltage ΔEα to tlo (see FIG. 2).
（チ）幅検出部９０のホールド回路９１．９２は、Ｆｌ
における位相差信号ｇのレベルをＥ、とするとＥ＋、Ｅ
＋＋ΔＥαをホールドする。さらにホールド回路９６が
、これらのレベル差信号ｉ（＝ΔＥα）をホールドする
。次に演算器９５がこのレベル差信号ｉ （＝ΔＥα）
を前回の掃引周期の幅制御信号ｊ（この例では、ゼロ）
に積算し、新しい幅制御信号ｊとして次の掃引周期の１
、□〜ｔ１７に幅制御部４０へ送出する。(h) The hold circuits 91 and 92 of the width detection section 90 are
If the level of the phase difference signal g at is E, then E+, E
Hold ++ΔEα. Further, a hold circuit 96 holds these level difference signals i (=ΔEα). Next, the arithmetic unit 95 calculates this level difference signal i (=ΔEα)
is the width control signal j of the previous sweep period (zero in this example)
1 of the next sweep period as a new width control signal j.
, □ to t17, it is sent to the width control unit 40.
幅制御部４０は次の掃引周期の少なくともｔ１２〜ｔ１
７の掃引電圧波形信号すの電圧を変えて、掃引波形信号
Ｃとして出力する（第２図を参照）。The width control unit 40 controls at least t12 to t1 of the next sweep period.
The voltage of the sweep voltage waveform signal C at step 7 is changed and outputted as a sweep waveform signal C (see FIG. 2).
（ワ）次の掃引は変動分αを補償した掃引波形信号Ｃに
よって行われるが、可変発振器６０が出力する周波数は
この１回の掃引中に補償されきれない場合がある。つま
り、幅制御部４ｏにおける制御誤差および演算器５０や
可変発振器６０の感度のバラツキにより、変動分αを一
度に補償することができず、誤差分β（くα）が残る場
合がある。しかし、上記の動作の繰返しを、さらに次の
掃引周期以降も続けることで、この誤差分βはゼロに収
束する。(W) The next sweep is performed using the sweep waveform signal C that has compensated for the variation α, but the frequency output by the variable oscillator 60 may not be fully compensated during this one sweep. That is, due to control errors in the width control section 4o and variations in sensitivity of the arithmetic unit 50 and the variable oscillator 60, it may not be possible to compensate for the variation α at once, and an error β (α) may remain. However, by continuing to repeat the above operation even after the next sweep period, this error amount β converges to zero.
このように、掃引休止期間に所望のロック周波数で可変
発振器６０に位相・ロックをかけ、さらにそのときの位
相差信号ｇをホールドして可変発振器６０に加え、かつ
ホールドした位相差信号ｇをもとに幅制御信号ｊを経時
的に積算させ、積算した新しい幅制御信号ｊで次の掃引
周期以降に位相差信号８間のレベル差がなくなるように
幅制御部４０を制御している（なお、この例では実質的
にレベル差信号ｉを積算している。ここでは、幅制御信
号ｊをレベル差信号ｉと読み換えられる）。In this way, the variable oscillator 60 is phase-locked at a desired lock frequency during the sweep pause period, and the phase difference signal g at that time is held and added to the variable oscillator 60, and the held phase difference signal g is also The width control signal j is accumulated over time, and the width control unit 40 is controlled so that the level difference between the phase difference signals 8 disappears from the next sweep period onward using the new accumulated width control signal j. , in this example, the level difference signal i is substantially integrated (here, the width control signal j can be read as the level difference signal i).
ここにおける積算によって、位相・ロック・ループで検
出される位相差信号ｇを幅検出部９０および幅制御部４
０のルートで補償するもので、位相・ロック・ループの
負担を軽減し最適な応答速度で使用できる。By the integration here, the phase difference signal g detected by the phase-locked loop is transferred to the width detection section 90 and the width control section 4.
This compensates for the 0 route, reducing the load on the phase lock loop and allowing it to be used with optimal response speed.
なお、上記実施例では積算を幅検出部９０の出力側のレ
ベル差信号ｉの段階で行っているが、入力端の位相差信
号ｇの段階で行ってもよい。このときは、個別に積算さ
れた位相差信号８間のレベル差を直接に幅制御信号ｊと
して出力する（結果として、位相差信号ｇが積算されれ
ばよい）。In the above embodiment, the integration is performed at the stage of the level difference signal i on the output side of the width detection section 90, but it may be performed at the stage of the phase difference signal g at the input end. At this time, the level difference between the individually integrated phase difference signals 8 is directly output as the width control signal j (as a result, it is sufficient if the phase difference signal g is integrated).
また、ロック周波数としてスタート周波数Ｆ１、ストッ
プ周波数Ｆ２、さらにその周波数間にマーカ周波数ＦＭ
を設定できる。このときの動作は、上記実施例における
Ｆ１〜Ｆ２の関係をＦ１〜ＦＭの関係あるいはＦＭ−Ｆ
２の関係に読み換えることで説明される。このに動作に
おいて、１掃引周期内にＦ１〜ＦＭとＦＭ−Ｆ２のそれ
ぞれに対応する幅制御信号ｊがあるので、これらの幅制
御信号ｊを個別に経時的に積算させ、積算したそれぞれ
の結果をシーケンシャルに切り換えて、次の掃引周期以
降の対応する掃引時間に送出する必要がある。なお、前
記例では幅検出部９０は隣接するロック周波数の位相差
信号８間のレベル差をもとに幅制御信号ｊを積算するこ
とになるが、例えばＦｌを基準としてＦｌ、ＦＭとＦｌ
、Ｆ２の各間の位相差信号８間のレベル差をもとに、Ｆ
１〜ＦＭ、ＦＭ−Ｆ２の各掃引期間に応じた幅制御信号
ｊを求めさせるようにしてもよい。In addition, the lock frequency is a start frequency F1, a stop frequency F2, and a marker frequency FM between these frequencies.
can be set. The operation at this time is to change the relationship between F1 and F2 in the above embodiment to the relationship between F1 and FM or FM-F.
This can be explained by changing the relationship to 2. In this operation, since there are width control signals j corresponding to each of F1 to FM and FM-F2 within one sweep period, these width control signals j are individually integrated over time, and each integrated result is It is necessary to switch sequentially and send out at the corresponding sweep time after the next sweep cycle. In the above example, the width detection section 90 integrates the width control signal j based on the level difference between the phase difference signals 8 of adjacent lock frequencies.
, F2, based on the level difference between the phase difference signals 8, F
The width control signal j may be determined according to each sweep period of 1 to FM and FM-F2.
このマーカ周波数ＦＭが設定できることによリ、スター
ト周波数Ｆ１とストップ周波数Ｆ２の間のマーカ周波数
ＦＭ点で一度正しい周波数に校正されることになり、ス
タート、マーカ、ストップの各周波数間の直線性はより
改善される効果がある。言い換えれば、マーカ周波数Ｆ
Ｍの設定数を多くする（これは上記動作説明からして明
らかに可能なことである）と設定周波数間を補間しなが
らシンセサイザ・掃引（デジタル掃引）させることにな
る。By being able to set this marker frequency FM, the marker frequency FM point between the start frequency F1 and stop frequency F2 is once calibrated to the correct frequency, and the linearity between the start, marker, and stop frequencies is It has a more improved effect. In other words, the marker frequency F
If the number of settings for M is increased (which is clearly possible from the above explanation of the operation), the synthesizer sweep (digital sweep) will be performed while interpolating between the set frequencies.
さらに、使用環境が安定していて、上記構成要素に与え
る温度などの外乱が少ない場合は、掃引部２０からタイ
ミング信号を受けて幅検出部９０が、例えば３０回の掃
引周期の間は幅制御信号ｊをホールドして出力し、その
後の３回の掃引周期のみ幅制御信号ｊを間欠的に新しい
値に入れ換えるようにすればよい。このことにより、上
記掃引休止時間における位相・ロックの応答時間が節約
できるので、掃引速度および総合的な掃引繰返し速度が
早められる。この動作を行わせることは、掃引部２０あ
るいは幅検出部９０にカウンタを備えて前記タイミング
信号を発生させることによりできる。ここで、前記の幅
制御信号ｊを新しい値に入れ換える回数（例では３回）
は、予想される外乱の印加時間および実施例における上
記構成要素の応答速度などによって決められる。Further, when the usage environment is stable and there are few disturbances such as temperature applied to the above-mentioned components, the width detection section 90 receives a timing signal from the sweep section 20 and performs width control during, for example, 30 sweep cycles. The signal j may be held and output, and the width control signal j may be intermittently replaced with a new value only during the subsequent three sweep cycles. This saves phase and lock response time during the sweep pause time, thereby increasing the sweep speed and overall sweep repetition rate. This operation can be performed by providing the sweep section 20 or the width detection section 90 with a counter to generate the timing signal. Here, the number of times the width control signal j is replaced with a new value (three times in the example)
is determined based on the expected disturbance application time and the response speed of the above-mentioned components in the example.
第３図は幅制御部４０の一例で、掃引電圧波形信号すを
固定分にと変動分にとに分け、変動分℃を可変手段４１
で幅制御信号ｊに応じて可変後、再び演算器４２で合成
し掃引波形信号Ｃとして出力するものである。幅制御信
号ｊによる制御量が少ない場合に有効である。FIG. 3 shows an example of the width control section 40, in which the sweep voltage waveform signal is divided into a fixed portion and a variable portion, and the variable portion ℃ is controlled by the variable means 41.
After being varied according to the width control signal j, the signals are again synthesized by the arithmetic unit 42 and output as a sweep waveform signal C. This is effective when the amount of control by the width control signal j is small.
演算器５０は差または和のいずれかをとるようにしても
よい。The arithmetic unit 50 may take either the difference or the sum.
上記実施例では、可変発振器６０として電圧制御形発振
器を用いていたが、電圧制御形発振器にＰＣＤ （パル
ス・カウント・デテクタ）などでＡＦＣ（自動周波数制
御）ループを形成したものを用い、そのレファレンス信
号として上記の掃引制御信号ｆを入力してもよい。この
場合、ＡＦＣループの応答速度は上記の掃引速度より早
くなげればならない。ただし直線性はさらに改善される
。In the above embodiment, a voltage controlled oscillator was used as the variable oscillator 60, but a voltage controlled oscillator with an AFC (automatic frequency control) loop formed using a PCD (pulse count detector) etc. The above-mentioned sweep control signal f may be input as a signal. In this case, the response speed of the AFC loop must be faster than the above-mentioned sweep speed. However, linearity is further improved.
（発明の効果）
この発明は以上説明したとおり、掃引制御信号に応じて
掃引周波数信号を出力する可変発振器と、可変発振器の
出力する周波数を指定されたロック周波数に位相・ロッ
クさせるための位相差信号を出力するＰＬＬ帰還部と、
タイミング信号により位相・ロック・ループをオン、オ
フし、オフ時にはオン時の位相差信号をホールドするホ
ールド回路と、周波数掃引するための掃引波形信号と位
相差信号とを演算して掃引制御信号として出力する演算
器と、あらかじめ設定されている複数のロック周波数に
応じた電圧点に掃引休止時間を設けた周期性の掃引電圧
波形信号を出力し、かつ掃引休止時間に同期したタイミ
ング信号を出力し、ホールド回路を掃引休止時間にオン
させる掃引部と、幅制御信号に応じて掃引電圧波形信号
のロック周波数間の掃引電圧を可変して掃引波形信号と
して出力する幅制御部と、複数のロック周波数をタイミ
ング信号に沿って順次切換えてＰＬＬ帰還部に指定する
周波数切換え部と、ロック周波数に応じた位相差信号を
もとに幅制御信号を生成して幅制御部へ出力し、位相差
信号間のレベル差がなくなるように制御する幅検出部と
を備えたので、掃引のスタート、ストップの各周波数は
正確になり、その間の直線性が改善される効果がある。(Effects of the Invention) As explained above, the present invention includes a variable oscillator that outputs a sweep frequency signal in response to a sweep control signal, and a phase difference for locking the frequency output from the variable oscillator to a specified lock frequency. a PLL feedback section that outputs a signal;
A hold circuit that turns on and off the phase lock loop using a timing signal and holds the phase difference signal when it is on when it is off, and calculates the sweep waveform signal and phase difference signal for frequency sweep and uses it as a sweep control signal. Outputs a periodic sweep voltage waveform signal with sweep pause times at voltage points corresponding to multiple preset lock frequencies, and outputs a timing signal synchronized with the sweep pause times. , a sweep section that turns on the hold circuit during the sweep pause time; a width control section that varies the sweep voltage between the lock frequencies of the sweep voltage waveform signal according to the width control signal and outputs it as a sweep waveform signal; A frequency switching section that sequentially switches the signal to the PLL feedback section according to a timing signal, and generates a width control signal based on a phase difference signal corresponding to the lock frequency and outputs it to the width control section, Since the sweep start and stop frequencies are accurate, the linearity between them is improved.
スタート、ストップの周波数間にマーカ周波数を設定し
たときは、中間のマーカ周波数も正確になるので、スタ
ート、マーカ、ストップの各周波数間の直線性はより改
善される効果がある。When the marker frequency is set between the start and stop frequencies, the intermediate marker frequencies are also accurate, which has the effect of further improving the linearity between the start, marker, and stop frequencies.
また、幅検出部に位相差信号あるいは位相差信号間のレ
ベル差を経時的に積算させ、位相差信号間のレベル差が
なくなるように幅制御部を制御させることにより、位相
・ロック・ループの負担を軽減し最適な応答速度で使用
できるので、掃引速度および掃引繰返し速度を早める効
果がある。In addition, by having the width detection unit integrate the phase difference signal or the level difference between the phase difference signals over time, and controlling the width control unit so that the level difference between the phase difference signals disappears, the phase lock loop can be adjusted. Since the load can be reduced and it can be used at an optimal response speed, it has the effect of increasing the sweep speed and sweep repetition speed.
さらに、掃引部からのタイミング信号によって幅検出部
が、ｍ回の掃引周期毎にｎ回（ｍ＞ｎ）の掃引周期のみ
幅制御信号を新しい値に入れ換ええるようにすることに
より、掃引速度および総合的な掃引繰返し速度が早めら
れる効果がある。Furthermore, by enabling the width detection section to replace the width control signal with a new value only for n sweep cycles (m>n) every m sweep cycles, the sweep speed and This has the effect of increasing the overall sweep repetition rate.
第１図はこの発明の一実施例を示す図、第２図は、第１
図における主要部が入出力する信号を示す図、第３図は
、第１図における幅検出部の態様を示す図、第４図は従
来例を示す図である。
図中、１０はパネル制御部、２０は掃引部、２１は掃引
波形発生部、２２はシーケンス制御部、３０は周波数切
換え部、４０は幅制御部、４１は可変手段、４２．５０
．９５は演算器、６０は可変発振器、７０はＰＬＬ帰還
部、７１は位相検出部、７２は基準信号発生器、７３は
周波数変換部、８０．９１．９２．９４および９６はホ
ールド回路、９０は幅検出部、９３は差検出部である。
第３図
塁、変動分FIG. 1 is a diagram showing one embodiment of the present invention, and FIG. 2 is a diagram showing an embodiment of the present invention.
FIG. 3 is a diagram showing signals input and output by the main parts in the figure, FIG. 3 is a diagram showing an aspect of the width detecting section in FIG. 1, and FIG. 4 is a diagram showing a conventional example. In the figure, 10 is a panel control section, 20 is a sweep section, 21 is a sweep waveform generation section, 22 is a sequence control section, 30 is a frequency switching section, 40 is a width control section, 41 is a variable means, 42.50
．． 95 is an arithmetic unit, 60 is a variable oscillator, 70 is a PLL feedback section, 71 is a phase detection section, 72 is a reference signal generator, 73 is a frequency conversion section, 80.91.92.94 and 96 are a hold circuit, 90 is a The width detection section 93 is a difference detection section. Figure 3 base, variation
Claims (4)
可変発振器（６０）、前記可変発振器の出力する周波数
を指定されたロック周波数に位相・ロックさせるための
位相差信号を出力するＰＬＬ帰還部（７０）、タイミン
グ信号により位相・ロック・ループをオン、オフし、オ
フ時にはオン時の前記位相差信号をホールドするホール
ド回路（８０）、周波数掃引するための掃引波形信号と
前記位相差信号とを演算して前記掃引制御信号として出
力する演算器（５０）とからなる掃引周波数信号発生器
において、あらかじめ設定されている複数の前記ロック
周波数に応じた電圧点に掃引休止時間を設けた周期性の
掃引電圧波形信号を出力し、かつ前記掃引休止時間に同
期した前記タイミング信号を出力し、前記ホールド回路
を前記掃引休止時間にオンさせる掃引部（２０）と、幅
制御信号に応じて前記掃引電圧波形信号の前記ロック周
波数間の掃引電圧を可変して前記掃引波形信号として出
力する幅制御部（４０）と、複数の前記ロック周波数を
前記タイミング信号に沿って順次切換えて前記ＰＬＬ帰
還部に指定する周波数切換え部（３０）と、前記ロック
周波数に応じた位相差信号をもとに前記幅制御信号を生
成して前記幅制御部へ出力し、前記位相差信号間のレベ
ル差がなくなるように制御する幅検出部（９０）とを備
えたことを特徴とする掃引周波数信号発生器。(1) A variable oscillator (60) that outputs a sweep frequency signal according to a sweep control signal, and a PLL feedback section that outputs a phase difference signal for phase-locking the frequency output from the variable oscillator to a specified lock frequency. (70), a hold circuit (80) that turns on and off the phase lock loop according to a timing signal and holds the phase difference signal when it is on when it is off; A sweep frequency signal generator comprising a computing unit (50) that computes and outputs the signal as the sweep control signal has periodicity in which a sweep pause time is provided at voltage points corresponding to a plurality of preset lock frequencies. a sweep section (20) that outputs a sweep voltage waveform signal of 1, outputs the timing signal synchronized with the sweep pause time, and turns on the hold circuit during the sweep pause time; a width control unit (40) that varies the sweep voltage between the lock frequencies of the voltage waveform signal and outputs the voltage as the sweep waveform signal; and a width control unit (40) that sequentially switches the plurality of lock frequencies in accordance with the timing signal and supplies the PLL feedback unit with the voltage waveform signal. Generates the width control signal based on a specified frequency switching section (30) and the phase difference signal according to the lock frequency, and outputs it to the width control section so that the level difference between the phase difference signals is eliminated. 1. A sweep frequency signal generator comprising: a width detection section (90) for controlling the width of the signal;
信号をもとに生成した幅制御信号の値を、前回の掃引時
間に幅制御部に設定されていた幅制御信号の値に積算し
て新しい幅制御信号として出力する請求項（１）記載の
掃引周波数信号発生器。(2) The width detection unit changes the value of the width control signal generated based on the phase difference signals corresponding to multiple lock frequencies to the value of the width control signal that was set in the width control unit at the previous sweep time. The sweep frequency signal generator according to claim 1, wherein the signal is integrated and output as a new width control signal.
、ストップ周波数およびそのスタート、ストップの間に
マーカ周波数が設定されているとき、ロック周波数の各
位相差信号間のレベル差をもとに生成した幅制御信号の
値を、前回の掃引時間に幅制御部に送出した当該ロック
周波数間の幅制御信号の値に積算して、次の掃引に当該
ロック周波数間の幅制御信号として出力する請求項（１
）記載の掃引周波数信号発生器。(3) When the width detection unit sets the sweep start and stop frequencies as the lock frequency and the marker frequency between the start and stop, the width detection unit generates a signal based on the level difference between each phase difference signal of the lock frequency. Claim: The value of the width control signal is integrated with the value of the width control signal between the lock frequencies sent to the width control unit during the previous sweep time, and the result is output as the width control signal between the lock frequencies in the next sweep. (1
Swept frequency signal generator described in ).
て、ｍ回の掃引周期の間は幅制御信号をホールドして出
力し、ｍ回後のｎ回（ｍ＞ｎ）の掃引周期に幅制御信号
を新しい値に入れ替えて出力する請求項（１）〜（３）
のいずれかに記載の掃引周波数信号発生器。(4) The width detection section holds and outputs the width control signal for m sweep cycles according to the timing signal from the sweep section, and then outputs the width control signal for n sweep cycles after m sweep cycles (m>n). Claims (1) to (3) in which the control signal is replaced with a new value and output.
Swept frequency signal generator according to any one of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63074466A JP2749584B2 (en) | 1988-03-30 | 1988-03-30 | Swept frequency signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63074466A JP2749584B2 (en) | 1988-03-30 | 1988-03-30 | Swept frequency signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01248704A true JPH01248704A (en) | 1989-10-04 |
| JP2749584B2 JP2749584B2 (en) | 1998-05-13 |
Family
ID=13548060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63074466A Expired - Lifetime JP2749584B2 (en) | 1988-03-30 | 1988-03-30 | Swept frequency signal generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2749584B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012273A (en) * | 1973-06-01 | 1975-02-07 | ||
| JPS5342653A (en) * | 1976-09-30 | 1978-04-18 | Toshiba Corp | Sweep oscillator |
-
1988
- 1988-03-30 JP JP63074466A patent/JP2749584B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012273A (en) * | 1973-06-01 | 1975-02-07 | ||
| JPS5342653A (en) * | 1976-09-30 | 1978-04-18 | Toshiba Corp | Sweep oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2749584B2 (en) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4573026A (en) | FM Modulator phase-locked loop with FM calibration | |
| KR0138484B1 (en) | Pll frequency synthesizer and pll frequency synthesizing method | |
| US20060071720A1 (en) | Oscillation frequency control circuit | |
| KR960012737A (en) | Phase Locked Circuit (PLL) System Clock Generators that Instantly Shift Clock Frequency | |
| US6147632A (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion | |
| JP4310036B2 (en) | Timing signal generation circuit and semiconductor inspection apparatus including the same | |
| JP2573787B2 (en) | Pulse width modulation circuit | |
| US4684897A (en) | Frequency correction apparatus | |
| JPH04356804A (en) | Method and device for synthesizing digital signal | |
| US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| US4414639A (en) | Sampling network analyzer with sampling synchronization by means of phase-locked loop | |
| JPH01248704A (en) | Sweep frequency signal generator | |
| US5521532A (en) | Digital synthesizer controlled microwave frequency signal source | |
| JP3102149B2 (en) | Clock synchronizer | |
| JPH1032489A (en) | Digital delay controlled clock generator and delay locked loop using the clock generator | |
| JPH075703Y2 (en) | Signal generation circuit | |
| JP2855618B2 (en) | Phase locked loop circuit | |
| JP2675571B2 (en) | Swept frequency signal generator | |
| US6298106B1 (en) | Frequency synthesiser | |
| KR0145860B1 (en) | Frequency multiplier using d/a converter | |
| JPH0321119A (en) | Pll circuit | |
| SU1183948A1 (en) | A.c.voltage calibrator | |
| JPS62146020A (en) | Pll frequency synthesizer | |
| SU799150A1 (en) | Frequency synthesizer |