JP3102149B2

JP3102149B2 - クロック同期装置

Info

Publication number: JP3102149B2
Application number: JP04204808A
Authority: JP
Inventors: 信之関
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1992-07-31
Filing date: 1992-07-31
Publication date: 2000-10-23
Anticipated expiration: 2015-10-23
Also published as: JPH0653826A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音響機器において、例
えばＡＤ変換器やＤＡ変換器等、サンプリングクロック
を必要とする機器に用いるクロック同期装置に関する。

【０００２】

【従来の技術】図７は、従来のクロック同期装置を使用
した変換装置の構成を示している。図７において、１０
１はアナログ信号入力端子であり、ＡＤ変換器１０２に
接続されている。ＡＤ変換器１０２の出力端子はディジ
タル信号出力端子１０３に接続されている。１０４は外
部から供給されるクロックの入力端子であり、位相比較
器１０５の一方の入力端子に接続され、位相比較器１０
５の出力信号は電圧Ｖであり、電圧制御発振器１０６の
制御電圧入力端子に入力されている。電圧制御発振器１
０６の出力端子は位相比較器１０５のもう一方の入力端
子に接続されているとともに、ＡＤ変換器１０４のサン
プリングクロック入力端子に接続されている。

【０００３】次にその動作について説明する。図７にお
いて、クロック入力端子１０４に周波数ｆ_inを持ったク
ロックが入力されると位相比較器１０５では次段の電圧
制御発振器１０６からフィードバックされた周波数ｆ_s
を持った信号との周波数位相比較が行われ、２つの周波
数ｆ_inとｆ_sとの差に応じて、図８に示すような、周波
数差に比例した電圧Ｖを出力する。電圧制御発振器１０
６は、この電圧Ｖに比例した周波数を持った信号を出力
する。例えば、周波数ｆ_sが入力クロックの周波数ｆ_in
より高い場合、位相比較器１０５の出力電圧Ｖは減少
し、電圧制御発振器１０６の出力信号の周波数ｆ_sは低
くなる。一方、周波数ｆ_sが周波数ｆ_inより低い場合、
位相比較器１０５の出力電圧Ｖは上昇し、電圧制御発振
器１０６の出力信号の周波数ｆ_sは高くなる。このよう
な作用により、電圧制御発振器１０６の出力信号の周波
数ｆ_sは、周波数ｆ_inに集束し一致するようになり、Ａ
Ｄ変換器１０２のサンプリングクロックを外部から入力
されたディジタル信号に同期させて動作させることがで
きる。

【０００４】このように上記従来のクロック同期装置を
用いたＡＤ変換装置でも外部から与えられるクロック信
号の周波数に同期してＡＤ変換器を動作させることがで
きる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の装置では、外部から与えられるクロックの周波数の
変化範囲が比較的広いような場合、電圧制御発振器１０
６に水晶やリチウムタンタレート等を用いた安定度の高
い発振器を用いることができず、外部クロックのジッタ
が大きい場合、そのジッタが変換器等に入力されるサン
プリングクロックの安定度に影響を与え、変換精度の劣
化を招くという問題があった。

【０００６】本発明はこのような従来の問題を解決する
ものであり、同期クロック出力の周波数を高精度、高安
定度のものにすることにより、外部クロックと同期して
動作させる場合、外部クロックのジッタによってサンプ
リングクロックが不安定となり変換器等の変換精度が悪
化しない優れたクロック同期装置を提供することを目的
とする。

【０００７】

【課題を解決するための手段】本発明は上記目的を達成
するために、第１の手段として、まず基準クロックを発
振する周波数安定度の高い高安定度電圧制御発振器と、
第１の位相比較器である基準クロック位相比較器と、通
常の電圧制御発振器と、計数器であるｎ進カウンタとを
備え、基準クロック位相比較器の一方の入力端子に高安
定度電圧制御発振器の出力信号を入力し、基準クロック
位相比較器の出力信号を通常の電圧制御発振器の制御入
力端子に入力し、その電圧制御発振器の出力信号を、ク
ロック同期装置の出力信号とするとともに、ｎ進カウン
タによってｎ分周して基準クロック位相比較器のもう一
方の入力端子に入力する。さらに第２の位相比較器であ
る外部クロック位相比較器とその出力電圧によって分周
比ｎを制御する可逆計数器であるアップダウンカウンタ
とを備え、外部クロック位相比較器の一方の入力端子に
は通常の電圧制御発振器の出力信号を、もう一方の入力
端子には外部クロック入力端子から入力された同期すべ
き外部クロックを入力し、外部クロック位相比較器の出
力信号を、高安定度電圧制御発振器の制御入力端子とア
ップダウンカウンタの計数の増減を制御する入力端子に
入力し、外部クロック入力に対し通常の電圧制御発振器
の発振周波数が大きい場合には、ｎ進カウンタの計数を
減少させることによって、高安定度電圧制御発振器の発
振周波数を微調整させ、外部クロック入力に対し通常の
電圧制御発振器の発振周波数が小さい場合には、ｎ進カ
ウンタの計数を増加させ、高安定度電圧制御発振器の発
振周波数を微調整するようにしたものである。

【０００８】さらに本発明は上記目的を達成するため
に、第２の手段として、第１の手段に加えて、分周比設
定器と、ｎ進カウンタへの入力信号をアップダウンカウ
ンタの出力信号からこの分周比設定器の出力信号へ切換
える分周比切換スイッチと、定電圧源と、高安定度電圧
制御発振器の制御入力端子へ接続するものを外部クロッ
ク位相比較器の出力端子からこの定電圧源の出力端子へ
切換える電源切換スイッチとを備え、外部クロック入力
を使用しない場合には、分周比切換スイッチにより分周
比設定器による設定値をｎ進カウンタに接続するととも
に、定電圧源の出力電圧を高安定度電圧制御発振器の制
御入力端子へ入力することによって、同期クロックを発
生するようにしたものである。

【０００９】さらに本発明は上記目的を達成するため
に、第３の手段として、第１の手段に加えて、ｎ進カウ
ンタの入力端子に接続されたデコーダと、そのデコーダ
の出力信号によって数値または文字を表示する表示器を
備え、ｎ進カウンタに与えられる計数値に応じた数値ま
たは文字を表示するようにしたものである。

【００１０】

【作用】したがって、本発明によれば、第１の手段によ
り、外部クロックへの同期がまず、基準クロック位相比
較器と通常の電圧制御発振器とｎ進カウンタによって粗
調が行われるので、幅広い入力信号に対しての同期がな
される。また、外部クロックとの同期は、さらに外部ク
ロック位相比較器と高安定度電圧制御発振器により微調
が行われるので、クロック同期装置は安定度が高く、ジ
ッタの少ない同期クロックを出力する。

【００１１】また、本発明によれば、第２の手段によ
り、外部クロックとの同期が不要な場合、切換スイッチ
によって、分周比設定器からのクロックと、定電圧源か
らの基準電圧を使用するように切換えられるので、第１
の手段によるものと同様に、クロック同期装置は広い周
波数変化幅を持ち、安定度が高く、ジッタの少ない同期
クロックを出力する。

【００１２】また、本発明によれば、第３の手段によ
り、ｎ進カウンタに与えられる計数は同期クロック出力
の周波数に比例関係にあるので、与えられる周波数また
はそれに対応する文字を表示する。

【００１３】

【実施例】図１は本発明の第１の実施例の構成を、図２
はその動作を、図３はその応用例の１つの構成を示すも
のである。

【００１４】図１において、１は高安定度電圧制御発振
器であり、発振周波数をｆ_rとする。高安定度電圧制御
発振器１は±Δｆの周波数可変範囲をもっている。２は
基準クロック位相比較器、３は電圧制御発振器、４は同
期クロック出力端子、５はｎ進カウンタ（計数器）、６
は外部クロック位相比較器、７はアップダウンカウンタ
（可逆計数器）、８は外部クロック入力端子である。高
安定度電圧制御発振器１の出力信号は基準クロック位相
比較器２の一方の入力端子に入力されている。基準クロ
ック位相比較器２の出力信号は電圧制御発振器３に入力
され、電圧制御発振器３の出力信号は同期クロック出力
端子４を通じて本装置の出力信号となっている。電圧制
御発振器３の出力信号はさらに、外部クロック位相比較
器６の一方の入力端子と、計数手段であるｎ進カウンタ
５の入力端子に入力されている。外部クロック位相比較
器６のもう一方の入力端子は外部クロック入力端子８に
接続されており、周波数ｆ_inの外部クロックが入力され
る。ｎ進カウンタ５には、アップダウンカウンタ７の出
力信号も接続され、アップダウンカウンタ７の出力信号
により計数値ｎが与えられ、ｎ分周を行っている。ｎ進
カウンタ５の分周出力信号は基準クロック位相比較器２
のもう一方の入力端子に入力されている。このようにし
て、符号１〜７で表される各ブロックは外部クロックに
同期する位相同期ループを構成し、これがクロック同期
装置となっている。

【００１５】次に上記第１の実施例の動作について図２
を用いて説明する。図２において、横軸は２つの周波数
ｆ_rとｆ_cとの差を、縦軸は高安定度電圧制御発振器１の
出力電圧をそれぞれ示すものである。図１において、ま
ず高安定度電圧制御発振器１が周波数ｆ_rを持ったクロ
ックを出力すると、ｎ進カウンタ５の出力信号である周
波数ｆ_cを持ったクロックとの周波数比較が行われ、図
２に示すように２つの入力信号の周波数の差（ｆ_r−
ｆ_c）に応じた出力電圧が生じる。電圧制御発振器３で
はこの基準クロック位相比較器２の出力電圧に比例した
周波数ｆ_vcoを持ったクロックが出力される。ｎ進カウ
ンタ５はｆ_vcoをｎ分周して周波数ｆ_cをもったクロック
を出力する。この構成の持つフィードバックループの作
用により、電圧制御発振器３の出力信号の周波数ｆ_vco
はｆ_rとｆ_cが同じ値になるように設定される。すなわ
ち、例えばｆ_r＞ｆ_cの場合、基準クロック位相比較器２
の出力電圧が上昇するため、電圧制御発振器３の発振周
波数ｆ_vcoが上昇する。ｆ_cはｆ_vc _oに比例関係にあるた
め、ｎ進カウンタ５の出力周波数は高くなり、ｆ_rとｆ_c
の差は小さくなる。ｆ_rとｆ_cが一致する場合、ｆ_c＝
（１／ｎ）・ｆ_vcoの関係が成り立つので、電圧制御発
振器３の出力周波数ｆ_vcoはｎ・ｆ_rとなる。

【００１６】一方、外部クロック位相比較器６では、外
部クロック入力端子８から入力された周波数ｆ_inを持っ
た外部クロックと周波数ｎ・ｆ_rを持った電圧制御発振
器３の出力信号との周波数の比較が行われる。アップダ
ウンカウンタ７では、外部クロック位相比較器６にてｆ
_in＜ｎ・ｆ_rの関係が成立した場合はカウント値ｎを減
じ、また外部クロック位相比較器６にてｎ・ｆ_r＞ｆ_in
の関係が成立した場合はカウント値ｎを増加させる。こ
の動作によりｎ・ｆ_rの値はｆ_inに集束し、（ｎ−１）
・ｆ_r≦ｆ_in≦ｎ・ｆ_rの関係が成り立つようになる。さ
らに、高安定度電圧制御発振器１では外部クロック位相
比較器６の電圧出力に比例して、発振周波数ｆ_rを±Δ
ｆだけ微増微減させる。このような動作により電圧制御
発振器３の発振周波数は、外部クロックの周波数に一致
するようになる。

【００１７】図３は上記第１の実施例によるクロック同
期装置の応用の一例として、ＡＤ変換器のサンプリング
クロックとして同期クロック出力信号を用いた場合の構
成を示している。９はＡＤ変換器であり、同期クロック
出力端子４はＡＤ変換器９のサンプリングクロック入力
端子に接続されて、クロック同期装置による同期がとら
れている。

【００１８】高安定度電圧制御発振器１に水晶振動子や
リチウムタンタレート等を用いた安定度の高い発振器を
用いた場合、電圧制御発振器３の発振周波数は高安定度
電圧制御発振器１の発振周波数にロックしているので、
周波数安定度の高い電圧制御発振器３の出力信号が得ら
れるようになる。

【００１９】このように、上記第１の実施例であるクロ
ック同期装置によれば、以下の効果が得られる。（１）外部クロックへの同期が、まず基準クロック位相
比較器２と電圧制御発振器３とｎ進カウンタ５によって
粗調が行われるため、幅広い周波数のクロック入力に対
しての同期が可能になる。（２）外部クロックとの同期は、さらに外部クロック位
相比較器６と高安定度電圧制御発振器１により微調が行
われるため、高安定度電圧制御発振器１により、ジッタ
の少ないクロック出力を得ることができる。例えばＡＤ
変換器やＤＡ変換器等に用いた場合、幅広い入力信号に
対して同期する変換を行える。また、ジッタの少ないク
ロックがこれら変換器のサンプリングクロックとして与
えられるため、変換精度を常に非常に高く保つことがで
きる。

【００２０】図４は本発明の第２の実施例の構成を示す
ものである。図４において、符号１〜８に示す各ブロッ
クは図１に示す第１の実施例における各ブロックと同一
名称と同一機能を有するものであるので、説明を省略す
る。図４において、１０は分周比切換スイッチ、１１は
分周比設定器である。分周比切換スイッチ１０はｎ進カ
ウンタ５の分周比をアップダウンカウンタ７によって決
めるか、分周比設定器１１によって与えられる計数値ｎ
にするかを選択する。１２は電源切換スイッチ、１３は
定電圧源である。電源切換スイッチ１２は、高安定度電
圧制御発振器１に印加される制御電圧源を外部クロック
位相比較器６の出力電圧とするか、定電圧源１３とする
かを選択する。分周比切換スイッチ１０と電源切換スイ
ッチ１２とは連動するようになっており、同時に切換え
が行われる。また、これら２つのスイッチの素子は、例
えばアナログスイッチのような半導体素子による切換手
段であってもよい。

【００２１】次に上記第２の実施例の動作について説明
する。クロック同期装置では外部クロックを使用しない
場合もある。このような場合、外部クロックに代わって
ｎ進カウンタ５の分周比を固定的に決める必要がある。
そこで、ｎ進カウンタ５の入力信号は、分周比切換スイ
ッチ１０を操作することによってアップダウンカウンタ
７から分周比設定器１１へ切換えることによって電圧制
御発振器３の発振周波数を決定する計数値ｎを与えるよ
うになっている。また、外部クロックを使用しない場合
には高安定度電圧制御発振器１の発振周波数を一定にす
るために、電源切換スイッチ１２を操作して高安定度電
圧制御発振器１に加えられる制御電圧を外部クロック位
相比較器６の出力電圧から定電圧源１３の出力電圧に切
り換えるようになっている。

【００２２】したがって、上記第２の実施例であるクロ
ック同期装置によれば、第１の実施例による効果に加え
て、外部クロックとの同期が不要な場合でも、分周比切
換スイッチ１０および電源切換スイッチ１２を操作する
ことによって、広い周波数変化幅を持ち、かつ安定度の
高いサンプリングクロックを得ることができるので、例
えばＡＤ変換器やＤＡ変換器に用いた場合、幅広い入力
信号に対して同期する変換が行え、また、ジッタの少な
いクロックがこれら変換器のサンプリングクロックとし
て与えられるため、変換精度を常に非常に高く保つこと
ができるという効果がある。

【００２３】図５は、本発明の第３の実施例の構成を示
すものである。図５において、符号１〜８に示す各ブロ
ックは図１に示す第１の実施例における各ブロックと同
一名称と同一機能を有するものであるので、説明を省略
する。図５において、１４はデコーダ、１５は表示器で
ある。デコーダ１４はアップダウンカウンタ７の計数値
を取り出し、表示器１５に計数値を表示させている。表
示器１５は、複数セグメントを有するもの、ドットマト
リクスあるいはＣＲＴ等、数字や文字の表示が可能な素
子である。

【００２４】次に上記第３の実施例の動作について説明
する。高安定度電圧制御発振器１の発振周波数の変化幅
が比較的小さい場合、電圧制御発振器３の発振周波数は
ｎ進カウンタ５における計数値ｎと比例関係にある。デ
コーダ１４においてｎ・ｆ_rの演算を行う。したがっ
て、サンプリング周波数である電圧制御発振器３の発振
周波数が表示器１５に表示される。

【００２５】したがって、第３の実施例であるクロック
同期装置によれば、上記第１の実施例による効果に加え
て、ｎ進カウンタ５に与えられる計数は、サンプリング
クロック出力の周波数に比例関係にあるため、外部から
与えられるサンプリング周波数の表示が、デコーダ１４
および表示器１５によって可能になるという効果があ
る。

【００２６】図６は、本発明の第４の実施例の構成を示
すものである。図６において、各符号にて示す各構成要
素は図４および図５にそれぞれ示す第２および第３の実
施例における各構成要素と同一名称と同一機能を有する
ものであるので、説明を省略する。

【００２７】次に上記第４の実施例の動作について説明
する。図６において、外部クロックを使用しない場合、
外部クロックに代わってｎ進カウンタ５の分周比を固定
的に決めるために、ｎ進カウンタ５の入力信号を、分周
比切換スイッチ１０を操作することによってアップダウ
ンカウンタ７から分周比設定器１１へ切換えることによ
って電圧制御発振器３の発振周波数を決定する計数値ｎ
を与え、また、高安定度電圧制御発振器１の発振周波数
を一定にするために、電源切換スイッチ１２を操作して
高安定度電圧制御発振器１に加えられる制御電圧を外部
クロック位相比較器６の出力電圧から定電圧源１３の出
力電圧に切り換えた場合でも、表示器１５はデコーダ１
４によって、ｎ進カウンタ５の入力端子における周波数
を表示する。

【００２８】したがって、第４の実施例であるクロック
同期装置によれば、上記第２の実施例による効果に加え
て、外部クロックとの同期が不要な場合も、ｎ進カウン
タ５に与えられる計数値は、サンプリングクロック出力
の周波数に比例関係にあるため、設定中のサンプリング
周波数の表示が、デコーダ１４および表示器１５によっ
て可能になるという効果がある。

【００２９】なお、第３または第４の実施例において、
デコーダ１４の中あるいは別のブロックとして、デコー
ダ１４が演算した結果の数値を文字を表すコードに変換
する機能を付加すれば、演算した周波数に対応する文字
を、例えば周波数が４４．１ｋHzの場合には「ＣＤ」
と、４８ｋHzの場合には「ＤＡＴ」というように表示器
１５に表示が可能となり、使用者の便に供するところが
多くなる。

【００３０】

【発明の効果】本発明は上記第１の実施例により明らか
なように、下記の効果を有す。（１）外部クロックへの同期が、まず第１の位相比較器
と電圧制御発振器と計数器によって粗調整が行われるた
め、クロック同期装置の出力をサンプリングクロックと
する機器において、幅広い周波数の外部クロック入力に
対しての同期が可能になる。（２）外部クロックとの同期は、さらに第２の位相比較
器と高安定度電圧制御発振器により微調整が行われるた
め、高安定度電圧制御発振器により、ジッタの少ないク
ロック出力を得ることができる。（３）クロック同期装置を例えばＡＤ変換器やＤＡ変換
器等に用いた場合、幅広い入力信号に対して同期する変
換を行える。また、ジッタの少ないクロックがこれら変
換器のサンプリングクロックとして与えられるため、変
換精度を常に非常に高く保つことができる。

【００３１】また、本発明によれば上記第２の実施例に
より明らかなように、第１の実施例による効果に加え
て、外部クロックとの同期が不要な場合でも、第１およ
び第２の切換手段を操作することにより、広い周波数変
化幅を持ち、かつ安定度の高いサンプリングクロックを
得ることができるという効果を有する。

【００３２】また、本発明によれば上記第３および第４
の実施例により明らかなように、デコーダと表示器を有
しているので、外部クロックが必要な場合でも、外部ク
ロックとの同期が不要な場合でも、サンプリングクロッ
ク出力の周波数あるいはその周波数に対応する文字が表
示できるという効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるクロック同期装
置の概略ブロック図

【図２】同クロック同期装置における位相比較器の入出
力特性図

【図３】同クロック同期装置をＡＤ変換装置に用いた場
合の概略ブロック図

【図４】本発明の第２の実施例におけるクロック同期装
置の概略ブロック図

【図５】本発明の第３の実施例におけるクロック同期装
置の概略ブロック図

【図６】本発明の第４の実施例におけるクロック同期装
置の概略ブロック図

【図７】従来のクロック同期装置の概略ブロック図

【図８】同クロック同期装置における位相比較器の入出
力特性図

【符号の説明】

１高安定度電圧制御発振器２基準クロック位相比較器（第１の位相比較器）３電圧制御発振器４同期クロック出力端子５ｎ進カウンタ（計数器）６外部クロック位相比較器（第２の位相比較器）７アップダウンカウンタ（可逆計数器）８外部クロック入力端子

Claims

(57)【特許請求の範囲】

【請求項１】基準クロックを発振する高安定度電圧制御
発振器と、その高安定度電圧制御発振器の出力信号が一
方の入力端子に入力される第１の位相比較器と、その第
１の位相比較器の出力電圧が制御端子に入力される電圧
制御発振器と、その電圧制御発振器の出力信号が一方の
入力端子に入力され出力電圧が前記高安定度電圧制御発
振器の制御端子へ入力される第２の位相比較器と、その
第２の位相比較器の他の一方の入力端子に接続されて外
部クロックを入力する外部クロック入力端子と、前記電
圧制御発振器の出力信号を入力して分周を行いその出力
信号を前記第１の位相比較器の他の一方の入力端子に入
力する計数器と、その計数器に対して前記第２の位相比
較器の出力電圧によって表される前記高安定度電圧制御
発振器の出力信号の周波数と前記外部クロックの周波数
とを比較した結果を前記計数器へ入力して前記計数器に
おける分周比を制御する可逆計数器と、前記電圧制御発
振器の出力端子に接続されて同期クロックを出力する同
期クロック出力端子とを備えたクロック同期装置。
【請求項２】計数器における分周比を設定する分周比設
定器と、前記計数器における分周比を制御する入力信号
を可逆計数器から前記分周比設定器へ切換える第１の切
換手段と、高安定度電圧制御発振器の発振周波数を制御
する電圧を発生する定電圧源と、前記高安定度電圧制御
発振器の発振周波数を制御する電圧を第２の位相比較器
の出力電圧から前記定電圧源の出力電圧に切換える第２
の切換手段とを設けた請求項１記載のクロック同期装
置。
【請求項３】計数器における分周比を制御する信号を入
力するデコーダと、そのデコーダの出力信号によって前
記計数器に与えられる計数値に応じた数値を表示する表
示器とを設けた請求項１または２記載のクロック同期装
置。
【請求項４】計数値に応じた数値にあらかじめ定められ
た規則によって対応する文字を表示するようにした請求
項３記載のクロック同期装置。