JPH01241654A - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPH01241654A JPH01241654A JP63068940A JP6894088A JPH01241654A JP H01241654 A JPH01241654 A JP H01241654A JP 63068940 A JP63068940 A JP 63068940A JP 6894088 A JP6894088 A JP 6894088A JP H01241654 A JPH01241654 A JP H01241654A
- Authority
- JP
- Japan
- Prior art keywords
- module
- address
- access
- identification number
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は数値側？ＩＩｌ装置、ロボット制御装置等に使
用するバス制御方式に関し、特に各モジュールのアクセ
ス領域を監視するようにしたバス制御１方式に関する。
用するバス制御方式に関し、特に各モジュールのアクセ
ス領域を監視するようにしたバス制御１方式に関する。
数値制御装置、ロボット制御装置等のマイクロプロセッ
サシステムのバス制ｊｌ１１方式では、多数のモジュー
ルが共有バスに結合される。従って、各モジュールのプ
ログラムにバグがあると、おもわぬ障害が発生する。と
くに、数値制御装置のようにメーカとユーザが独自にソ
フトウェアを作成する場合には、システムソフトウェア
とユーザソフトウェアでの干渉等が発生し、相手側のソ
フトウェアを破壊したりすることがある。
サシステムのバス制ｊｌ１１方式では、多数のモジュー
ルが共有バスに結合される。従って、各モジュールのプ
ログラムにバグがあると、おもわぬ障害が発生する。と
くに、数値制御装置のようにメーカとユーザが独自にソ
フトウェアを作成する場合には、システムソフトウェア
とユーザソフトウェアでの干渉等が発生し、相手側のソ
フトウェアを破壊したりすることがある。
このような不具合を防止するために、ユーザソフトウェ
アのバグにより、システムソフトウェアが誤動作しない
ように、アドレス空間を分υ１して、ハードウェア的に
システムソフトウェアとユーザソフトウェアのアドレス
空間を分離して、ユーザソフトウェアがシステムソフト
ウェアにアクセスできないようにして、システムソフト
ウェアを保護している。
アのバグにより、システムソフトウェアが誤動作しない
ように、アドレス空間を分υ１して、ハードウェア的に
システムソフトウェアとユーザソフトウェアのアドレス
空間を分離して、ユーザソフトウェアがシステムソフト
ウェアにアクセスできないようにして、システムソフト
ウェアを保護している。
しかし、このようなアドレスの分割を厳密に行うと、シ
ステムの拡張性等を制限し、システムの弾力性を損なう
結果となる。さらに、システムソフトウェア、ユーザソ
フトウェアともに、システムが大型化するに伴い、多数
のプログラマによって、ソフトウェアが開発されるので
、システムソフトウェア間、ユーザソフトウェア間での
ソフトウェアの干渉等によって、システムが誤動作する
ことも少なくない。
ステムの拡張性等を制限し、システムの弾力性を損なう
結果となる。さらに、システムソフトウェア、ユーザソ
フトウェアともに、システムが大型化するに伴い、多数
のプログラマによって、ソフトウェアが開発されるので
、システムソフトウェア間、ユーザソフトウェア間での
ソフトウェアの干渉等によって、システムが誤動作する
ことも少なくない。
本発明はこのような点に鑑みてなされたものであり、各
モジュールのアクセス領域を監視するようにしたバス制
御方式を提供することを目的とする。
モジュールのアクセス領域を監視するようにしたバス制
御方式を提供することを目的とする。
本発明では上記課題を解決するために、複数のモジュー
ルが１個のバスを共有するバス制御方式において、 各モジュール毎にアクセス可能なアドレス領域を格納し
、各モジュールの識別番号を読み取りその識別番号に対
応する前記の格納されたアドレス領域とアクセスされた
アドレスを比較して、アクセスが禁止されたアドレスを
アクセスしたときはエラーとするように構成した監視回
路を有することを特徴とするバス制御方式が、 提供される。
ルが１個のバスを共有するバス制御方式において、 各モジュール毎にアクセス可能なアドレス領域を格納し
、各モジュールの識別番号を読み取りその識別番号に対
応する前記の格納されたアドレス領域とアクセスされた
アドレスを比較して、アクセスが禁止されたアドレスを
アクセスしたときはエラーとするように構成した監視回
路を有することを特徴とするバス制御方式が、 提供される。
監視回路は各モジュールの識別番号とアクセス可能なア
クセスの情報を有しており、各モジュールがアクセスし
たアドレスを監視し、禁止されたアドレスをアクセスし
たときはエラーとして処理する。
クセスの情報を有しており、各モジュールがアクセスし
たアドレスを監視し、禁止されたアドレスをアクセスし
たときはエラーとして処理する。
以下、本発明の一実施例を図面に基づいて説明する。
第１図に本発明の一実施例のブロック図を示す。
図において、ｌは共有バスであり、マルチマスクバスで
あり、多数のモジュールが結合される。
あり、多数のモジュールが結合される。
ｌＯは監視回路であり、マイクロプロセッサ構成となっ
ており、内部に各モジュールの識別番号とアクセス可能
なアドレス情報を有している。これはデバッグに先立っ
て、プログラマが設定することができ、内部のＲＯＭあ
るいはＲＡＭに記憶させておけばよい。また、監視回路
１０はバスｌに対して着脱可能な構成として、デバッグ
が終了したら、取り外すようにすれば便利である。
ており、内部に各モジュールの識別番号とアクセス可能
なアドレス情報を有している。これはデバッグに先立っ
て、プログラマが設定することができ、内部のＲＯＭあ
るいはＲＡＭに記憶させておけばよい。また、監視回路
１０はバスｌに対して着脱可能な構成として、デバッグ
が終了したら、取り外すようにすれば便利である。
２０はプロセッサモジュールであり、プロセッサ２１、
メモリ２２、識別番号２３ （ＩＤＩ）を有する。メモ
リ２２にはシステムソフトウェアＯ３１、ユーザソフト
ウェアＵＰＲ１が格納されている。
メモリ２２、識別番号２３ （ＩＤＩ）を有する。メモ
リ２２にはシステムソフトウェアＯ３１、ユーザソフト
ウェアＵＰＲ１が格納されている。
３０はプロセッサモジュールであり、プロセッサ３１、
メモリ３２、識別番号３３ （ＩＤ２）を有する。メモ
リ３２にはシステムソフトウェアＯ３２、ユーザソフト
ウェアＵＰＲ２が格納されいる。
メモリ３２、識別番号３３ （ＩＤ２）を有する。メモ
リ３２にはシステムソフトウェアＯ３２、ユーザソフト
ウェアＵＰＲ２が格納されいる。
４０はメモリモジュールであり、５０は１１０モジユー
ルである。
ルである。
次に動作について述べる。簡単のために、プロセッサモ
ジュール２０はメモリモジュール４０にはアクセスでき
、プロセッサモジュール３０は！１０モジュール５０に
アクセスできるものとし、それ以外はアクセスできない
ものとする。
ジュール２０はメモリモジュール４０にはアクセスでき
、プロセッサモジュール３０は！１０モジュール５０に
アクセスできるものとし、それ以外はアクセスできない
ものとする。
プロセッサモジュール２０がメモリモジュール４０にア
クセスするときは、共有バス１に識別番 −号２
３ （ＩＤＩ）を出力してから、メモリモジュール４０
にアクセスする。監視回路１０はこの識別番号２３ （
１０１）とそれに対応するアクセス可能なアドレスと、
メモリモジュール４０のアドレスを比較して、アクセス
が正常であることを判断し、アクセスはそのまま実行さ
れる。
クセスするときは、共有バス１に識別番 −号２
３ （ＩＤＩ）を出力してから、メモリモジュール４０
にアクセスする。監視回路１０はこの識別番号２３ （
１０１）とそれに対応するアクセス可能なアドレスと、
メモリモジュール４０のアドレスを比較して、アクセス
が正常であることを判断し、アクセスはそのまま実行さ
れる。
もし、プロセッサモジュール２０が誤って、■１０モジ
ユール５０をアクセスすると、監視回路ｌＯはプロセッ
サモジュール２０の識別番号２３（ＩＤＩ）とそれに対
応するアドレスと、Ｉ１０モジュール５０のアドレスが
一致せず、エラーとする。
ユール５０をアクセスすると、監視回路ｌＯはプロセッ
サモジュール２０の識別番号２３（ＩＤＩ）とそれに対
応するアドレスと、Ｉ１０モジュール５０のアドレスが
一致せず、エラーとする。
上記の説明では簡単のために、アドレス空間をモジュー
ルごとに分割したが、同一モジュール内のアドレスをさ
らに細か（、アクセス可能な領域と、そうでない領域に
分割することもできる。
ルごとに分割したが、同一モジュール内のアドレスをさ
らに細か（、アクセス可能な領域と、そうでない領域に
分割することもできる。
この結果、システムソフトウェア間、ユーザソフトウェ
ア間での誤ったアドレスへのアクセスによって、ソフト
ウェアの破壊、誤動作を防止することができる。
ア間での誤ったアドレスへのアクセスによって、ソフト
ウェアの破壊、誤動作を防止することができる。
以上説明したように本発明では、各モジュールの識別番
号とアクセス可能なアドレスを監視する監視回路を設け
たので、ソフトウェアの誤動作を防止し、プログラムの
誤り等を簡単に発見できる。
号とアクセス可能なアドレスを監視する監視回路を設け
たので、ソフトウェアの誤動作を防止し、プログラムの
誤り等を簡単に発見できる。
第１図は本発明の一実施例のブロック回である。
１−−−一−・−・−・・・−共有バス１０・・−−−
一−−・・・・−・監視回路２０・−−−−一・−・・
−−一−−プロセッサモジュール２１・−−−−一−−
・・−−−−−プロセッサ２２・・−・・・−・−メモ
リ ２３・・−−−一−・・・・・・・識別番号３０−・・
・−−−一一−−−−プロセッサモジュール３１−・・
・−−−−一一−−−プロセッサ３２−・−−−−−−
−・・・−メモリ３３−−−−一・−・−・−識別番号 ４０・・−・−・・・−メモリモジュール５０・・−・
・・・・・−・−Ｉ１０モジュール特許出願人 ファナ
ック株式会社 代理人 弁理士 服部毅巖
一−−・・・・−・監視回路２０・−−−−一・−・・
−−一−−プロセッサモジュール２１・−−−−一−−
・・−−−−−プロセッサ２２・・−・・・−・−メモ
リ ２３・・−−−一−・・・・・・・識別番号３０−・・
・−−−一一−−−−プロセッサモジュール３１−・・
・−−−−一一−−−プロセッサ３２−・−−−−−−
−・・・−メモリ３３−−−−一・−・−・−識別番号 ４０・・−・−・・・−メモリモジュール５０・・−・
・・・・・−・−Ｉ１０モジュール特許出願人 ファナ
ック株式会社 代理人 弁理士 服部毅巖
Claims (2)
- （１）複数のモジュールが１個のバスを共有するバス制
御方式において、 各モジュール毎にアクセス可能なアドレス領域を格納し
、各モジュールの識別番号を読み取りその識別番号に対
応する前記の格納されたアドレス領域とアクセスされた
アドレスを比較して、アクセスが禁止されたアドレスを
アクセスしたときはエラーとするように構成した監視回
路を有することを特徴とするバス制御方式。 - （２）前記監視回路はモジュール構造とし、バスに着脱
可能にしたことを特徴とする特許請求の範囲第１項記載
のバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63068940A JPH01241654A (ja) | 1988-03-23 | 1988-03-23 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63068940A JPH01241654A (ja) | 1988-03-23 | 1988-03-23 | バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241654A true JPH01241654A (ja) | 1989-09-26 |
Family
ID=13388168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63068940A Pending JPH01241654A (ja) | 1988-03-23 | 1988-03-23 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241654A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50148033A (ja) * | 1974-05-20 | 1975-11-27 | ||
| JPS5981750A (ja) * | 1982-06-24 | 1984-05-11 | Fuji Electric Co Ltd | マルチプロモツサシステム |
| JPS60243752A (ja) * | 1984-05-17 | 1985-12-03 | Fuji Electric Co Ltd | デ−タトレ−ス装置 |
| JPS6162142A (ja) * | 1984-09-03 | 1986-03-31 | Nec Corp | 入出力制御装置 |
-
1988
- 1988-03-23 JP JP63068940A patent/JPH01241654A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50148033A (ja) * | 1974-05-20 | 1975-11-27 | ||
| JPS5981750A (ja) * | 1982-06-24 | 1984-05-11 | Fuji Electric Co Ltd | マルチプロモツサシステム |
| JPS60243752A (ja) * | 1984-05-17 | 1985-12-03 | Fuji Electric Co Ltd | デ−タトレ−ス装置 |
| JPS6162142A (ja) * | 1984-09-03 | 1986-03-31 | Nec Corp | 入出力制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0290330A (ja) | プログラム構成方式 | |
| US6237108B1 (en) | Multiprocessor system having redundant shared memory configuration | |
| US20070055480A1 (en) | System and method for self-diagnosis in a controller | |
| JPH01241654A (ja) | バス制御方式 | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| JPH0736760A (ja) | 装置多重化機能とモジュール間共用機能を併用した外部記憶装置の高信頼化方法 | |
| JPS601995A (ja) | マイクロプロセツサの制御方式 | |
| JP3003197B2 (ja) | ロボットの数値制御装置 | |
| JPH05225361A (ja) | レジスタ書換え方式 | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPS6218060B2 (ja) | ||
| JPH01265341A (ja) | メモリアクセス制御装置 | |
| JPS63244155A (ja) | メモリ装置 | |
| JPS63147243A (ja) | マルチプロセツサシステムのトレ−ス情報監視方法 | |
| JPH07230412A (ja) | 複数システム間共用ファイルの誤使用防止方法 | |
| Colley et al. | Transputer Applications and Systems' 94 475 A. De Gloria et al.(Eds.) IOS Press | |
| JPS5839307A (ja) | プログラマブル・コントロ−ラ | |
| KR100393985B1 (ko) | 메모리 영역 보호 장치 및 방법 | |
| JPH03100836A (ja) | 障害診断処理システム | |
| JPH03100736A (ja) | パトロール診断装置 | |
| JPH044437A (ja) | マルチプロセッサシステム保守装置 | |
| JPH01284932A (ja) | 内部メモリ領域へのアクセス装置 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH0268634A (ja) | 電子計算機予備方式 | |
| JPH1021110A (ja) | エミュレータ |