JPS5839307A - プログラマブル・コントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はプログラマブル・コントローラに関し、特に
、複数台をリンクバスで互いに結合して全体を１台のコ
ントローラの如く機能させる並列リンク方式のコントロ
ーラシステムを構築できるようにしたプログラマブル・
コント０−ラに関する。

従来、大規模な制御対象には大規模なプログラマブル・
コントローラを使用しなければならなかったのに対し、
並列リンク方式のプログラマブル・コントローラシステ
ムというのは、比較的小規模なプログラマブル・コント
ローラを複数台使用することによって大規模な制御対象
にも対応ぐきるように考えられたものである。つまり、
各１１」グラマプル・コントローラには自機の入出力端
ｆ数より充分大きな容量の入出カメモリを段ｋｌる。

例えば１台のプログラマブル・コントローラの入出力端
子数は６４点で、かつ並列９２９６式のシステムとして
最大４台のコントローラを結合できるようにｊるものと
すると、各コントローラの人出ツノメモリは人出力デー
タエリアとして少くとも６４×４ビツトの容量を持たせ
る。そして、このプログラマブル・コントローラを１台
のみで使用する場合には、入出力点数が６４の通常のコ
ントローラとして動作する訳だが複数台のコントローラ
をリンクバスによって結合したとき、互いのユーザプロ
グラムの実行動作に同期して互いの入出カメモリのデー
タを交換し合うように、各プ［ｌグラマプル・コントロ
ーラに入出力データ交換手段およびニー４１プログラム
同期実行手段を設ＧＪるのである。これにより、入出力
状態を他機に伝え、また他機の入出力状態を自機に受取
り、それら全体の入出力状態に基づいて各機においてそ
れぞれのユーザプログラムを実行し、その実行結果を再
び各機に伝え合うという制御動作を行なうものである。

従って、上記の例のプ【」グラマ１ル・コントローラを
４台リンクしたシステムでは、入出カ貞数が・６４×４
の一１台のプログラマブル・コントローラでもって１系
統の大規模な制御対象を制御するのと同等な制御機能を
、そのための制御プログラムを４台の」ントローラで分
担実行することによって実現できるのである。

上述した並列リンク方式のシステムの場合、リンクされ
た複数台のプログラマブル・コントローラを１台のブ［
］グラマプル・コントローラの如く機能させるのぐある
から、リンクされた複数のコントローラの内の１台でも
異常を生じて正常な制御が行なえない場合、システム全
体のυＮｉｌ動作を停止させないと、制御対象機器を全
くブタラメな制御状態に陥ら゛せてしまうことがあり、
極めて危険である。

また、従来のプログラマブル・コントローラにおいては
バッテリの電圧異常を検出する手段や、装置内の温痩が
異常に上昇することを検出する手段や、装置内のパスラ
インのパリティ−チェックを行なって、データの異常を
検出する手段等の異常診断手段が設けられており、この
異常診断手段によって装置の異常が検出されたとき、プ
ログラマブル・コントローラの動作を停止する（出力信
号を全てオフにする）ように構成されていた。

しかしプログラマブル・コントローラの使用者の立場で
は、装置内の何等かの異常が生じたとき、その異常の種
類や異常が生じたときの制御対象の状況に一切関わりな
く装置の動作を全面的に停止１してしまうのは、実際面
で必ずしも適切とはいえないことがしばしばあった。

このことは、並列リンク方式のシステムの場合に更に複
雑な問題となり、各プログラマブル・コントローラで異
常が検出されたとき、ハード的にその動作を停止させる
よ、うに固定的に構成されＣいるのは適切ではない。

この発明は上述した従来の問題点に鑑みなされたもので
あり、その目的は、装置内部のどのよう５− な異常が検出され、また＄１７１１１対象がどのような
状況にあるときに制御出力を禁止状態にするかを、使用
者の立場で任意に設定してこれを］−ザブログラムの一
部として組めるようにする他、上述した並列リンク方式
のプログラマブル・コントローラシステムを構成した場
合において、リンクされた複数台のプログラマブル・コ
ントローラの内の１台でも異常によって制御出力を禁止
状態にしたとき、その異常信号を速やかに他のプログラ
マブル・コントローラに伝え、各プログラマブル・コン
トローラでは他機からの上記異常信号によって自機の制
御出力動作を禁止するか否かをやはりユーザプログラム
の一部として組めるようにしたプログラマブル・コント
ローラを提供することにある。

上記の目的を達成するために、この発明は、装置内部の
異常を検出する複数種類の異常診断手段と、各異常診断
手段に対応して設定されその診断結果に応じてセットま
たはリセットされる複数の異常フラグと、他機から発せ
られる異常信号を受６− 信する異常信号受信手段と、この受信手段にＣ異常信号
を受信したときにセットされる他機異常フラグと、ユー
ザ１０グラムの一部として任意に段室された命令を実行
することにより、上記異常フラグ、他機異常フラグおよ
び任意の入出力データ間の任意の論理演禅の結果でもっ
てセットまたはリセットされる出力禁止フラグと、この
出力禁廿フラグがセットされたとき制御出力動作を禁＋
ｔ　して所定の出力状態にする出力禁止手段と、」−２
出力禁止フラグがセットされたとき他機に対して異常信
号を送出する異常信号送信手段とを錫えたことを特徴と
する。

以下、この発明の実施例を図面に基づいて詳細に説明す
る。

第１図においで、＃１および＃２はぞれぞれ本発明に係
るプログラマブル・コントローラぐあり、２台の同一構
成のプログラマブル・＝１ントローフをリンクバスＣＢ
と異常信号ラインＳＢでもって結合し、上述した並列リ
ンク方式のコントローラシステムを構成している図であ
る。プログラマ１ル・コントローラ＃１．＃２は、基本
構成として、ユーザプログラムが格納されるユーザプロ
グラムメモリ（ＰＭ）１と、外部入力信号が与えられる
入力回路（ｒＵ）２と、外部出力信号を送出する出力回
路（ＯＵ）３と、上記入力回路２および出力回路３に対
応した入出力データのバッファメモリとなる入出カメモ
リ（ＩＭ＞４と、上記１−ザブログラムメモリ１の各命
令を順次高速に実行し、上記入出カメモリ４のデータに
基づいて論理演粋処理を行なうとともに、その処理結果
で上記入出カメモリ４の出力データを書換える命令実行
手段と、上記入力回路２の入力データ上記入出カメモリ
４の所定エリアに書込む入力更新手段と、上記入出カメ
モリ４の所定エリアの出力データを上記出力回路３にセ
ットする出力更新手段とを有し、このプログラマブル・
コントローラを１台のみで使用する場合には従来からの
プログラマブル・コント０−ラと全く同様に動作する。

この発明に係るプログラマブル・コントローラでは、上
述した並列リンク方式のコントローラシステムを構築で
きるようにするために、２台の！ログフマブル・コント
ローラ＃１．＃２を（８目線ＣＢ、ＳＢで結合するリン
クユニット（ＩＵ）５と、２台のプログラマブル・コン
トローラ＃１゜＃２間の入出力データ転送時の優先順位
を決定するための機番設定器（ＳＬ＞６とを備える他、
入出カメモリ４の容量は自機の入力回路２および出力回
路３の端子数分のエリアに加えて、他機の入力回路２お
よび出力回路３の端子数に対応した一１リアを有してい
る。更に、プログラマブル・コントローラ＃１．＃２を
リンクバスＣＢによ−）で接続したとき、互いのユーザ
プログラムの実行動作に同期して互いの入出カメモリ４
のデータを交換し合う入出力データ交換手段およびユー
ザプログラム同期実行手段を備えている。

上述した命令実行手段、入力更新手段、出力史斬手段、
入出力データ交換手段、ユーザプログラム同期実行手段
等のプログラマブル・」ントローラの主要な信号処理動
作はいわゆるマイクロプロセッサで構成される中央処理
ユニット（ＣＰＬＪ）９− ７によって行なわれる。このＣＰＵ７はワーキングメモ
リ（ＷＭ）８を各種可変データの一時記憶エリアとして
使用し、各処理動作を行なう。

自機＃１．＃２におけるそれぞれの入出カメモリ４のア
ドレス空間は同一のちのであり、第２図に入出カメモリ
４のアドレスエリア区分を示しているように、■リア＃
１１は＃１号機の入力回路２に対応し、エリア＃１１お
よび＃１２は＃１号機の出力回路３に対応している。特
に、＃１１は＃１号機のユーザプログラムによって出力
データが書換えられるエリアであり、■リア＃１２は＃
２号機のユーザプログラムによって出カニリアが書換え
られるエリアである。同様に、＃２１は＃２号機の入力
回路２に対応したエリアであり、＃２１および＃２２は
＃２号機の出力回路３に対応したエリアである。特に、
＃２１は＃１号機によって出力データが書換えられるエ
リアで、＃２２は＃２号機によって出力データが書換え
られるエリアである。

上述した入出力データ交換手段というのは＃１１０− 号機において入力回路２から入出カメｔす４の］リア＃
１１に取込まれた入力データを＃２号機における入出カ
メモリ４の＃１１に転送し、また＃１号機において！換
えられた入出カメモリ４のエリア＃１１の出力データを
＃２号機の丁り７＃１１に転送し、＃２号機において置
換えたエリア＃１２の出力データを＃１＠機に転送し、
＃２号機において入力回路２から＃２１に読取った入力
データを＃１号機における＃２１に転送し、＃１号機に
おいて１換えた＃２１の出力データを＃２号機のＪリア
＃２１に転送し、＃２号機において書換えた＃２２の出
力データを＃１号機における１−リア＃２２に転送する
制御である。これら入出力データの転送順番と各機にお
ける入出力更新動作とユーザプログラムの実行動作の順
番については後で説明する。

第３図はリンクバスＣＢおよび異常信号ラインＳＢに係
わる上記リンクユニット５の構成を小している。第３図
に示すように、ＣＰＬＩ７とリンクバスＣＢとμパスト
ランシーバ／レシーバ（Ｂ丁Ｒ）　９を介して結ばれて
おり、これによって上述した入出力データの交換がなさ
れる。異常信号ラインＳＢはＡ−プンコレクタバスで構
成され、自機＃１．＃２間の異常信号の送受をこの１本
の信号線を介して行なうようになっている。つまり、リ
ンクユニット５中のラインＳＢが接続される出力素子は
Ａ−ブンコレクタ・トランジスタ１０かうなる。そして
、ＣＰＬＩ　７から出力される異常信号ＳＴが１−ルベ
ルとなり、トランジスタ１０が駆動されると、異常信号
ラインＳＢがアクティブ（Ｌレベル）となる。また異常
信号ラインＳＢの状態をＣＰＵ７に取込むためにインバ
ータ１１が設けられている。異常信号ラインＳＢがアク
ティブ（［レベル）になると、上記インバータ１１の出
力信号（これを異常受信信号Ｅ−８Ｔと称す）が１ルベ
ルとなり、ＣＰＵ７に異常信号が受信されることとなる
。これらの構成が上述した異常信号受信手段および異常
信号送信手段に相当する。

また、この実施例のプログラマブル・コントローラは、
装置内部の異常を検出する異常検出手段として、バッテ
リ電圧の異常を検出するバラ１り異常検出回路（ＢＣ）
１２と、装置内の温度の異常１−軒を検出する温度異常
検出回路（ＴＣ）１３とが設Ｇフられている。これら異
常検出回路１２゜１３の出力はＣＰＵ７に供給され、Ｃ
ＰＬＩ７［よって常時監視されている。同じく、上述し
た他機異常信号Ｅ−８ＴもＣＰＬＩ７によって常時監？
Ｊ２されている。そして、ワーキングメモリ８には、バ
ッテリ異常検出回路１２にて異常が検出されたときセッ
トされる異常フラグＦ１と、温度異常検出回路１３にて
異常が検出されたときセットされる異常フラグＦ２と、
異常受信信号Ｅ−８Ｔが１ルベルになったときセットさ
れる他機異常”フラグＦ３が設定されている。史にワー
キングメモリ８には、上記命令実行手段の動作中におい
て、ユーザプログラムの一部として上記ユーザプログラ
ムメモリ１に任意に設定された命令を実行することによ
り、上記異常フラグＦ１．Ｆ２および他機異常フラグＦ
３、更には任意の入出力データとの間の任意の論理演篩
の結果でもってセットまたはリレ−１３＝ ツトされる出力禁１フラグＦＯが設定されている。

また後述するように、この出力禁止フラグ［０がセット
された場合、１記出力更新手段の動作を禁止して所定の
出力状態にする出力禁止手段を備えている。

出力禁止フラグＦＯを各フラグＦ１．Ｆ２．Ｆ３および
任意の入出力データの状態を条件としてセットまたはリ
セットｊるようにユーザプログラムに任意に設定すると
いうのは、例えばラダーダイヤグラム方式のプログラマ
ブル・コントローラの場合、第４図に示すように、出力
禁止フラグ［０を出力リレーとし、このリレーＦＯを駆
動覆る条件として各フラグＦｌ、Ｆ＝２．Ｆ３を入力接
自として扱うとともに、これら入力接点Ｆ１．Ｆ２゜Ｆ
３と制御対象機器に係わる任意の入出力接点を使って任
意のラダーダイヤグラムを構成し、これを所定の命令形
式に変換してユーザプログラムメモリ１に予め設定する
ことを意味している。第４図に示した例は、温痩異常フ
ラグＥ２がセットされた場合に無条件に出力禁止フラグ
ＦＯがセット１４− される他、他機異常フラグＦ３がセットされ、かつ人力
接ａｌｌがオンした場合に出力状１−ノフグＦＯがセッ
トされ、更にまたバッテリ異常フラグＦ１がセットされ
、かつ入力接点Ｉ２がオンしたときに出力禁止フラグＦ
Ｏがセットされるようにユーザプログラムが組まれてい
るのである。

次に、２台の上記プログラマブル・コントローラ＃１．
＃２によって並列リンク方式のコント１」−ラシステム
を構成した場合の両様のＣＰＵ　７による処理手順を第
５図のフローチャートに従つ゛Ｃ説明する。自機＃１．
＃２においてイニシャル処理が終了すると最初のステッ
プ１０１でそれぞれ自機の入力回路２に印加されている
入力データを入出カメモリ４の所定エリア（＃１＠機で
は」−リア＃１ｉ　、＃２号機では＃２１）に取込む。

この入力更新動作が終了したら、その終了したことをそ
れぞれ他機に伝え合う。次のステップ１０２でそれぞれ
他機から入力更新動作の終了が伝えられるのを持つ。両
様＃１．＃２共に入力更新動作が終了すると、次のステ
ップ１０３．１０４に進み、＃１号機の入出カメモリ４
の■リア＃１１の入力データを＃２号機に転送する。次
のステップ１０５．１０６で、＃２号機における入出カ
メモリ４のエリア＃２１の入力データを＃１号機に転送
する。以上により両様＃１．＃２間で互いの入力データ
を交換しあったことになる。

続いて各機＃１．＃２においてステップ１０７゜１０８
に゛進み、それぞれのユーザプログラムメ′モリＰＭに
格納されているユーザプログラムを一巡実行する。これ
により、各命令の実行結果に従って人出カメ−Ｅす４の
出力データが書換えられるとともに、上述した出力禁止
フラグＦＯの状態も決定される。自機＃１．＃２はニー
ずプログラムの実行が終了したらそれをｈいに伝え合う
。ステップ１０９はぞれぞれ他機がユーザプログラムの
実行を終了したかどうかをチェックしながら持つ。

自機＃１．＃２が共にユーザプログラムの実行を終了す
ると、次のステップｉ１ｏ、ｉｉ１に進み、＃１号機の
入出カメモリ４におけるエリア＃１１および＃２１の出
力データを＃２号機に転送する。続いてステップ１１２
．１１３に進み、＃２号機の入出カメモリ４におけるエ
リア＃１２および＃２２の出力データを＃１号機に転送
づる。

これで各１１１＃１．＃２がそれぞれのユーザプログラ
ムを実行することによって書換えた出力データを互いに
交換しあったことになる。

次のステップ１１４では、出力禁止フラグＦＯがセット
されているかりセットされているのかを判断する。出力
禁止フラグＦＯがリセットされているのは、制御出力を
禁止しない正常な動作を行なうことを意味し、この場合
はステップ１１５に進んで出力更新動作を行なう。すな
わち＃１号機においては入出カメモリ４におけるエリア
＃１１および＃１２の出力データを出り回路３に転送づ
る。また＃２＠機においてはエリア＃２１および＃２２
の出力データを出力回路３に転送する。次のステップ１
１６では、異常信号ＳＴを１−レベルにし、リンクユニ
ット５のトランジスタ１０を非能動にする。

次のステップ１１９ではバッテリ異常検出回路１７− １２の出力をチェックし、異常があるか否かを判断する
。異常である場合、ステップ１２１で異常フラグＦ１を
ヒツトし、異常でない場合はステップ１２０で異常フラ
グＦ１をリセットする。続くステップ１２２では、温度
異常検出回路１３の出力をチェックし異常であるか否か
を判断する。異常である場合ステップ１２４で異常フラ
グ２をセットし、異常でない場合はステップ１２３で異
常フラグＦ２をリセットする。続くステップ１２５では
リンクユニット５からの異常受信信号Ｅ−８丁をチェッ
クし、この（Ｉ’１号Ｅ−８Ｔが［ルベル（異常）であ
るか否かを判断する。異常である場合ステップ１２７で
他機異常フラグＦ３をセットし、異常でない場合はステ
ップ１２６で他機異常フラグＦ３をリセットする。続く
ステップ１２８ではモニター表示や図示していないプロ
グラムコンソールからの入力受付処理等の各種の０８ｔ
８理（オペレーティング・システム）を行ない、その後
ステップ１０１の入力更新動作に戻る。

以上のステップ１０１〜１２８までが繰返し高−１８＝ 速に実行される訳である。その実行過稈で、制御対酸機
器の制御状態の信号にともなって入出力データが変化し
ていき、また両様＃１．＃２におけるそれぞれの異常検
出回路１２．１３の出力および異常信号ラインＳＢの状
態に従って異常フラグＦ１１．Ｆ２および他機異常フラ
グＦ３が変化する。そして、＃１号機において例えば第
４図に示したように出力禁止フラグＦＯの駆動条件がユ
ーザ側にて設定されていて、この＃１号機において例え
ば入力接点■１がオンし、かつバラｊり異常。

フラグＦ１がセットされると、そのときステップ１０７
．１０８のユーザプログラムの実行によって出力禁止フ
ラグＦＯがセットされる。イのＩ　Ａ、ステップ１１４
で出力禁止フラグＦＯがセットされたのが検出され、ス
テップ１１５の出力更新動作は行われずに、ステップ１
１７に進み、このステップ１１７にて出力回路３から導
出されている全ての外部出力信号をオフにするく出力禁
止）。

次にステップ１１８に進み、異常信号ＳＴを１ルベルに
し、トランジスタ１０を駆動し、異常信号ラインＳＤを
アクティブ（Ｌレベル）にして、ステップ１１９へ進む
。

一方＃１号機によって異常信号ラインＳＢがアクティブ
にされているので、＃２号機側においては、ステップ１
２５を実行したとぎ異常受信信号Ｅ−８ＴがＨレベルな
っていることが検出され、他機異常フラグＦ３がセット
される。そして、この他機異常フラグＦ３がセットされ
たことに基づいてユーザプログラムが実行されると、そ
の内容に従って、＃２号機における出力禁止フラグＦＯ
がセットされることにもなる。つまり、＃１号機の異常
信号を受けて＃２号機においても出力禁止状態にするこ
とが、＃２号機のユーザプログラムによって任意に設定
できる。

なお、上記の実施例では２台のプログラマブル・コント
ローラで並列リンク方式のシステムを構成する例につい
て述べたが、本発・明はこれに限定されるものではなく
、更に多くのプログラマブル・コントローラでもって並
列リンク方式のシステムを構築するようなものにも全く
同様に適用できる。また各プログラマブル・コントロー
ラにおＩＪる異常診断機能としては、先にあげた例だけ
ではなく、ＣＰＵ内のデータバスのパリティチェック機
能やその他の回路上の種々の異常を検出するらのも含ま
れる。

また上記実施例では、出力禁止態様として全ての外部出
力信号をオフにするようにしていたが、本発明はこれに
限定されるものではなく、出力禁止フラグがセットされ
る直前の出力状態を維持するようにしたり、あるいは予
め設定しである特定の出カバターンを出力するように構
成づることもできる。

以上詳細に説明したように、この発明に係る！ログラマ
プル・コントローラによれば、複数台によって並列リン
ク方式のコントローラシステムを構成したとき、各機に
おいてどのような異常状態が検出され、かつどのような
−制御状態であるときに各機の制御出力動作を禁止する
かを、使用右側の立場でシステム全体としての使用Ｓ様
に見合った条件設定をすることができ、従来のように各
コ２１− ントローラが単独で無条件に異常によりその出力動作を
禁止するものと異なり、制御対象を危険な状態に陥らせ
るようなことはなくなり、使用者側の種々の要求に対応
でき、極めて使い勝手が良いものとなる。

【図面の簡単な説明】

第１図は本発明に係るプログラマブル・コントローラを
２台用いて並列リンク方式のコントローラシステムを構
成した状態のブロシク図、第２図は同上システムにおけ
る各機の出力メモリ４のアドレス１リアの割当状況を示
す図、第３図はリンクユニットＬＵの回路例を示す図、
第４図は出力禁止にするだめの糸付段室プログラムの一
例を示す図、第５図は同上システムを構成する各機の処
理手順を示すフローチャートである。 １・・・・・・・・・ニーザブログラムメモリ２・・・
・・・・・・入力回路 ３・・・・・・・・・出力回路 ４・・・・・・・・・入出カメモリ ５・・・・・・・・・リンクユニット ＝２２− ７・・・・・・・・・中央処理ユニット８・・・・・・
・・・ワーキングメモリ１２・・・・・・バッテリ異常
検出回路１３・・・・・・温度異常検出回路 ＦＯ・・・・・・出力禁止フラグ Ｆｌ、Ｆ２・・・・・・異常フラグ Ｆ３・・・・・・他機異常フラグ 特許出願人 立石電機株式会社 ２３− 第２図 第３図 第４１１

Claims (1)

【特許請求の範囲】
1. （１）　自機の入出力端子数より、充分大きな６量の入
   出カメモリを有し、リンクバスによって他機と接続され
   たとき、互いのユーザプログラムの実行動作に同期して
   互いの入出カメモリのデータを交換しあう入出力データ
   交換手段およびコーザプログラム同期実行手段とを備え
   るプログラマブル・コントローラにおいて、装蹟内部の
   異常を検出する複数種類の異常診断手段と、各異常診断
   手段に対応して設定されその診断結果に応じてセットま
   たはリセットされる複数の異常フラグと、他機から発せ
   られる異常信号を受信する異常信号受信手段と、この受
   信手段にて異常信号を受信したときにセットされる他機
   異常フラグと、ニーｔｙ　７０グラムの一部として任意
   に設定された命令を実行することにより、上記異常フラ
   グ、他機異常フラグおよび任意の入出力データ間の任意
   の論理演碑の結果でもってセットまたはリセットされる
   出力禁止フラグと、この出力禁止フラグがセットされた
   とき制御出力動作を禁止して所定の出力状態にする出力
   禁１手段と、上記出力禁止フラグがセットされたとき他
   機に対して異常信号を送出する異常信号送信手段とを備
   えたことを特徴とするプログラマブル・コントローラ。