JPH03175537A - デバッグ用マイクロプロセッサのエラー制御装置 - Google Patents
デバッグ用マイクロプロセッサのエラー制御装置Info
- Publication number
- JPH03175537A JPH03175537A JP1315794A JP31579489A JPH03175537A JP H03175537 A JPH03175537 A JP H03175537A JP 1315794 A JP1315794 A JP 1315794A JP 31579489 A JP31579489 A JP 31579489A JP H03175537 A JPH03175537 A JP H03175537A
- Authority
- JP
- Japan
- Prior art keywords
- bus error
- interrupt
- bus
- state
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 230000004044 response Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、外部バスエラーを検出する機能とデバッグ割
り込み端子とを有するデバッグ用マイクロプロセッサの
６勇エラー制御装置に関する。
り込み端子とを有するデバッグ用マイクロプロセッサの
６勇エラー制御装置に関する。
従来のマイクロプロセッサで、外部回路におけるエラー
をマイクロプロセッサに知らせることのできる入力端子
を有するものがある。その一つとして、データバスにお
けるデータ転送エラーを通知するために用いることがで
きるバスエラー入力端子がある。このバスエラー入力端
子に入力があった場合、マイクロプロセッサは例外を発
生させてバスエラー処理ルーチンへ制御を移し、ソフト
ウェアでバスエラー処理を行う。このバスエラーが起こ
ったアドレスなどはスタックに積まれてバスエラー処理
ルーチンに渡される場合が多い。この場合、バスエラー
処理中にもう一度バスエラーが発生した場合は回復不能
としてマイクロプロセッサの動作を停止することになる
。
をマイクロプロセッサに知らせることのできる入力端子
を有するものがある。その一つとして、データバスにお
けるデータ転送エラーを通知するために用いることがで
きるバスエラー入力端子がある。このバスエラー入力端
子に入力があった場合、マイクロプロセッサは例外を発
生させてバスエラー処理ルーチンへ制御を移し、ソフト
ウェアでバスエラー処理を行う。このバスエラーが起こ
ったアドレスなどはスタックに積まれてバスエラー処理
ルーチンに渡される場合が多い。この場合、バスエラー
処理中にもう一度バスエラーが発生した場合は回復不能
としてマイクロプロセッサの動作を停止することになる
。
第４図は従来のデバッグ用マイクロプロセッサの一例の
バスエラー検出回路周辺のブロック図である。バスエラ
ー検出回路１は、バスサイクルごとに外部端子（１１）
からの入力信号であるバスエラー信号１１をサンプリン
グし、バスエラーが発生した場合は例外制御回路２に対
して例外発生要求信号１３を出力する。同時にバスエラ
ー状態信号１８もアクティブにする。この例外制御回路
２は、例外発生要求信号１３を受けて例外を発生させる
０例外発生時には、戻りアドレス、ＰＳＷ（プログラム
ステータスワード）、バスエラーが発生したアドレス、
例外コードをスタック上に積んでバスエラー処理ルーチ
ンへ分岐する。そしてバスエラー処理が終了してバスエ
ラー処理ルーチンから復帰したときには、例外復帰信号
１４をアクティブにしてバスエラー検出回路１にバスエ
ラー処理が終了したことを通知し、バスエラー検出回路
１はバスエラー状態信号１８をインアクティブに戻す。
バスエラー検出回路周辺のブロック図である。バスエラ
ー検出回路１は、バスサイクルごとに外部端子（１１）
からの入力信号であるバスエラー信号１１をサンプリン
グし、バスエラーが発生した場合は例外制御回路２に対
して例外発生要求信号１３を出力する。同時にバスエラ
ー状態信号１８もアクティブにする。この例外制御回路
２は、例外発生要求信号１３を受けて例外を発生させる
０例外発生時には、戻りアドレス、ＰＳＷ（プログラム
ステータスワード）、バスエラーが発生したアドレス、
例外コードをスタック上に積んでバスエラー処理ルーチ
ンへ分岐する。そしてバスエラー処理が終了してバスエ
ラー処理ルーチンから復帰したときには、例外復帰信号
１４をアクティブにしてバスエラー検出回路１にバスエ
ラー処理が終了したことを通知し、バスエラー検出回路
１はバスエラー状態信号１８をインアクティブに戻す。
２重バスエラー検出回路３は、バスエラー処理中におけ
る再度のバスエラーでデバッグ用マイクロプロセッサの
動作を停止させるために、バスエラー検出回路１からの
バスエラー状態信号１８とバスエラー信号１１の両方を
監視する。バスエラー状態信号１８がアクティブの状態
でバスエラー信号１１からバスエラーを検出すると、動
作停止要求信号１９を出してデバッグ用マイクロプロセ
ッサの動作を停止させる。以上のような従来のデバッグ
用マイクロプロセッサにおいては、例外発生後から例外
処理終了までの間の通常の割り込みは禁止されている。
る再度のバスエラーでデバッグ用マイクロプロセッサの
動作を停止させるために、バスエラー検出回路１からの
バスエラー状態信号１８とバスエラー信号１１の両方を
監視する。バスエラー状態信号１８がアクティブの状態
でバスエラー信号１１からバスエラーを検出すると、動
作停止要求信号１９を出してデバッグ用マイクロプロセ
ッサの動作を停止させる。以上のような従来のデバッグ
用マイクロプロセッサにおいては、例外発生後から例外
処理終了までの間の通常の割り込みは禁止されている。
このデバッグ用マイクロプロセッサはインサーキットエ
ミュレータに使用されることが多い、インサーキットエ
ミュレータはユーザプログラム実行を中断させる機能（
以降ブレーク機能という）を持ち、外部回路よりデバッ
グ用マイクロプロセッサのデバッグ割り込み入力端子に
ブレーク要求を入力し、制御をモニタプログラムに移す
ことにより実現している。この機能はプログラムのある
時点でのマイクロプロセッサのレジスタの値などを見た
り、変更したりするのに有効である。任意のアドレスで
ブレークさせることが可能なように、デバッグ割り込み
は最高優先度の割り込みとなっていて、たとえ例外処理
中であっても受は付けられるようになっている。
ミュレータに使用されることが多い、インサーキットエ
ミュレータはユーザプログラム実行を中断させる機能（
以降ブレーク機能という）を持ち、外部回路よりデバッ
グ用マイクロプロセッサのデバッグ割り込み入力端子に
ブレーク要求を入力し、制御をモニタプログラムに移す
ことにより実現している。この機能はプログラムのある
時点でのマイクロプロセッサのレジスタの値などを見た
り、変更したりするのに有効である。任意のアドレスで
ブレークさせることが可能なように、デバッグ割り込み
は最高優先度の割り込みとなっていて、たとえ例外処理
中であっても受は付けられるようになっている。
上述したデバッグ用マイクロプロセッサを使用したイン
サーキットエミュレータにおいて、第５図に示すように
、ユーザプログラム実行中にバスエラーが発生した後の
バスエラー処理ルーチンでデバッグ割り込みが入った場
合を考える。このような状況は、どこかのアドレスでバ
スエラーが発生したらブレークするように、バスエラー
処理ルーチンの先頭にブレークポイントを設定した場合
など容易に起こり得る。このデバッグ割り込みは受は付
けられ、デバッグ用マイクロプロセッサの制御はインサ
ーキットエミュレータのモニタプログラムに移るが、バ
スエラーの処理とデバッグ割り込みの間には何の関連も
ないので、モニタプログラムはバスエラー処理ルーチン
の延長として実行される。
サーキットエミュレータにおいて、第５図に示すように
、ユーザプログラム実行中にバスエラーが発生した後の
バスエラー処理ルーチンでデバッグ割り込みが入った場
合を考える。このような状況は、どこかのアドレスでバ
スエラーが発生したらブレークするように、バスエラー
処理ルーチンの先頭にブレークポイントを設定した場合
など容易に起こり得る。このデバッグ割り込みは受は付
けられ、デバッグ用マイクロプロセッサの制御はインサ
ーキットエミュレータのモニタプログラムに移るが、バ
スエラーの処理とデバッグ割り込みの間には何の関連も
ないので、モニタプログラムはバスエラー処理ルーチン
の延長として実行される。
バスエラーが発生したアドレスを確認するために、コマ
ンドでそのアドレスの内容を表示させようとした場合、
モニタプログラムがそのアドレスをアクセスするための
バスエラーが発生する。このときのバスエラーは、バス
エラー処理ルーチンから復帰する前のバスエラーである
ので２重バスエラーと見なされてマイクロプロセッサの
動作が停止する。この場合、モニタプログラムのバスエ
ラー処理ルーチンへ制御を移すことができないため、こ
れ以上のデバッグが不可能になるという問題点がある。
ンドでそのアドレスの内容を表示させようとした場合、
モニタプログラムがそのアドレスをアクセスするための
バスエラーが発生する。このときのバスエラーは、バス
エラー処理ルーチンから復帰する前のバスエラーである
ので２重バスエラーと見なされてマイクロプロセッサの
動作が停止する。この場合、モニタプログラムのバスエ
ラー処理ルーチンへ制御を移すことができないため、こ
れ以上のデバッグが不可能になるという問題点がある。
本発明の目的は、このような問題を解決し、割り込み処
理に移る前がバスエラー処理中であるがどうかに関わら
ず、割り込み処理をバスエラーなしの状態で始められ、
割り込み処理中の再度のバスエラーによってデバッグ用
マイクロプロセッサが停止してしまうことがなく、従っ
てバスエラー処理ルーチンを割り込み処理ルーチン内に
も置くことができ、インサーキットエミュレータで使用
した場合でも、割り込み処理ルーチンとして実行される
モニタプログラムの中で発生したバスエラーが、モニタ
プログラム中のバスエラー処理ルーチンで処理できるよ
うにしたデバッグ用マイクロプロセッサのバスエラー制
御装置を提供することにある。
理に移る前がバスエラー処理中であるがどうかに関わら
ず、割り込み処理をバスエラーなしの状態で始められ、
割り込み処理中の再度のバスエラーによってデバッグ用
マイクロプロセッサが停止してしまうことがなく、従っ
てバスエラー処理ルーチンを割り込み処理ルーチン内に
も置くことができ、インサーキットエミュレータで使用
した場合でも、割り込み処理ルーチンとして実行される
モニタプログラムの中で発生したバスエラーが、モニタ
プログラム中のバスエラー処理ルーチンで処理できるよ
うにしたデバッグ用マイクロプロセッサのバスエラー制
御装置を提供することにある。
本発明の構成は、外部入力端子がらの入力により外部バ
スにおけるエラーをバスエラー検出回路により検出して
例外を例外制御回路により発生し、その例外処理中の再
度の外部バスエラーを２重バスエラー検出回路により検
出した時マイクロプロセッサの動作を停止させるデバッ
グ用マイクロプロセッサの４会エラー制御装置において
、このデバッグ割り込み要求端子からの割り込み発生時
に、割り込み発生時点がバスエラーによる例外処理中で
あるかどうかというバスエラー状態を退避し、前記バス
エラー検出回路をバスエラー検出前のバスエラーなしの
状態にすると共に、前記割り込みからの復帰時に、退避
したバスエラー状態を前記バスエラー検出回路に戻すバ
スエラー状態記憶回路を有することを特徴とする。
スにおけるエラーをバスエラー検出回路により検出して
例外を例外制御回路により発生し、その例外処理中の再
度の外部バスエラーを２重バスエラー検出回路により検
出した時マイクロプロセッサの動作を停止させるデバッ
グ用マイクロプロセッサの４会エラー制御装置において
、このデバッグ割り込み要求端子からの割り込み発生時
に、割り込み発生時点がバスエラーによる例外処理中で
あるかどうかというバスエラー状態を退避し、前記バス
エラー検出回路をバスエラー検出前のバスエラーなしの
状態にすると共に、前記割り込みからの復帰時に、退避
したバスエラー状態を前記バスエラー検出回路に戻すバ
スエラー状態記憶回路を有することを特徴とする。
本発明において、バスエラー状態記憶回路が、バスエラ
ー状態を書込みかつ読出すプログラムステータスワード
回路と、このプログラムステータスのワード回路を制御
するバスエラー状態制御回路とからなることもできる。
ー状態を書込みかつ読出すプログラムステータスワード
回路と、このプログラムステータスのワード回路を制御
するバスエラー状態制御回路とからなることもできる。
次に本発明について図面を用いて説明する。
第１図は本発明のデバッグ用マイクロプロセッサの一実
施例におけるバスエラー検出部周辺のブロック図であり
、他のブロックについては省略しである。図において、
４はバスエラー状態記憶回路で、割り込み制御回路５か
らの割り込み応答信号１５によってバスエラー状態信号
１８の状態を内部へ保持し、割り込み復帰信号１０によ
って保持した状態を退避状態信号１７を通してバスエラ
ー検出回路１へ復帰する。バスエラー検出回路１は割り
込み応答信号１５によってバスエラー状態信号１８をク
リアし、バスエラーなしの状態にする。
施例におけるバスエラー検出部周辺のブロック図であり
、他のブロックについては省略しである。図において、
４はバスエラー状態記憶回路で、割り込み制御回路５か
らの割り込み応答信号１５によってバスエラー状態信号
１８の状態を内部へ保持し、割り込み復帰信号１０によ
って保持した状態を退避状態信号１７を通してバスエラ
ー検出回路１へ復帰する。バスエラー検出回路１は割り
込み応答信号１５によってバスエラー状態信号１８をク
リアし、バスエラーなしの状態にする。
割り込み制御回路５は、割り込み要求信号１２により割
り込みを発生させ処理の先頭で割り込み応答信号１５を
アクティブにする。割り込み処理ルーチンの最後で復帰
命令が実行されると割り込み復帰信号１６をアクティブ
にして割り込み処理を終了させる。
り込みを発生させ処理の先頭で割り込み応答信号１５を
アクティブにする。割り込み処理ルーチンの最後で復帰
命令が実行されると割り込み復帰信号１６をアクティブ
にして割り込み処理を終了させる。
インサーキットエミュレータで使用した場合について、
第２図の流れ図を用いて説明する。従来例と同様にユー
ザプログラム実行中にバスエラーが発生した後のバスエ
ラー処理ルーチンでデバッグ割り込みが入った場合を考
える。デバッグ割り込みが受は付けられると、デバッグ
割り込み直前の１重バスエラーであるという状態がバス
エラー状態信号１８からバスエラー状態記憶回路４に退
避される０割り込み処理の先頭で出力される割り込み応
答信号１５により、バスエラー検出回路１はバスエラー
状態信号１８をクリアし、デバッグ割り込み直前のバス
エラーの状態のいかんに関わらずモニタプログラムはバ
スエラーなしの状態で実行を開始する。モニタプログラ
ム中でバスエラーが発生した場合は、モニタプログラム
中のバスエラー処理ルーチンに制御が移り、バスエラー
処理が行われる。モニタプログラムのバスエラー処理ル
ーチンでバスエラーが発生するのは、モニタプログラム
が異常な場合かインサーキットエミュレータハードウェ
アが異常な場合であり、通常は発生しない、モニタプロ
グラムから復帰命令を実行してユーザプログラムへ戻る
時には、割り込み復帰信号１６によりバスエラー状態記
憶回路４からバスエラー検出回路１に保持してあったバ
スエラーの状態を復帰する。
第２図の流れ図を用いて説明する。従来例と同様にユー
ザプログラム実行中にバスエラーが発生した後のバスエ
ラー処理ルーチンでデバッグ割り込みが入った場合を考
える。デバッグ割り込みが受は付けられると、デバッグ
割り込み直前の１重バスエラーであるという状態がバス
エラー状態信号１８からバスエラー状態記憶回路４に退
避される０割り込み処理の先頭で出力される割り込み応
答信号１５により、バスエラー検出回路１はバスエラー
状態信号１８をクリアし、デバッグ割り込み直前のバス
エラーの状態のいかんに関わらずモニタプログラムはバ
スエラーなしの状態で実行を開始する。モニタプログラ
ム中でバスエラーが発生した場合は、モニタプログラム
中のバスエラー処理ルーチンに制御が移り、バスエラー
処理が行われる。モニタプログラムのバスエラー処理ル
ーチンでバスエラーが発生するのは、モニタプログラム
が異常な場合かインサーキットエミュレータハードウェ
アが異常な場合であり、通常は発生しない、モニタプロ
グラムから復帰命令を実行してユーザプログラムへ戻る
時には、割り込み復帰信号１６によりバスエラー状態記
憶回路４からバスエラー検出回路１に保持してあったバ
スエラーの状態を復帰する。
以上のように、モニタプログラムでバスエラーが発生し
てもモニタプログラムのバスエラー処理ルーチンへ制御
を移すことができるので、２重バスエラーが発生してマ
イクロプロセッサの動作が停止してしまうこともなくデ
バッグが行える。
てもモニタプログラムのバスエラー処理ルーチンへ制御
を移すことができるので、２重バスエラーが発生してマ
イクロプロセッサの動作が停止してしまうこともなくデ
バッグが行える。
第３図は本発明の第２の実施例のブロック図であり、本
実施例では第１の実施例のバスエラー状態記憶回路２の
代わりにＰＳＷ回路６とバスエラー状態制御回路７とを
置いている点が異なる。
実施例では第１の実施例のバスエラー状態記憶回路２の
代わりにＰＳＷ回路６とバスエラー状態制御回路７とを
置いている点が異なる。
基本的な動作は第１の実施例と同様であるが、本実施例
ではバスエラー状態をデバッグ用マイクロプロセッサ内
部の記憶回路２に退避するのではなく、デバッグ用マイ
クロプロセッサ外部の主記憶上に退避している。すなわ
ち、バスエラー状態制御回路７は、ＰＳＷ回路６のビッ
トにバスエラー状態を割り当て、ＰＳＷを読み出すこと
によって、バスエラー状態信号１８が読め、また書き込
むことによってバスエラー状態信号１８が変更できる。
ではバスエラー状態をデバッグ用マイクロプロセッサ内
部の記憶回路２に退避するのではなく、デバッグ用マイ
クロプロセッサ外部の主記憶上に退避している。すなわ
ち、バスエラー状態制御回路７は、ＰＳＷ回路６のビッ
トにバスエラー状態を割り当て、ＰＳＷを読み出すこと
によって、バスエラー状態信号１８が読め、また書き込
むことによってバスエラー状態信号１８が変更できる。
デバッグ割り込みが入った後の、処理の先頭でマイクロ
プロセッサは戻りアドレスとＰＳＷ、バスエラーが発生
したアドレス、例外コードを外部のメモリ上のスタック
に退避する。このときバスエラー状態信号１８の状態は
ＰＳＷ回路６のビットとして読み出されスタックに退避
される。デバッグ割り込みからの復帰時には、スタック
から戻りアドレスとＰＳＷの内容をプログラムカウンタ
とＰＳＷ回路６に戻す。このときデバッグ割り込み前の
状態もＰＳＷ回路６への書き込みと同時にバスエラー検
出回路１に戻る。
プロセッサは戻りアドレスとＰＳＷ、バスエラーが発生
したアドレス、例外コードを外部のメモリ上のスタック
に退避する。このときバスエラー状態信号１８の状態は
ＰＳＷ回路６のビットとして読み出されスタックに退避
される。デバッグ割り込みからの復帰時には、スタック
から戻りアドレスとＰＳＷの内容をプログラムカウンタ
とＰＳＷ回路６に戻す。このときデバッグ割り込み前の
状態もＰＳＷ回路６への書き込みと同時にバスエラー検
出回路１に戻る。
第１の実施例では、内部の記憶回路にバスエラー状態を
退避していたため、退避したバスエラー状態を変更する
ことができず、そのためバスエラー処理ルーチンでブレ
ークしたがスタック上の戻りアドレスを変えて他のルー
チンから実行開始しようとした場合、ユーザープログラ
ムに復帰しても１重バスエラーの状態となってしまうと
いう欠点があった。しかし、本実施例では、ブレーク前
のバスエラーの状態はスタック上に退避されたＰＳＷ回
路６に格納されているので変更が可能で、実行を開始す
るルーチンのバスエラーのレベルに合わせたバスエラー
状態に復帰させることができるという特徴がある。
退避していたため、退避したバスエラー状態を変更する
ことができず、そのためバスエラー処理ルーチンでブレ
ークしたがスタック上の戻りアドレスを変えて他のルー
チンから実行開始しようとした場合、ユーザープログラ
ムに復帰しても１重バスエラーの状態となってしまうと
いう欠点があった。しかし、本実施例では、ブレーク前
のバスエラーの状態はスタック上に退避されたＰＳＷ回
路６に格納されているので変更が可能で、実行を開始す
るルーチンのバスエラーのレベルに合わせたバスエラー
状態に復帰させることができるという特徴がある。
以上説明したように、本発明は、デバッグ割り込み要求
端子による割り込み発生時に、割り込み発生時点がバス
エラーによる例外処理中であるかどうかというバスエラ
ー状態を退避し、バスエラー検出回路をバスエラー検出
前のバスエラーなしの状態にする回路と、割り込みから
の復帰時に退避したバスエラー状態をバスエラー検出回
路に戻す回路とを有しているため、割り込み処理に移る
前がバスエラー処理中であるかどうかに関わらず、割り
込み処理をバスエラーなしの状態で始められ、割り込み
処理中の再度のバスエラーによってデバ・ジグ用マイク
ロプロセッサが停止してしまうようなことがない。従っ
てバスエラー処理ルーチンを割り込み処理ルーチン内に
も置くことができ、インサーキットエミュレータで使用
した場合でも、割り込み処理ルーチンとして実行される
モニタプログラムの中で発生したバスエラーが、モニタ
プログラム中のバスエラー処理ルーチンで処理できると
いう効果がある。
端子による割り込み発生時に、割り込み発生時点がバス
エラーによる例外処理中であるかどうかというバスエラ
ー状態を退避し、バスエラー検出回路をバスエラー検出
前のバスエラーなしの状態にする回路と、割り込みから
の復帰時に退避したバスエラー状態をバスエラー検出回
路に戻す回路とを有しているため、割り込み処理に移る
前がバスエラー処理中であるかどうかに関わらず、割り
込み処理をバスエラーなしの状態で始められ、割り込み
処理中の再度のバスエラーによってデバ・ジグ用マイク
ロプロセッサが停止してしまうようなことがない。従っ
てバスエラー処理ルーチンを割り込み処理ルーチン内に
も置くことができ、インサーキットエミュレータで使用
した場合でも、割り込み処理ルーチンとして実行される
モニタプログラムの中で発生したバスエラーが、モニタ
プログラム中のバスエラー処理ルーチンで処理できると
いう効果がある。
第１図は本発明のデバッグ用マイクロプロセッサの一実
施例のブロック図、第２図は第１図のデバッグ用マイク
ロプロセッサの処理の流れ図、第３図は本発明の第２の
実施例のブロック図、第４図は従来のデバッグ用マイク
ロプロセッサの一例のエラー検出部のブロック図、第５
図は第４図のデバッグ用マイクロプロセッサの処理の流
れ図である。 １・・・バスエラー検出回路、２・・・例外制御回路、
３・・・２重バスエラー検出回路、４・・・バスエラー
状態記憶回路、５・・・割り込み制御回路、６・・・Ｐ
ＳＷ回路、７・・・バスエラー状態制御回路、１１・・
・バスエラー信号、１２・・・割り込み信号、１３・・
・例外発生要求信号、１４・・・例外復帰回路、１５・
・・割り込み応答信号、１６・・・割り込み復帰信号、
１７・・・退避状態信号、１８・・・バスエラー状態信
号、１９・・・動作停止要求信号。
施例のブロック図、第２図は第１図のデバッグ用マイク
ロプロセッサの処理の流れ図、第３図は本発明の第２の
実施例のブロック図、第４図は従来のデバッグ用マイク
ロプロセッサの一例のエラー検出部のブロック図、第５
図は第４図のデバッグ用マイクロプロセッサの処理の流
れ図である。 １・・・バスエラー検出回路、２・・・例外制御回路、
３・・・２重バスエラー検出回路、４・・・バスエラー
状態記憶回路、５・・・割り込み制御回路、６・・・Ｐ
ＳＷ回路、７・・・バスエラー状態制御回路、１１・・
・バスエラー信号、１２・・・割り込み信号、１３・・
・例外発生要求信号、１４・・・例外復帰回路、１５・
・・割り込み応答信号、１６・・・割り込み復帰信号、
１７・・・退避状態信号、１８・・・バスエラー状態信
号、１９・・・動作停止要求信号。
Claims (1)
- 【特許請求の範囲】 １、外部入力端子からの入力により外部バスにおけるエ
ラーをバスエラー検出回路により検出して例外を例外制
御回路により発生し、その例外処理中の再度の外部バス
エラーを２重バスエラー検出回路により検出した時マイ
クロプロセッサの動作を停止させるデバッグ用マイクロ
プロセッサのエラー制御装置において、このデバッグ割
り込み要求端子からの割り込み発生時に、割り込み発生
時点がバスエラーによる例外処理中であるかどうかとい
うバスエラー状態を退避し、前記バスエラー検出回路を
バスエラー検出前のバスエラーなしの状態にすると共に
、前記割り込みからの復帰時に、退避したバスエラー状
態を前記バスエラー検出回路に戻すバスエラー状態記憶
回路を有することを特徴とするデバッグ用マイクロプロ
セッサのエラー制御装置。 ２、バスエラー状態記憶回路が、バスエラー状態を書込
みかつ読出すプログラムステータスワード回路と、この
プログラムステータスのワード回路を制御するバスエラ
ー状態制御回路とからなる請求項１記載のデバッグ用マ
イクロプロセッサのエラー制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315794A JPH03175537A (ja) | 1989-12-04 | 1989-12-04 | デバッグ用マイクロプロセッサのエラー制御装置 |
| US07/622,245 US5257269A (en) | 1989-12-04 | 1990-12-04 | Error controller for use in debugging microprocessor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315794A JPH03175537A (ja) | 1989-12-04 | 1989-12-04 | デバッグ用マイクロプロセッサのエラー制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03175537A true JPH03175537A (ja) | 1991-07-30 |
Family
ID=18069635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1315794A Pending JPH03175537A (ja) | 1989-12-04 | 1989-12-04 | デバッグ用マイクロプロセッサのエラー制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5257269A (ja) |
| JP (1) | JPH03175537A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319724A (ja) * | 1994-05-25 | 1995-12-08 | Nec Ic Microcomput Syst Ltd | エミュレーションｃｐｕ |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204737A (ja) * | 1990-01-08 | 1991-09-06 | Nec Corp | 信号処理プロセッサのデバッグ回路 |
| JPH06139107A (ja) * | 1992-10-30 | 1994-05-20 | Nec Corp | ブレイクアドレス検出回路 |
| JPH06259343A (ja) * | 1993-03-10 | 1994-09-16 | Hitachi Ltd | 多重バス制御方式及びそれを用いたシステム |
| US5488688A (en) * | 1994-03-30 | 1996-01-30 | Motorola, Inc. | Data processor with real-time diagnostic capability |
| US5778369A (en) * | 1995-08-18 | 1998-07-07 | International Business Machines Corporation | Method and apparatus for managing exceptions |
| US5892897A (en) * | 1997-02-05 | 1999-04-06 | Motorola, Inc. | Method and apparatus for microprocessor debugging |
| KR100243223B1 (ko) | 1997-07-15 | 2000-02-01 | 윤종용 | 광 디스크 구동시 에러 정정방법 |
| US6668339B1 (en) * | 1999-07-28 | 2003-12-23 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor having a debug interruption function |
| US8042179B2 (en) * | 2003-09-04 | 2011-10-18 | Science Park Corporation | False code execution prevention method, program for the method, and recording medium for recording the program |
| US20090083411A1 (en) * | 2007-09-20 | 2009-03-26 | Sawa Takano | System and method for remote control of multiple devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6478334A (en) * | 1987-09-19 | 1989-03-23 | Pfu Ltd | Timer action control system |
| JPH01124049A (ja) * | 1987-11-09 | 1989-05-16 | Mitsubishi Electric Corp | マイクロプロセッサ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4514845A (en) * | 1982-08-23 | 1985-04-30 | At&T Bell Laboratories | Method and apparatus for bus fault location |
| JPH06103472B2 (ja) * | 1986-10-29 | 1994-12-14 | 日本電気株式会社 | デバツグ用マイクロプロセツサ |
| US4819234A (en) * | 1987-05-01 | 1989-04-04 | Prime Computer, Inc. | Operating system debugger |
-
1989
- 1989-12-04 JP JP1315794A patent/JPH03175537A/ja active Pending
-
1990
- 1990-12-04 US US07/622,245 patent/US5257269A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6478334A (en) * | 1987-09-19 | 1989-03-23 | Pfu Ltd | Timer action control system |
| JPH01124049A (ja) * | 1987-11-09 | 1989-05-16 | Mitsubishi Electric Corp | マイクロプロセッサ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319724A (ja) * | 1994-05-25 | 1995-12-08 | Nec Ic Microcomput Syst Ltd | エミュレーションｃｐｕ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5257269A (en) | 1993-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06103472B2 (ja) | デバツグ用マイクロプロセツサ | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| JPH07219809A (ja) | データ処理装置およびデータ処理方法 | |
| JPH09106361A (ja) | プロセッサ間ｎｍｉ通信装置およびシステムバスコントローラ | |
| JPS6158054A (ja) | プログラムの暴走検出方式 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPS61279940A (ja) | 計算機の異常検出装置 | |
| JPH02244345A (ja) | 情報処理装置 | |
| JPS621042A (ja) | 電子計算機 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH08153018A (ja) | 半導体システム | |
| JP2002251299A (ja) | プログラムトレース装置 | |
| JPH0682323B2 (ja) | デバッグ用マイクロプロセッサ | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPH07210421A (ja) | スレッド環境におけるデバッグ方法 | |
| JPS6195464A (ja) | デ−タ保護方式 | |
| JPH0149975B2 (ja) | ||
| JPH09160800A (ja) | エミュレータ | |
| JPH01166145A (ja) | Ｃｐｕ監視装置 | |
| JPH0628218A (ja) | マイクロコンピュータのプログラム開発支援装置 | |
| JPH02144744A (ja) | 外部メモリ診断機能付ｌｓｉ | |
| JPH04177533A (ja) | マイクロコンピュータ | |
| JPH04180130A (ja) | 割込みベクタテーブル保護回路 | |
| JPS5914058A (ja) | プログラムデバツグ装置 | |
| JPH04148430A (ja) | エミュレータにおけるタイムアウト制御方式 |