JPH01235362A - インバータパワーｉｃの保護回路及びその保護回路を集積化した混成集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はインバータパワーＩＣの保護回路に関し、特に
低抵抗の抵抗体を用いて過電流保護及び温度保護を行う
保護回路に関すると共にその保護回路を集積化した混成
集積回路に関するものである。

（ロ）従来の技術 従来、電流検出を行う手段の１つとしてブリッジ回路が
ある。電流検出用のブリッジ回路は第８図の如く、抵抗
Ｒ，（２２）と、抵抗Ｒ，（２３）と、電流検出用の抵
抗Ｒ，（２１）と、抵抗Ｒ，（２１）に直列に接続され
た抵抗Ｒ，（２５）と、抵抗Ｒ，（２４）と、抵抗Ｒ，
（２２）及び抵抗Ｒｍ（ｚ３）の接続点と抵抗Ｒ，（２
５）及び抵抗Ｒ６（２４）の接続点に入力されたコンパ
レータ〈２６）とから構成されている。

次に動作について簡単に説明すると、電流検出用の抵抗
Ｒ，（２５）に被測定を流Ｉ０が流れているとする。こ
の被測定電流Ｉ。の最大値が抵抗Ｒ，（２５）に流れた
場合、ブリッジ回路が平衡となる様に各抵抗Ｒ，（２２
）　、　Ｒ，（２３）　、　Ｒ，（２４）を設定する。

この様なブリッジ回路の抵抗Ｒ，（２５）に電流Ｉ０の
最大値以下の電流が流れたとするとコンパレータ（２６
）から例えばｒＬ」レベルの信号が出力され被測定電流
Ｉ０は流れつづけ、抵抗Ｒ，（２１）に電流１．の最大
値の電流が流れたとするとコンパレータ（２６）の入力
の電圧が逆転し「Ｈ，レベルの信号が出力され、電流Ｉ
。

が遮断され保護回路と成される。

この様なブリッジ回路は特開昭５３−９７４７号公報に
記載されている。

またこの様なブリッジ回路の一部を用いて温度保護回路
を構成諮れている。

上述のブリッジ回路を厚膜ＩＣに用いた場合、電流Ｉ、
を検出する抵抗Ｒ８の抵抗体にＮｉメツキが主として用
いられた。しかしながら、Ｎｉメツキは溶断ｘｉが小さ
いので小さい電流の検出は行えるが大軍流の検出を行う
際には溶断電流を大とするために抵抗体面積を大きくす
るか、あるいは厚みを厚くしなければならないので、基
板実装面積の縮小、メツキ処理時間が長くなるという問
題があり、例えば４ＯＡという大電流を検出するのは略
不可能とされていた。

斯上の問題を解消するために電流検出抵抗Ｒ８の抵抗体
に溶断電流の大きい銅箔あるいはＡｇペーストを用いる
ことにより解消することができる。

くハ）発明が解決しようとする課題 溶断電流の大きいＡｇペーストあるいは銅箔を検出抵抗
として用いることで大軍流を検出することは可能である
。しかしながら、銅箔及びＡｇペースト（７）ＴＣＲ（
抵抗温度係数）が３８００ｆ：２００ｐｐｍ及び２１５
０土１５０ｐｐｍと非常に高いので温度変化に対して電
流検出が正確に行えない問題点があった。

（ニ）課題を解決するための手段 本発明は上述した問題点に鑑みて為されたものであり、
ドライブ段とパワー段とからなるインバータパワーＩＣ
とそのインバータパワーＩＣのパワー段のパワー半導体
素子を保護するために低抵抗の金属で形成きれた検出抵
抗を有する保護手段とを同一基板上に形成して解決する
。

（ネ）作用 この様に本発明に依れば、同一基板上にインバータパワ
ーＩＣと低抵抗の金属で形成された検出抵抗を有する保
護手段を形成することにより、検出抵抗が大電流によっ
て発熱したとしても保護手段により温度変化に間化なく
安定した大電流を検出することができる。

（へ）実施例 以下に第１図乃至第７図に基づいて本発明の実施例を詳
細に説明する。

第１図に示す如く、本発明のインバータパワーＩＣの保
護回路はインバータパワーＩＣ（１）、！−低抵抗の金
属で形成された検出抵抗を有する保護手段（２）七から
構成される。

インバータパワーＩＣ（１）は負荷（図示しない）を駆
動制御するドライブ段（３）と負荷へ大電流を供給する
パワー段（４）とから構成される。

保護手段（２〉は第２図に示す如く、ブリッジ回路で構
成され、そのブリッジ回路には低抵抗の金属からなる検
出抵抗Ｒゆが接続されている。詳細に述べると本発明の
保護手段（２）は第１及び第２の抵抗Ｒ，、Ｒ，と被測
定電流が流れる前記低抵抗の金属を抵抗体とする検出抵
抗Ｒゆと前記検出抵抗Ｒ０に接続された第４及び第３の
抵抗Ｒｉ　、Ｒｓと前記第２の抵抗Ｒ１に接続され前記
低抵抗の金属からなる検出抵抗Ｒ１の温度依存性を補正
するダイオードＤとを備えたブリッジ回路と、過電流保
護を行うために前記第１及び第２の抵抗Ｒ＋、Ｒ−の接
続点の電圧と前記第３及び第４の抵抗Ｒ，、Ｒ，の接続
点との電圧を入力し比較する第１のコンパレータ〈５）
と、温度保護を行うために前記第１及び第２の抵抗Ｒ１
＋Ｒ３の接続点の電圧と前記ブリッジ回路の電圧を一定
に保つツェナーダイオードＤの電圧を第５及び第６の抵
抗Ｒ，、Ｒ，によって分圧された分圧電圧とを入力して
比較する第２のコンパレータ（６）とから構成される。

第１のコンパレータ（５）は上述した如く、第１及び第
２の抵抗Ｒ＋　、　Ｒｅの接続点の電圧と第３及び第４
の抵抗Ｒ，、Ｒ，の接続点の電圧とを入力して比較し検
出抵抗Ｒ０に流れる１１！、流を遮断させるための遮断
信号を出力する。また第２のコンパレータ（６）は第１
及び第２の抵抗Ｒ＋　、　Ｒｅの接続点の電圧と第５及
び第６の抵抗Ｒ＝　、　Ｒｅの接続点の電圧とを入力し
て比較し温度による異常を検出して電流を遮断する遮断
信号を出力する。

第１の抵抗Ｒ３に接続されたダイオードＤは検出抵抗Ｒ
６の温度変化に対する抵抗のバラツキを補正すると共に
温度による保護動作を行うことができる。

以下にダイオードによる温度補正法の動作原理を説明す
る。

第２図においてツェナーダイオードでツェナー電圧ｖ２
を一定にする（このとき０■はツェナー電圧ｖ２のアノ
ード側）、電流１．が検出抵抗Ｒ０に流れているときの
ブリッジ回路の中点電圧Ｖ、　、　Ｖ、は以下の式で与
えられる。

Ｒ１ Ｖｌ−（Ｖｚ−ＶＤ）・Ｒ＋”Ｒｅ　＋ＶＤ−−”・”
（ｔ）Ｖ、＝（ＶＺ−Ｒ，・１．）−Ｒｓ＋Ｒ４−Ｒ，
・１．　　　　寺−−・−・　…（２）上記（２）式は
電流１．の依存性があり、電流１．が犬のとき中点電圧
Ｖ、は低い電圧となる。電流Ｉ、が小きいときの中点電
圧Ｖ、　、　Ｖ、はＶ、＜Ｖ、となり、を流１゜が大と
なりＩＩ（Ｍ□、に到達したとき中点電圧ｖｌ。

■、はＶ、＝Ｖ、と等しくなり、このときコンパレータ
の出力は反転し電流１．が遮断される。

検出抵抗Ｒ０の温度変化（ここでは鋼箔の温度変化）は
第３図の如く、温度２５℃のとき抵抗値はｒｌｌであり
、これを式で表わすと下記の如く与えられる。

Ｒ＊＝ｒｓｅ（ｔ＋ａ（Ｔ−ｚ５））　　　・−・・旧
−・・−・＜３）ここでｒｏ、は２５℃のＣｕパターン
抵抗値、αはＣｕのＴＣＲである。上記（３）を（２）
式に代入すると右の温度変化が下記の如く与えられる。

−ｒｌｌ（１＋α（Ｔ−２５＞）・ＩＩ（ＭＡｘ：＋　
　””・（４）ダイオードの温度変化は第４図の如く、
温度２５℃のとき電圧■。はＶＤＩであり、これを式で
表わすと下記の如く与えられる。

ｖＩ、＝■。、−β（Ｔ−２５）　　　　　・・・・・
・・・・・・・・・・（５）ここでβはＰ−Ｎ接合■、
の温度変化量であり１つあたり約−２ｍＶ／”Ｃである
。上記（５）式を（１）に代入すると■１の温度変化が
下記の如く与えられる。

温度２５°ＣではＩ　＊−１＊＜ＭＡｘ＞における中点
電圧Ｖ、　、　Ｖ、はＶ、　＝　Ｖ、と等しいので、中
点電圧Ｖ＋　、　Ｖ＊の温度変化量が等しければ温度が
変化しても１．−Ｉ。

（ＭＡＸ）における中点電圧Ｖ、−Ｖ、は成立する。

先ず（４）式を温度Ｔで微分すると ・・・・・・・・・（７） 次に（６）式を温度で微分すると また、温度２５℃における中点電圧Ｖ、　＝　Ｖ、を表
わすと下記の如く与えられる。

・・・・・・・・・・・・・・・（１０）比で並べかえ
ると下記の如く２元連立方程式が与えられる。

上記（１１）（１２）式の方程式を解くと下記の如く与
えられる。

となる、　（１３）（１４）式は初期定数であるからＲ
Ａ、　Ｒ。

も定数でただひとつ決まることになる。従って（１３）
（１４）式の如く、ＲＡ、　Ｒ，を定めれば中点電圧Ｖ
、＝■、は温度変化に関係なく常に等しくなり、第５図
の如く、温度変化に関係すること無く一定した電流を検
出することができる。

次に温度保護について説明する。

上述した検出抵抗Ｒ０の温度補正用として用いた抵抗Ｒ
＋、Ｒ−及びダイオードＤの直列接続した回路で抵抗Ｒ
，、Ｒ，の接続点■１の温度変化にょるｖ１変化をＶ、
と比較し温度保護が行われる。

Ｖ、　、　Ｖ、は以下の式で与えられる。

上述した如く、ＶＤは温度２５℃のときＶｌ１６であり
、これを式で表わすと以下の様になる。

ＶＤ”ＶＤＩ−β（Ｔ−２５）　　　・・・・ｌ１・団
・・旧・・・・・（５）（５）式を（１）式に代入する
と となる。

温度が低いときＶ、　＜　Ｖ、であるが、温度が高＜（
Ｔｍａｘ　）なった場合、Ｖ、＝Ｖ、となり、第２のコ
ンパレータ（６）の出力信号が反転され、信号が遮断さ
れる。

次に本発明のインバータパワー保護回路を集積化した混
成集積回路について説明する。

混成集積回路は第６図に示す如く、混成集積回路基板（
７）と、基板（７）上に固着されたパワー半導体素子（
８）と、パワー半導体素子の近傍に形成された導電路（
９）の一部分を用いて形成された検出抵抗Ｒ０と、検出
抵抗Ｒ０を用いて形成された保護回路（２）とから構成
される。

混成集積回路基板（１）はプリント基板あるいは金属基
板が用いられ、ここでは放熱性の優れた金属基板を用い
ることにする。

金属基板にはアルミニウム基板が用いられ、その表面は
陽極酸化により酸化アルミニウム膜が形成される。酸化
アルミニウム膜が形成された金属基板（１）の−主面に
はエポキシ樹脂あるいはポリイミド樹脂等樹脂で絶縁薄
層が形成される。ここでは酸化アルミニウム膜を形成し
たが金属基板上に直接ポリイミド等の絶縁薄層を形成す
ることも可能である。

導電路（９）は金属基板上の絶縁薄層を介して厚さ３５
μの鋼箔が貼着され、ブリッジ回路を組む様な所定のパ
ターンにエツチング形成された後、ボンディングを行う
部分にＮｉメツキが施される。

導電路（９）上にはパワー半導体素子（８）や他の回路
素子例えばチップ抵抗、チップコンデンサー、モノリシ
ックＩＣ等が固着形成され、保護回路を構成する導電路
（９）上には抵抗Ｒ，、Ｒ，、Ｒ，、Ｒ，、Ｒ，。

Ｒ６、ダイオードＤ及び第１及び第２のコンパレータ（
５）（６）が固着されている。夫々の抵抗は抵抗ペース
トを用いてスクリーン印刷で形成され、ダイオードＤは
チップ部品が用いられ、近傍の導電路（９）上に超音波
ボンディング等でボンディング接続される。

今、コンパレータからｒ　Ｈ、レベルの信号が出力され
たとき、パワー半導体素子（８）に検出抵抗Ｒ０を介し
て流れる大電流を遮断制御する制御回路が構成される。

第７図は制御回路を示す等価回路図であり、抵抗Ｒ０は
ブリッジ回路に設けられた電流検出用の検出抵抗Ｒ０で
ある。今、コンパレータ（６）からｒ　Ｈ、レベルの信
号が出力されたとすると、トランジスタＴｒ、（１６）
がオンし、フォトカブラＤｅｌ（１７）がオンし、トラ
ンジスタＴｒ、（１ｇ）が才ブする。トランジスタＴｒ
ｍ（１８）がオフすることにより、大電流が遮断されパ
ワー半導体素子（８）が保護される。

第６図に示す如く、検出抵抗Ｒ０に導電路（９）の一部
分を利用し、ここではパワー半導体素子（８）の近傍の
点ａ−ｂ間を検出抵抗Ｒ０に用いる。検出抵抗Ｒ０の近
傍には電流検出用のブリッジ回路が形成され、更に検出
抵抗Ｒ０の端部には検出抵抗Ｒ０を調整するだめのカギ
状の突出部（１０）が形成される。この突出部（１０）
は点ａ−ｂ間の検出抵抗Ｒ０の抵抗の調整を行うもので
あり、以下その調整法について説明する。

突出部（１０〉と検出抵抗Ｒ６とをＮｉメツキ等の接続
体（１１）で接続する。ここで接続体（１１）はＮｉメ
ツキが用いられるが、突出部（１０）と検出抵抗Ｒゆと
を接続するものであれば任意である。接続体（１１）で
接続された部分の検出抵抗Ｒ０の内部抵抗は幅が広い為
に略無視できる超低抵抗となり、検出抵抗Ｒ０全体の抵
抗は接続体（１２）で接続された距離、即ち、突出部（
１０）ｚ、の任意点！、から点ａまでの内部抵抗と任意
点！８から点すまで超抵抗値の内部抵抗の和である。

従って検出抵抗Ｒ０の突出部（１０）ｆｆｉ、における
任意点Ｐ、を変化させることで検出抵抗Ｒ０の抵抗を調
整することができる。即ち、接続体（１２）のトリミン
グスリット（１３）距離で任意点！、が定まり、点ａか
ら任意点ρ、までの距離の内部抵抗が検出抵抗Ｒ，の抵
抗値となり微調整が容易に行える。

（ト）発明の効果 上述の如く、本発明に依れば、同一基板上にインバータ
パワーＩＣと低抵抗の金属で形成された検出抵抗を有す
る保護手段とを形成することにより、保護手段で低抵抗
の検出抵抗の温度による抵抗値のバラツキを補正するこ
とができるので、検出抵抗が大電流によっても発熱した
としても安定した大電流を検出することができる。

また検出抵抗は銅箔により形成されているので低抵抗の
抵抗を形成したとしても抵抗面積を大きくする必要がな
い利点を有する。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
実施例を示す回路図、第３図は抵抗の温度特性図、第４
図は電圧の温度特性図、第５図は本発明によって補正さ
れた検出電流の温度特性図、第６図は本発明を厚膜ＩＣ
に用いた平面図、第７図は厚膜ＩＣに用いられる制御回
路を示す回路図、第８図は従来を例示する回路図である
。 〈１）・・・インバータパワーＩＣ１（２）・・・保護
手段、　（３）・・・ドライブ段、　（４）・・・パワ
ー段、（５）　、　（６）・・・第１及び第２のコンパ
レータ。

Claims (5)

【特許請求の範囲】
1. （１）同一基板上にドライブ段とパワー段とから構成さ
   れたインバータパワーＩＣと、前記インバータパワーＩ
   Ｃのパワー段のパワー半導体素子を保護するために低抵
   抗の金属で形成された検出抵抗を有する保護手段とが形
   成されたことを特徴とするインバータパワーＩＣの保護
   回路。
2. （２）前記保護手段はブリッジ回路で形成されたことを
   特徴とする請求項１記載のインバータパワーＩＣの保護
   回路。
3. （３）前記保護手段は第１及び第２の抵抗と被測定電流
   が流れる前記低抵抗の金属を抵抗体とする検出抵抗と前
   記検出抵抗に接続された第４及び第３の抵抗と前記第２
   の抵抗に接続され前記低抵抗の金属からなる検出抵抗の
   温度依存性を補正するダイオードとを備えたブリッジ回
   路と、過電流保護を行うために前記第１及び第２の抵抗
   の接続点の電圧と前記第３及び第４の抵抗の接続点との
   電圧を入力し比較する第１のコンパレータと、温度保護
   を行うために前記第１及び第２の抵抗の接続点の電圧と
   前記ブリッジ回路の電圧を一定に保つツェナーダイオー
   ドの分圧電圧とを入力して比較する第２のコンパレータ
   とを備えたことを特徴とする請求項１記載のインバータ
   パワーＩＣの保護回路。
4. （４）前記ツェナーダイオードの電源は前記検出抵抗に
   流れる電流の電源を用いて行うことを特徴とする請求項
   ３記載のインバータパワーＩＣの保護回路。
5. （５）絶縁性金属基板と前記金属基板上に設けられた絶
   縁薄層と、前記絶縁薄層上に銅箔により形成された所望
   形状の導電路と、前記導電路上に固着され負荷への電流
   の供給を制御するためのパワー半導体素子と、前記導電
   路のうち前記パワー半導体素子の近傍に延在された前記
   導電路の一部を用いて前記電流により前記パワー半導体
   素子の破壊を防止するために形成された保護回路とを備
   えたことを特徴とする混成集積回路。