JPS63127559A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS63127559A JPS63127559A JP61273213A JP27321386A JPS63127559A JP S63127559 A JPS63127559 A JP S63127559A JP 61273213 A JP61273213 A JP 61273213A JP 27321386 A JP27321386 A JP 27321386A JP S63127559 A JPS63127559 A JP S63127559A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- current
- detection resistor
- semiconductor element
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 239000011889 copper foil Substances 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000007747 plating Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007743 anodising Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路に関し、特に低抵抗値の検出抵抗
を用いて電流検出を行う混成集積回路の改良に関する。
を用いて電流検出を行う混成集積回路の改良に関する。
（ロ）従来の技術
従来、電流検出を行う手段の１としてブリッジ回路があ
る。この電流検出用のブリッジ回路は周知の如く、ブリ
ッジの平衡条件を利用して電流検出を行うものであり、
その回路について簡単に説明すると（第１０図参照）、
電流検出用の抵抗Ｒ０（２１）にある電流１．が流れて
いるとする。この電流１．の最大値が抵抗Ｒ，（２１）
に流れたときにブリッジが平衡となる様に各抵抗ＲＩ（
２２） 、 Ｒ１（２３） 、 Ｒ、（２５） 、 Ｒ
、（２４）を設定する。このブリッジ回路の抵抗Ｒ６（
２１）に電流Ｉ０の最大値以下の電流が流れたとすると
コンパレータ（２６）からｒ Ｌ 、レベルの信号が出
力きれ、抵抗Ｒ，（２１）に電流■。の最大値以上の電
流が流れたとするとフンパレータ（２６）への入力の電
圧が逆転し「Ｈｊレベルの信号が出力され電流１．を遮
断し回路を保護する。
る。この電流検出用のブリッジ回路は周知の如く、ブリ
ッジの平衡条件を利用して電流検出を行うものであり、
その回路について簡単に説明すると（第１０図参照）、
電流検出用の抵抗Ｒ０（２１）にある電流１．が流れて
いるとする。この電流１．の最大値が抵抗Ｒ，（２１）
に流れたときにブリッジが平衡となる様に各抵抗ＲＩ（
２２） 、 Ｒ１（２３） 、 Ｒ、（２５） 、 Ｒ
、（２４）を設定する。このブリッジ回路の抵抗Ｒ６（
２１）に電流Ｉ０の最大値以下の電流が流れたとすると
コンパレータ（２６）からｒ Ｌ 、レベルの信号が出
力きれ、抵抗Ｒ，（２１）に電流■。の最大値以上の電
流が流れたとするとフンパレータ（２６）への入力の電
圧が逆転し「Ｈｊレベルの信号が出力され電流１．を遮
断し回路を保護する。
この様なブリッジ回路は特開昭５３−９７４７０号公報
に記載されている。
に記載されている。
上述のブリッジ回路を厚膜ＩＣに用いた場合、電流１．
を検出する抵抗Ｒ０の抵抗体にＮｉメッキが主として用
いられた。しかしながら、Ｎｉメツキは溶断電流が小さ
いので小さい電流の検出は行えるが大電流の検出を行う
際には溶断電流を犬とするために抵抗体面積を大きくす
るかあるいは厚みを厚くしなければならないので、基板
実装面積の縮小、メッキ処理時間が長くなるという問題
があり、例えば４０Ａという大電流を検出するのは略不
可能とされていた。
を検出する抵抗Ｒ０の抵抗体にＮｉメッキが主として用
いられた。しかしながら、Ｎｉメツキは溶断電流が小さ
いので小さい電流の検出は行えるが大電流の検出を行う
際には溶断電流を犬とするために抵抗体面積を大きくす
るかあるいは厚みを厚くしなければならないので、基板
実装面積の縮小、メッキ処理時間が長くなるという問題
があり、例えば４０Ａという大電流を検出するのは略不
可能とされていた。
斯上の問題を解消するために電流検出抵抗Ｒ０の抵抗体
溶断電流の大きい銅箔あるいはＡｇペーストを用いるこ
とにより解消することができる。
溶断電流の大きい銅箔あるいはＡｇペーストを用いるこ
とにより解消することができる。
（ハ）発明が解決しようとする問題点
溶断電流の大きいＡｇペーストあるいは銅箔を用いるこ
とで大電流を検出することは可能である。
とで大電流を検出することは可能である。
確かに銅箔の比抵抗が０．５ｍΩ、Ａｇペーストの比抵
抗３７ｍΩと小さいので大電流を流すことができる。し
かしながら、Ａｇペーストはペースト材にＡｇの粉末を
混入しスクリーン印刷等により形成するために抵抗面積
が大きくなる問題があり、更に銅箔をプリント基板上に
形成し大電流を流すと熱によりプリント基板が変形する
問題点があった。
抗３７ｍΩと小さいので大電流を流すことができる。し
かしながら、Ａｇペーストはペースト材にＡｇの粉末を
混入しスクリーン印刷等により形成するために抵抗面積
が大きくなる問題があり、更に銅箔をプリント基板上に
形成し大電流を流すと熱によりプリント基板が変形する
問題点があった。
また銅箔はエツチング時のサイドエツチング及び銅箔の
圧延工程での厚みのバラツキにより一定した抵抗が得ら
れないので検出抵抗として用いることができない問題点
があった。更に銅箔及びＡｇペーストのＴＣＲ（抵抗温
度係数）が３８００±２００ ｐｐｍ及び２１５０±１
５０ｐｐｍと非常に高いので温度の変化に対して抵抗の
バラツキが大きいので電流を正確に検出することが行え
ない問題点があった。
圧延工程での厚みのバラツキにより一定した抵抗が得ら
れないので検出抵抗として用いることができない問題点
があった。更に銅箔及びＡｇペーストのＴＣＲ（抵抗温
度係数）が３８００±２００ ｐｐｍ及び２１５０±１
５０ｐｐｍと非常に高いので温度の変化に対して抵抗の
バラツキが大きいので電流を正確に検出することが行え
ない問題点があった。
（ニ）問題点を解決するための手段
本発明は上述した問題点に鑑みて成されたものであり、
第１図に示す如く、金属基板（１）上に形成された絶縁
薄層上に導電路（２）を形成し、その導電路（２）上に
固着されたパワー半導体素子（３）の近傍の導電路（２
）の一部を電流検出用の検出抵抗（４）として用いて電
流を検出する混成集積回路を提供するものである。
第１図に示す如く、金属基板（１）上に形成された絶縁
薄層上に導電路（２）を形成し、その導電路（２）上に
固着されたパワー半導体素子（３）の近傍の導電路（２
）の一部を電流検出用の検出抵抗（４）として用いて電
流を検出する混成集積回路を提供するものである。
（＊）作用
本発明に依れば、金属基板（１）上の絶縁薄層上に形成
された導電路（２）の一部を電流検出用の検出抵抗（４
）として用いるので、低抵抗の検出抵抗（４）に大電流
を流すことができ、検出抵抗（４）が大電流により発熱
したとしても十分な放熱が行えると共に基板（１）の変
形を防止することができる。
された導電路（２）の一部を電流検出用の検出抵抗（４
）として用いるので、低抵抗の検出抵抗（４）に大電流
を流すことができ、検出抵抗（４）が大電流により発熱
したとしても十分な放熱が行えると共に基板（１）の変
形を防止することができる。
（へ）実施例
以下に第１図乃至第３図に基づいて本発明の一実施例を
詳細に説明する。
詳細に説明する。
第１図及び第２図に示す如く、本発明の混成集積回路は
金属基板（１）と、金属基板（１）上に形成された絶縁
薄層（５）と、絶縁薄層（５）上に形成された導電路（
２）と、導電路（２）上に固着されたパワー半導体素子
（３）と、パワー半導体素子（３）の近傍に形成された
導電路（２）の一部分を用いた検出抵抗Ｒ０（４）とか
ら構成される。
金属基板（１）と、金属基板（１）上に形成された絶縁
薄層（５）と、絶縁薄層（５）上に形成された導電路（
２）と、導電路（２）上に固着されたパワー半導体素子
（３）と、パワー半導体素子（３）の近傍に形成された
導電路（２）の一部分を用いた検出抵抗Ｒ０（４）とか
ら構成される。
金属基板（１）はアルミニウム基板が用いられ、その表
面は陽極酸化により酸化アルミニウム膜が形成される。
面は陽極酸化により酸化アルミニウム膜が形成される。
酸化アルミニウム膜が形成された金属基板（１）の−主
面にはエポキシ樹脂あるいはポリイミド樹脂等の樹脂で
絶縁薄層（５）が形成される。ここでは酸化アルミニウ
ム膜を形成したが金属基板（１）上に直接ポリイミド樹
脂等の絶縁薄層（５）を形成することも可能である。
面にはエポキシ樹脂あるいはポリイミド樹脂等の樹脂で
絶縁薄層（５）が形成される。ここでは酸化アルミニウ
ム膜を形成したが金属基板（１）上に直接ポリイミド樹
脂等の絶縁薄層（５）を形成することも可能である。
導電路（２）は金属基板（１）上の絶縁薄層（５）を介
して厚さ３５μの銅箔が貼着され、ブリッジ回路を組む
様な所定のパターンにエツチング形成された後、ボンデ
ィングを行う部分にＮｉメッキが施される。
して厚さ３５μの銅箔が貼着され、ブリッジ回路を組む
様な所定のパターンにエツチング形成された後、ボンデ
ィングを行う部分にＮｉメッキが施される。
導電路（２）上にはパワー半導体素子（３）や他の回路
素子例えばチップ抵抗、チップコンデンサー、モノリシ
ックＩＣ等が固着形成され、ブリッジ回路を構成する導
電路（２）上には抵抗Ｒ１（６）′、Ｒ。
素子例えばチップ抵抗、チップコンデンサー、モノリシ
ックＩＣ等が固着形成され、ブリッジ回路を構成する導
電路（２）上には抵抗Ｒ１（６）′、Ｒ。
（７） 、 Ｒ５（ｓ） 、 Ｒ４（９） 、ダイオー
ド（１０）及び集積ＩＣ（コンパレータ） （１１）が
固着形成される。抵抗Ｒ１Ｒｔ、Ｒｓ、Ｒ４は抵抗ペー
ストのスクリーン印刷で形成され、ダイオード（１０）
はチップ部品が用いられ、ブリッジ回路を構成する如く
、近傍の導電路（２〉上に超音波ボンディング等でボン
ディング接続される。
ド（１０）及び集積ＩＣ（コンパレータ） （１１）が
固着形成される。抵抗Ｒ１Ｒｔ、Ｒｓ、Ｒ４は抵抗ペー
ストのスクリーン印刷で形成され、ダイオード（１０）
はチップ部品が用いられ、ブリッジ回路を構成する如く
、近傍の導電路（２〉上に超音波ボンディング等でボン
ディング接続される。
ここでブリッジ回路の構成を具体的に説明すると、第３
図の如く、検出抵抗Ｒ１１（４）と、検出抵抗Ｒ１１（
４）と直列に接続された第３の抵抗ＲＳ（Ｓ）と、第１
の抵抗Ｒ，（６）と、第２の抵抗Ｒｔ（７）と、第２の
抵抗Ｒｔ（７）と直列に接続されたダイオードＤ（１０
）と、第４の抵抗Ｒ４（９）と、第１及び第２の抵抗Ｒ
、（６）、 Ｒｔ（７）の接続点と第３及び第４の抵抗
Ｒ１（ｓ） 、 Ｒ４（９）の接続点とに接続されたコ
ンパレータ（１１）とから構成され、コンパレータから
ｒ Ｌ 。
図の如く、検出抵抗Ｒ１１（４）と、検出抵抗Ｒ１１（
４）と直列に接続された第３の抵抗ＲＳ（Ｓ）と、第１
の抵抗Ｒ，（６）と、第２の抵抗Ｒｔ（７）と、第２の
抵抗Ｒｔ（７）と直列に接続されたダイオードＤ（１０
）と、第４の抵抗Ｒ４（９）と、第１及び第２の抵抗Ｒ
、（６）、 Ｒｔ（７）の接続点と第３及び第４の抵抗
Ｒ１（ｓ） 、 Ｒ４（９）の接続点とに接続されたコ
ンパレータ（１１）とから構成され、コンパレータから
ｒ Ｌ 。
レベルの信号が出力されたとき、パワー半導体素子（３
）に検出抵抗Ｒ＠（４）を介して流れる大電流を遮断制
御する制御回路が構成される。
）に検出抵抗Ｒ＠（４）を介して流れる大電流を遮断制
御する制御回路が構成される。
第４図は制御回路を示す等価回路図であり、抵抗Ｒ６は
ブリッジ回路に設けられた電流検出用の検出抵抗Ｒ６（
４）である。今、フンパレータ（１１）からｒ Ｌ 、
レベルの信号が出力されたとすると、トランジスタ’ｒ
ｒｔ（ｔａ）及びＴｒｙ（１７）がオンし、トランジス
タＴｒ、（１８）のベースに入力される信号がトランジ
スタ’ｒｒｔ（ｔ７）のコレクタにバイパスされ、トラ
ンジスタＴ ｒ ＊ （１８）はオフする。トランジス
タＴ ｒ ｓ （１Ｂ ）がオフすることにより、トラ
ンジスタＴｒ、（１９）がオフし大電流が遮断されパワ
ー半導体素子（３）が保護される。
ブリッジ回路に設けられた電流検出用の検出抵抗Ｒ６（
４）である。今、フンパレータ（１１）からｒ Ｌ 、
レベルの信号が出力されたとすると、トランジスタ’ｒ
ｒｔ（ｔａ）及びＴｒｙ（１７）がオンし、トランジス
タＴｒ、（１８）のベースに入力される信号がトランジ
スタ’ｒｒｔ（ｔ７）のコレクタにバイパスされ、トラ
ンジスタＴ ｒ ＊ （１８）はオフする。トランジス
タＴ ｒ ｓ （１Ｂ ）がオフすることにより、トラ
ンジスタＴｒ、（１９）がオフし大電流が遮断されパワ
ー半導体素子（３）が保護される。
本発明の１つの特徴は検出抵抗Ｒｏ（４）に低抵抗の導
電路（２）の一部分を利用するところにあり、ここでは
パワー半導体素子（３）の近傍の点ａ−ｂ間を検出抵抗
Ｒｅ（４）に用いる。検出、抵抗Ｒ，（４）の近傍には
ブリッジ回路が形成され、更に検出抵抗Ｒゆ（４）の端
部には検出抵抗Ｒ６（４）を調整するためのカギ状の突
出部り１２）が形成される。この突出部（１２）は点ａ
−ｂ間の検出抵抗Ｒ，（４）の抵抗の調整を行うもので
あり、以下その調整法について説明する。
電路（２）の一部分を利用するところにあり、ここでは
パワー半導体素子（３）の近傍の点ａ−ｂ間を検出抵抗
Ｒｅ（４）に用いる。検出、抵抗Ｒ，（４）の近傍には
ブリッジ回路が形成され、更に検出抵抗Ｒゆ（４）の端
部には検出抵抗Ｒ６（４）を調整するためのカギ状の突
出部り１２）が形成される。この突出部（１２）は点ａ
−ｂ間の検出抵抗Ｒ，（４）の抵抗の調整を行うもので
あり、以下その調整法について説明する。
突出部（１２）と検出抵抗Ｒｅ（４）とをＮｉメッキ等
の接続体（１３）で接続する。ここで接続体（１３）は
Ｎｉメッキが用いられるが、突出部（１２）と検出抵抗
Ｒ＠（４）とを接続するものであれば任意である。接続
体（１２）で接続された部分の検出抵抗Ｒ，（４＞の内
部抵抗は幅が広い為に略無視できる超低抵抗となり、検
出抵抗Ｒ＠（４）全体の抵抗は接続体（１３）で接続さ
れた距離、即ち、突出部（１２）４！＋の任意点Ｐいか
ら点ａまでの内部抵抗と任意点ｆ！１から点すまでの超
低抵抗値の内部抵抗の和である。
の接続体（１３）で接続する。ここで接続体（１３）は
Ｎｉメッキが用いられるが、突出部（１２）と検出抵抗
Ｒ＠（４）とを接続するものであれば任意である。接続
体（１２）で接続された部分の検出抵抗Ｒ，（４＞の内
部抵抗は幅が広い為に略無視できる超低抵抗となり、検
出抵抗Ｒ＠（４）全体の抵抗は接続体（１３）で接続さ
れた距離、即ち、突出部（１２）４！＋の任意点Ｐいか
ら点ａまでの内部抵抗と任意点ｆ！１から点すまでの超
低抵抗値の内部抵抗の和である。
従って検出抵抗Ｒ＃（４）の突出部ｏｚ）Ｌにおける任
意点！工を変化させることで検出抵抗Ｒ＃（４）の抵抗
を調整することができる。即ち、接続体（１２）のトリ
ミングスリット（１４）距離で任意点２！が定まり、点
ａから任意点！８までの距離の内部抵抗が検出抵抗Ｒｅ
（４）の抵抗値となり微調整が容易に行える。
意点！工を変化させることで検出抵抗Ｒ＃（４）の抵抗
を調整することができる。即ち、接続体（１２）のトリ
ミングスリット（１４）距離で任意点２！が定まり、点
ａから任意点！８までの距離の内部抵抗が検出抵抗Ｒｅ
（４）の抵抗値となり微調整が容易に行える。
他の検出抵抗（４）の調整として第９図に示す如く、絶
縁体（１３）にワイヤ（１５）を用いて突出部（１２）
の所定の位置と検出抵抗Ｒ＠（４）とをボンディング接
続し任意点１８を変化させて検出抵抗Ｒ６（４）の抵抗
を調整することができる。
縁体（１３）にワイヤ（１５）を用いて突出部（１２）
の所定の位置と検出抵抗Ｒ＠（４）とをボンディング接
続し任意点１８を変化させて検出抵抗Ｒ６（４）の抵抗
を調整することができる。
第５図は金属基板（アルミニウム）とプリント基板上に
導体を形成した際の導体幅と溶断電流との関係を表わす
特性図であり、今、厚さ３５μ、導体幅ｌｌＴ１１のと
きの溶断電流について見てみると金属基板の溶断電流が
約４７Ａに対しプリント基板の溶断電流は約１２Ａであ
る。プリント基板は放熱性が悪＜３ＯＡ以上の大電流を
流す導体を形成す条には厚みと幅を大きく形成しなけれ
ばならずたとえ形成したとしたも大電流を流すことによ
り、その熱によって基板が変形する。それに対して本発
明は放熱良好な金属基板（１）上に導電路（２）を形成
し、その導電路り２）の一部分を検出抵抗Ｒ０（４）に
用いるため約４ＯＡの大電流を流し発熱したとしても即
座に熱が放出される。
導体を形成した際の導体幅と溶断電流との関係を表わす
特性図であり、今、厚さ３５μ、導体幅ｌｌＴ１１のと
きの溶断電流について見てみると金属基板の溶断電流が
約４７Ａに対しプリント基板の溶断電流は約１２Ａであ
る。プリント基板は放熱性が悪＜３ＯＡ以上の大電流を
流す導体を形成す条には厚みと幅を大きく形成しなけれ
ばならずたとえ形成したとしたも大電流を流すことによ
り、その熱によって基板が変形する。それに対して本発
明は放熱良好な金属基板（１）上に導電路（２）を形成
し、その導電路り２）の一部分を検出抵抗Ｒ０（４）に
用いるため約４ＯＡの大電流を流し発熱したとしても即
座に熱が放出される。
また本発明は第１図に示す如く、金属基板（１）上にパ
ワー半導体素子（３）、検出抵抗ＲＯ（４）及びダイオ
ード＜１０）が形成されるので検出抵抗Ｒ，（４）とダ
イオード（１０）との基板温度が同じになり、検出抵抗
Ｒ，（４）の温度変化に対する抵抗のバラツキを補正す
ることができる。
ワー半導体素子（３）、検出抵抗ＲＯ（４）及びダイオ
ード＜１０）が形成されるので検出抵抗Ｒ，（４）とダ
イオード（１０）との基板温度が同じになり、検出抵抗
Ｒ，（４）の温度変化に対する抵抗のバラツキを補正す
ることができる。
即ち、本発明のもう１つの特徴はブリッジ回路における
ダイオード（１０）で検出抵抗Ｒ６（４）の温度変化に
対する抵抗のバラツキを補正することにある。ブリッジ
回路は上記で述べた如く形成される。
ダイオード（１０）で検出抵抗Ｒ６（４）の温度変化に
対する抵抗のバラツキを補正することにある。ブリッジ
回路は上記で述べた如く形成される。
以下にダイオードによる温度補正法の動作原理を説明す
る。
る。
第２図においてツェナーダイオードでツェナー電圧ｖ２
を一定にする（このときＯｖはツェナー電圧ｖ２のアノ
ード側）。電流１．が検出抵抗Ｒ０に流れているときの
ブリッジ回路の中点電圧ＶｌｌＶ、は以下の式で与えら
れる。
を一定にする（このときＯｖはツェナー電圧ｖ２のアノ
ード側）。電流１．が検出抵抗Ｒ０に流れているときの
ブリッジ回路の中点電圧ＶｌｌＶ、は以下の式で与えら
れる。
上記（２）式はＩＥ流Ｉ０の依存性があり、？！！流１
．が大のとき中点電圧Ｖ、は低い電圧となる。電流Ｉ０
が小さいときの中点電圧Ｖ、、Ｖ、はＶ Ｉ＜ Ｖ ＊
となり、電流■。が犬となりＩ ｏ＜＆ＩＡｘ＞に到達
したとき中点電圧Ｖ、、Ｖ、はＶ、＝Ｖ、と等しくなり
、このときコンパレータの出力は反転し電流工。が遮断
される。
．が大のとき中点電圧Ｖ、は低い電圧となる。電流Ｉ０
が小さいときの中点電圧Ｖ、、Ｖ、はＶ Ｉ＜ Ｖ ＊
となり、電流■。が犬となりＩ ｏ＜＆ＩＡｘ＞に到達
したとき中点電圧Ｖ、、Ｖ、はＶ、＝Ｖ、と等しくなり
、このときコンパレータの出力は反転し電流工。が遮断
される。
検出抵抗Ｒ６の温度変化は第６図の如く、温度２５℃の
とき抵抗値はｒ、。であり、これを式で表わすと下記の
如く与えられる。
とき抵抗値はｒ、。であり、これを式で表わすと下記の
如く与えられる。
Ｒｏ−ｒｏｅ（１＋α（Ｔ−２５）） ・−・
−・−・（３）ここでｒｏ。は２５℃のＣｕパターン抵
抗値、αはＣｕのＴＣＲである。上記（３）式を（２）
式に代入するとＶよの温度変化が下記の如く与えられる
。
−・−・（３）ここでｒｏ。は２５℃のＣｕパターン抵
抗値、αはＣｕのＴＣＲである。上記（３）式を（２）
式に代入するとＶよの温度変化が下記の如く与えられる
。
・・・・・・（４）
ダイオードの温度変化は第７図の如く、温度２５°Ｃの
とき電圧■、はＶＤＯであり、これを式で表わすと下記
の如く与えられる。
とき電圧■、はＶＤＯであり、これを式で表わすと下記
の如く与えられる。
Ｖｂ＝Ｖｏｏ ｄ（Ｔ−２５） ・・・
−＝（５）ここでβはＰ−Ｎ接合Ｖ、の温度変化量であ
り１つあたり約−２ｍ’！／／”Ｃである。上記（５）
式を（１）に代入するとＶ、の温度変化が下記の如く与
えられる。
−＝（５）ここでβはＰ−Ｎ接合Ｖ、の温度変化量であ
り１つあたり約−２ｍ’！／／”Ｃである。上記（５）
式を（１）に代入するとＶ、の温度変化が下記の如く与
えられる。
温度２５°Ｃではｌ６＝Ｉ＠（ＭＡＸ）における中点’
７１： ＥＥ Ｖ １゜■、はｖ１寓Ｖ、と等しいので
、中点電圧Ｖ ｌ、 Ｖ ＊の温度変化量が等しければ
温度が変化しても１゜＝Ｉｓ＜ＭＡｘ＞における中点電
圧Ｖ Ｉ＝ Ｖ ＊は成立する。
７１： ＥＥ Ｖ １゜■、はｖ１寓Ｖ、と等しいので
、中点電圧Ｖ ｌ、 Ｖ ＊の温度変化量が等しければ
温度が変化しても１゜＝Ｉｓ＜ＭＡｘ＞における中点電
圧Ｖ Ｉ＝ Ｖ ＊は成立する。
先ず（４）式を温度Ｔで微分すると
次に（６）式を温度で微分すると
温度２５℃における中点′ＷＬ圧Ｖ 、−Ｖ ！を表わ
すと下記の如く与えられる。
すと下記の如く与えられる。
比で並べかえると下記の如く２元連立方程式が与えられ
る。
る。
上記（１１）（１２）式の方程式を解くと下記の如く与
えられる。
えられる。
となる。（１３）（１４）式は初期定数であるからＲＡ
ＩＲ８も定数でただひとつ決まることになる。従って（
１３）（１４）式の如く、ＲＡ、Ｒ１１を定めれば中点
電圧Ｖ ＋ ”” Ｖ ｔは温度変化に関係なく常に等
しくなり、第８図の如く、温度変化に関係すること無く
一定した電流を検出することができる。
ＩＲ８も定数でただひとつ決まることになる。従って（
１３）（１４）式の如く、ＲＡ、Ｒ１１を定めれば中点
電圧Ｖ ＋ ”” Ｖ ｔは温度変化に関係なく常に等
しくなり、第８図の如く、温度変化に関係すること無く
一定した電流を検出することができる。
（ト）発明の効果
以上に詳述した如く本発明に依れば金属基板に形成され
た導電路の一部分を電流検出抵抗として用いることによ
り、大電流の検出を行うことができる。またパワー半導
体素子に流れる大電流を直接検出することができパワー
半導体素子の破壊を助士することができる。
た導電路の一部分を電流検出抵抗として用いることによ
り、大電流の検出を行うことができる。またパワー半導
体素子に流れる大電流を直接検出することができパワー
半導体素子の破壊を助士することができる。
更に本発明は大電流を流したとしても金属基板によって
十分熱が放熱され基板の変形は全く生じ無い。
十分熱が放熱され基板の変形は全く生じ無い。
更に本発明は銅箔より成る検出抵抗の端部に突出部を設
けることで検出抵抗の抵抗の微調整が行え保護回路を容
易に形成することができる。
けることで検出抵抗の抵抗の微調整が行え保護回路を容
易に形成することができる。
更に本発明では金属基板上に温度（ＴＣＲ）補正用のダ
イオードを設けることにより、完全な温度補正が行えＴ
ＣＲの大きい銅箔を検出抵抗として十分利用することが
できる。
イオードを設けることにより、完全な温度補正が行えＴ
ＣＲの大きい銅箔を検出抵抗として十分利用することが
できる。
第１図は本発明の実施例を示す平面図、第２図は第１図
のＩ−ＩＩ断面図、第３図は本発明に用いるブリッジ回
路図、第４図は本発明に用いられる制御回路図、第５図
は導体幅と溶断電流に関する特性図、第６図は抵抗の温
度特性図、第７図は電圧の温度特性図、第８図は本発明
によって補正された検出電流の温度特性図、第９図は本
発明の他の実施例を示す平面図、第１０図は従来のブリ
ッジ回路図である。 （１）・・・金属基板、 （２）・・・導電路、 （３
）・・・パワー半導体素子、 （４）・・・検出抵抗、
（５）・・・絶縁薄層、 （６）（７）（８）（９）
・・・抵抗Ｒ，、Ｒ１、Ｒ１、Ｒ１（１０）・・・ダイ
オード、（１１）・・・コンパレータ、（１２）・・・
突出部、 （１３）・・・接続体、 （１４）・・・ス
リット、（１５）・・・ワイヤ、 （１６）（１７）
（１８）（１９）・・・トランジスタ。 出願人 三洋電機株式会社外１名 代理人 弁理士 西野卓嗣 外１名 第２図 第、３図 第５図 再イブトー寸噛しくｍｍ ノ 第６図 第８図 ｒ。 沫 ０ 第１０図
のＩ−ＩＩ断面図、第３図は本発明に用いるブリッジ回
路図、第４図は本発明に用いられる制御回路図、第５図
は導体幅と溶断電流に関する特性図、第６図は抵抗の温
度特性図、第７図は電圧の温度特性図、第８図は本発明
によって補正された検出電流の温度特性図、第９図は本
発明の他の実施例を示す平面図、第１０図は従来のブリ
ッジ回路図である。 （１）・・・金属基板、 （２）・・・導電路、 （３
）・・・パワー半導体素子、 （４）・・・検出抵抗、
（５）・・・絶縁薄層、 （６）（７）（８）（９）
・・・抵抗Ｒ，、Ｒ１、Ｒ１、Ｒ１（１０）・・・ダイ
オード、（１１）・・・コンパレータ、（１２）・・・
突出部、 （１３）・・・接続体、 （１４）・・・ス
リット、（１５）・・・ワイヤ、 （１６）（１７）
（１８）（１９）・・・トランジスタ。 出願人 三洋電機株式会社外１名 代理人 弁理士 西野卓嗣 外１名 第２図 第、３図 第５図 再イブトー寸噛しくｍｍ ノ 第６図 第８図 ｒ。 沫 ０ 第１０図
Claims (1)
- （１）良熱伝導性の金属基板と、前記金属基板上に設け
られた絶縁薄層と、前記絶縁薄層上に銅箔より形成され
た所望形状の導電路と、前記導電路上に固着され負荷へ
の電源の供給を制御するためのパワー半導体素子と、前
記導電路のうち前記パワー半導体素子の近傍に延在され
た前記導電路の一部を用いて形成した低抵抗値の検出抵
抗とを具備し、前記検出抵抗を用いて前記パワー半導体
素子を流れる電流を検出することを特徴とする混成集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61273213A JPH0752764B2 (ja) | 1986-11-17 | 1986-11-17 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61273213A JPH0752764B2 (ja) | 1986-11-17 | 1986-11-17 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63127559A true JPS63127559A (ja) | 1988-05-31 |
| JPH0752764B2 JPH0752764B2 (ja) | 1995-06-05 |
Family
ID=17524674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61273213A Expired - Lifetime JPH0752764B2 (ja) | 1986-11-17 | 1986-11-17 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752764B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517014U (ja) * | 1974-06-28 | 1976-01-19 | ||
| JPS5875306A (ja) * | 1981-10-29 | 1983-05-07 | Nec Corp | 集積回路 |
-
1986
- 1986-11-17 JP JP61273213A patent/JPH0752764B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517014U (ja) * | 1974-06-28 | 1976-01-19 | ||
| JPS5875306A (ja) * | 1981-10-29 | 1983-05-07 | Nec Corp | 集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0752764B2 (ja) | 1995-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399905A (en) | Resin sealed semiconductor device including multiple current detecting resistors | |
| JP2000353778A (ja) | パワー半導体モジュール | |
| US7501693B2 (en) | LDO regulator with ground connection through package bottom | |
| US5469131A (en) | Hybrid integrated circuit device | |
| JPH09210802A (ja) | 表面実装用温度検出素子 | |
| JP2562652B2 (ja) | インバータパワーｉｃの保護回路及びその保護回路を集積化した混成集積回路 | |
| JP2020013955A (ja) | 半導体装置、および、抵抗素子 | |
| JPS63127559A (ja) | 混成集積回路 | |
| JPH07191059A (ja) | 電流検出器 | |
| JPS63128656A (ja) | 混成集積回路 | |
| JP2680684B2 (ja) | 混成集積回路 | |
| JP6569693B2 (ja) | 電子回路及び過熱検出方法 | |
| JP3114966B2 (ja) | 直流安定化電源装置 | |
| JP2963944B2 (ja) | 電流検出用シャント抵抗器 | |
| JP2006156913A (ja) | プリント配線基板 | |
| JPS63128267A (ja) | 電流検出用ブリツジ回路 | |
| JP2989390B2 (ja) | 混成集積回路装置 | |
| JPS63128657A (ja) | 混成集積回路 | |
| JP2846776B2 (ja) | 混成集積回路装置 | |
| JP2975778B2 (ja) | 混成集積回路装置 | |
| JP2869261B2 (ja) | 混成集積回路装置 | |
| JP2962945B2 (ja) | 混成集積回路装置 | |
| JPH0755502Y2 (ja) | パワートランジスタ保護装置 | |
| JP3203157B2 (ja) | 混成集積回路装置 | |
| JP2914679B2 (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |