JPH01229524A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH01229524A JPH01229524A JP5493788A JP5493788A JPH01229524A JP H01229524 A JPH01229524 A JP H01229524A JP 5493788 A JP5493788 A JP 5493788A JP 5493788 A JP5493788 A JP 5493788A JP H01229524 A JPH01229524 A JP H01229524A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- level
- data
- zero cross
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＤ／Ａ変換器の改良に関し、特にオーディオ信
号のディジタルデータのＤ／Ａ変換に良好なり／Ａ変換
器に関する。
号のディジタルデータのＤ／Ａ変換に良好なり／Ａ変換
器に関する。
従来よりオーディオ信号などのディジタルデータをアナ
ログ変換する場合、Ｄ／Ａ変換器が用いられている。こ
の様なり／Ａ変換器において、Ｄ／Ａ変換時の誤差に最
も悪影響を与えるものはＭＳＢの誤差である。すなわち
ＭＳＢは、出力アナログ信号の極性ビットに相当する為
、ゼロクロス点におけるゼロクロス歪の原因となり特に
出力レベルが小さい場合に大きな影響を与え、問題とな
っていた。
ログ変換する場合、Ｄ／Ａ変換器が用いられている。こ
の様なり／Ａ変換器において、Ｄ／Ａ変換時の誤差に最
も悪影響を与えるものはＭＳＢの誤差である。すなわち
ＭＳＢは、出力アナログ信号の極性ビットに相当する為
、ゼロクロス点におけるゼロクロス歪の原因となり特に
出力レベルが小さい場合に大きな影響を与え、問題とな
っていた。
本発明は、極性反転時に発生するこの様なゼロクロス歪
を少なくする事を目的としてなされたものである。
を少なくする事を目的としてなされたものである。
Ｃ問題点を解決するための手段〕
本発明によるＤ／Ａ変換装置は入力ディジタル信号を正
及び負方向にレベルシフトするが、もしくは上記入力デ
ィジタル信号と、該入力ディジタル信号の極性を反転し
た反転信号とをそれぞれ同方向にレベルシフトして第１
及び第２のディジタル信号を得る手段と、該第１及び第
２のディジタル信号に対応する第１及び第２のアナログ
信号を得る手段とを有し、これらアナログ信号を極性を
そろえて加算することを特徴とするものである。
及び負方向にレベルシフトするが、もしくは上記入力デ
ィジタル信号と、該入力ディジタル信号の極性を反転し
た反転信号とをそれぞれ同方向にレベルシフトして第１
及び第２のディジタル信号を得る手段と、該第１及び第
２のディジタル信号に対応する第１及び第２のアナログ
信号を得る手段とを有し、これらアナログ信号を極性を
そろえて加算することを特徴とするものである。
従って、第１及び第２の信号はゼロクロス歪を生ずる位
置が互いに異なるので、これら信号をアナログ信号に変
換して加算もしくは減算すると、歪のレベルは変化せず
に信号のレベルが２倍となりＳ／Ｎが改善される。
置が互いに異なるので、これら信号をアナログ信号に変
換して加算もしくは減算すると、歪のレベルは変化せず
に信号のレベルが２倍となりＳ／Ｎが改善される。
第１図は本発明の一実施例であり、第３図はその動作説
明図である。
明図である。
入力ディジタルデータ１０のデータレベルを、レベル変
換器ｌにより所定の比率で減少させる。
換器ｌにより所定の比率で減少させる。
レベル変換器１の出力は加、：＄ｉ算回路３．４に加え
られて、データ発生器２からの一定レベルのデータΔが
加算又は減算される。これら加、減算回路３．４の出力
は、制御パルス１２で制′４ヰされるスイッチ５で交互
に選択されて直列データとなり、Ｄ／Ａ変換器６でＤ／
Ａ変換され、サンプルホールド回路７．８で上記制御パ
ルス１２に同期してサンプルホールドされ、加、減算回
路３，４の出力に対応する２つのアナログ出力となり、
加算器９で加算されて出力端子１１に４出される。
られて、データ発生器２からの一定レベルのデータΔが
加算又は減算される。これら加、減算回路３．４の出力
は、制御パルス１２で制′４ヰされるスイッチ５で交互
に選択されて直列データとなり、Ｄ／Ａ変換器６でＤ／
Ａ変換され、サンプルホールド回路７．８で上記制御パ
ルス１２に同期してサンプルホールドされ、加、減算回
路３，４の出力に対応する２つのアナログ出力となり、
加算器９で加算されて出力端子１１に４出される。
以上の構成による動作を第３図の波形図を用いて以下詳
細に説明する。図中の符号ａ ＋ ｂ ｌ＋ ｂＺ。
細に説明する。図中の符号ａ ＋ ｂ ｌ＋ ｂＺ。
Ｃは、第１図における同じ符号が付された部分に現れる
データのアナログ変換波形図を示す。
データのアナログ変換波形図を示す。
レベル変換器１は、上述の如く入力データ１０のレベル
を減少させるが、これは後段で一定データΔを加算した
場合に、Ｄ／Ａ変換器６の最大許容レベルをこえない様
にする為であり、従ってこの減少の程度はわずかで良い
。例えばこのΔとして下位８ビット分の最大データを加
えるものとすると、２５５の値となるが、これは１６ビ
ツトデータの最大値の１／２５６の値であるから、上記
変換比率は例えば９９％とすればよい。この様なデータ
変換は、マルチプレソサを用いて容易に実現が可能であ
る。
を減少させるが、これは後段で一定データΔを加算した
場合に、Ｄ／Ａ変換器６の最大許容レベルをこえない様
にする為であり、従ってこの減少の程度はわずかで良い
。例えばこのΔとして下位８ビット分の最大データを加
えるものとすると、２５５の値となるが、これは１６ビ
ツトデータの最大値の１／２５６の値であるから、上記
変換比率は例えば９９％とすればよい。この様なデータ
変換は、マルチプレソサを用いて容易に実現が可能であ
る。
こうして一定量Δが加、減算されて得られた２つのデー
タｂ、、ｂ２を、制御パルス１２により、スイッチ５で
交互に切換えることによりシリーズデータｄを得ること
が出来る。このデータｄをＤ／Ａ変換器６でアナログデ
ータ列とし、サンプルホールド回路７．８でスイッチ５
と同期してサンプルホールドすることにより加、減算回
路３，４の出力す、、ｂ、に対応した２つのアナログ出
力を得ることが出来る。これら２つのアナログ出力を加
算器９により加算する。
タｂ、、ｂ２を、制御パルス１２により、スイッチ５で
交互に切換えることによりシリーズデータｄを得ること
が出来る。このデータｄをＤ／Ａ変換器６でアナログデ
ータ列とし、サンプルホールド回路７．８でスイッチ５
と同期してサンプルホールドすることにより加、減算回
路３，４の出力す、、ｂ、に対応した２つのアナログ出
力を得ることが出来る。これら２つのアナログ出力を加
算器９により加算する。
ここで、レベル変換器１によるレベル変換後のディジタ
ルデータをアナログ変換したのでは、波形ａの様に、従
来同様に信号の中点即ちゼロクロス付近で歪を発生する
ことになる。同様に上下に一定量Δだけシフトした２つ
のディジタルデータｂ、、ｂ２に対するアナログ変換波
形もゼロクロス付近で歪を発生するが歪の発生位置は第
３図すの様に互いに異なる。従って、これらを直列デー
タに変換しサンプルホールドした出力も歪点はゼロクロ
ス点を外れた２ケ所となり、これらを加算して得た出力
Ｃは各々の歪の値はかわらずにＪ言置レベルが２倍とな
るので歪率は１／２となる。しかもこのデータをシフト
する値Δより小さな入力データであれば、上下にシフト
されてゼロクロス点が発生せず、このＭＳＢによる歪は
発生しない。
ルデータをアナログ変換したのでは、波形ａの様に、従
来同様に信号の中点即ちゼロクロス付近で歪を発生する
ことになる。同様に上下に一定量Δだけシフトした２つ
のディジタルデータｂ、、ｂ２に対するアナログ変換波
形もゼロクロス付近で歪を発生するが歪の発生位置は第
３図すの様に互いに異なる。従って、これらを直列デー
タに変換しサンプルホールドした出力も歪点はゼロクロ
ス点を外れた２ケ所となり、これらを加算して得た出力
Ｃは各々の歪の値はかわらずにＪ言置レベルが２倍とな
るので歪率は１／２となる。しかもこのデータをシフト
する値Δより小さな入力データであれば、上下にシフト
されてゼロクロス点が発生せず、このＭＳＢによる歪は
発生しない。
第２図は本発明の他の実施例である。
図において、入力データ１０は第１図の場合と同様に、
レベル変換器１によりレベル変換され、加算器３の一方
の入力端子に加えられると共に、データ反転器１９を介
して加算器２０の一方の入力端子に加えられる。データ
発生器２の出力Δは加算器３．２０の他方の入力端子に
加えられ、加算器３，２０の出力はそれぞれＤ／Ａ変換
器２１゜２２を介してサンプルホールド回路７，８に加
えられる。サンプルホールド回路７，８の出力は減算器
２３に加えられて減算され出力端子１１に導出される。
レベル変換器１によりレベル変換され、加算器３の一方
の入力端子に加えられると共に、データ反転器１９を介
して加算器２０の一方の入力端子に加えられる。データ
発生器２の出力Δは加算器３．２０の他方の入力端子に
加えられ、加算器３，２０の出力はそれぞれＤ／Ａ変換
器２１゜２２を介してサンプルホールド回路７，８に加
えられる。サンプルホールド回路７，８の出力は減算器
２３に加えられて減算され出力端子１１に導出される。
この様に、第１図の減算器４のかわりに反転器１９と加
算器２０を用いることが出来る。この場合、加算器３．
２０の出力は第３図ｂ′に示す波形ｂ３．ｂ４の様にな
り、これらをＤ／Ａ変換及びサンプルホールドして得た
アナログデータを減算器２３により減算すれば第１図の
場合と同様にＳＮの良好な出力を得ることが出来る。
算器２０を用いることが出来る。この場合、加算器３．
２０の出力は第３図ｂ′に示す波形ｂ３．ｂ４の様にな
り、これらをＤ／Ａ変換及びサンプルホールドして得た
アナログデータを減算器２３により減算すれば第１図の
場合と同様にＳＮの良好な出力を得ることが出来る。
以上の様に本発明によれば入力ディジタル信号をそれぞ
れレベルシフトして、ゼロクロス歪の発生位置が互いに
異なる２つのディジタル信号に変換し、これをＤ／Ａ変
換して同極性で加え合わせるので、ゼロクロス歪の比率
がおよそ２分の１となると共に、小レベル信号に対して
はゼロクロス歪が発生しない等価れた効果を得ることが
出来る。
れレベルシフトして、ゼロクロス歪の発生位置が互いに
異なる２つのディジタル信号に変換し、これをＤ／Ａ変
換して同極性で加え合わせるので、ゼロクロス歪の比率
がおよそ２分の１となると共に、小レベル信号に対して
はゼロクロス歪が発生しない等価れた効果を得ることが
出来る。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の他の実施例を示すブロック図、第３図は、本発
明の動作説明に供する線図である。 ■・・・レベル変換器 ２・・・データ発生器３
．２０・・・加算器 ４・・・減算器６．２１．
２２・・・Ｄ／Ａ変換器 ９・・・加算器 ２３・・・減算器算１回
本発明の他の実施例を示すブロック図、第３図は、本発
明の動作説明に供する線図である。 ■・・・レベル変換器 ２・・・データ発生器３
．２０・・・加算器 ４・・・減算器６．２１．
２２・・・Ｄ／Ａ変換器 ９・・・加算器 ２３・・・減算器算１回
Claims (2)
- （１）入力ディジタル信号を正及び負方向にレベルシフ
トして第１及び第２のディジタル信号を得る手段と、該
第１及び第２のディジタル信号に対応する第１及び第２
のアナログ信号を得る手段とを有し、これらアナログ信
号を極性をそろえて加算することを特徴とするＤ／Ａ変
換装置。 - （２）入力ディジタル信号と、該入力ディジタル信号の
極性を反転した反転信号と、これら入力ディジタル信号
と反転信号とをそれぞれ同方向にレベルシフトして２つ
のレベルシフト信号を得る手段と、これらレベルシフト
信号にそれぞれ対応するアナログ信号を得る手段と、こ
れらアナログ信号を極性をそろえて加算することを特徴
とするＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5493788A JPH01229524A (ja) | 1988-03-10 | 1988-03-10 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5493788A JPH01229524A (ja) | 1988-03-10 | 1988-03-10 | Ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01229524A true JPH01229524A (ja) | 1989-09-13 |
| JPH0446016B2 JPH0446016B2 (ja) | 1992-07-28 |
Family
ID=12984548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5493788A Granted JPH01229524A (ja) | 1988-03-10 | 1988-03-10 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01229524A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044434U (ja) * | 1990-04-27 | 1992-01-16 | ||
| JPH04227119A (ja) * | 1990-11-21 | 1992-08-17 | Analogic Corp | 電圧電流変換器 |
| JP4493145B2 (ja) * | 2000-02-24 | 2010-06-30 | ヴェリジー（シンガポール） プライベート リミテッド | 任意波形発生器 |
| JP2011234202A (ja) * | 2010-04-28 | 2011-11-17 | Hitachi High-Technologies Corp | 電流制御装置および該装置を制御する方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178418A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Digital to analog converting circuit |
| JPS57178417A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Digital to analog converting circuit |
| JPS57180229A (en) * | 1981-04-30 | 1982-11-06 | Hitachi Ltd | Digital-to-analog converter |
-
1988
- 1988-03-10 JP JP5493788A patent/JPH01229524A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178418A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Digital to analog converting circuit |
| JPS57178417A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Digital to analog converting circuit |
| JPS57180229A (en) * | 1981-04-30 | 1982-11-06 | Hitachi Ltd | Digital-to-analog converter |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044434U (ja) * | 1990-04-27 | 1992-01-16 | ||
| JPH04227119A (ja) * | 1990-11-21 | 1992-08-17 | Analogic Corp | 電圧電流変換器 |
| JP4493145B2 (ja) * | 2000-02-24 | 2010-06-30 | ヴェリジー（シンガポール） プライベート リミテッド | 任意波形発生器 |
| JP2011234202A (ja) * | 2010-04-28 | 2011-11-17 | Hitachi High-Technologies Corp | 電流制御装置および該装置を制御する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0446016B2 (ja) | 1992-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993399B2 (ja) | Ｄ／ａコンバータ回路 | |
| JPS63256020A (ja) | デジタル・アナログ変換装置 | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| KR100276784B1 (ko) | 데이터-획득 시스템에서 아날로그 신호를 디지틀 신호로 변환하는 방법 및 아날로그-디지틀 변환 회로 | |
| JPH01229524A (ja) | Ｄ／ａ変換装置 | |
| JPH043519A (ja) | ディジタル−アナログ変換器のバイポーラ零点における主要ビット遷移誤差を除去するための方法及び回路 | |
| JPS5948569B2 (ja) | 高速アナログデジタル変換装置 | |
| JP2669213B2 (ja) | 直並列型アナログ／デジタル変換器 | |
| JP2751177B2 (ja) | ディジタル・アナログ変換装置 | |
| JPH0821858B2 (ja) | ディジタル・アナログ変換装置 | |
| JPH0354490B2 (ja) | ||
| JPH11251903A (ja) | Ａｄ／ｄａ変換兼用回路 | |
| JPH0516739Y2 (ja) | ||
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JPH04115626A (ja) | ディジタル／アナログ変換装置 | |
| JPH066216A (ja) | ビット長拡張装置 | |
| JP2790460B2 (ja) | 直流抑圧装置 | |
| JP2904239B2 (ja) | Ａ／ｄ変換回路 | |
| JPS6029030A (ja) | アナログ・デジタル変換器 | |
| JPH0936741A (ja) | アナログディジタル変換回路 | |
| JPH0461530B2 (ja) | ||
| JPS60234267A (ja) | デジタルビデオ信号処理装置 | |
| JPH0465917A (ja) | Ｄａコンバータ | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |