JPH01224881A

JPH01224881A - パターン検査装置

Info

Publication number: JPH01224881A
Application number: JP63049761A
Authority: JP
Inventors: Masakazu Tokita; 時田　政計
Original assignee: Toshiba Machine Co Ltd
Current assignee: Shibaura Machine Co Ltd
Priority date: 1988-03-04
Filing date: 1988-03-04
Publication date: 1989-09-07
Also published as: US4958374A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、プリント基板や集積回路等の回路パターンの
様な２次元パターンの外観検査装置に係るもので、特に
、パターンの濃淡レベルを多値化してデータ比較する方
式において、パターンの位置ずれに左右されず、欠陥検
出精度を向上させることが可能なパターン検査装置に関
する。

［従来の技術〕一般に、二次元パターンの欠陥を検査する方式の一つに
被検査パターンと基準パターンとを互いに比較し、その
違いを見つけて欠陥として判別し検査する方法がある。

上記したパターン検査方法では、パターンの濃淡レベル
を２値化する場合と、多値化する場合が考えられ、２値
化する方法にあっては、撮像装置によって得られる被検
査パターンの像を微小な画素に分割し、これらの各画素
を１または０に変換して２値化することによって、１ま
たは０の値をもつ画素の集合からなる２ｒｉ化パターン
を得る一方、基準パターンの像についても同様に、ある
いは設計データから創成して２値化パターンを得ている
。

ところが、このような２１ｉ！化に際しては、パターン
の境界部に、土１画素程度の凹凸が発生するために、原
理的には数画素程度以下の欠陥を検出することができな
いという問題がある。

そこで、この種の問題点を解決する方法として、例えば
特開昭５９−６３７２５号公報に開示されているように
、パターンの濃淡レベルを多値化することが行なわれて
いる。

すなわち、このような多値化する方法では、被検査パタ
ーンの像の各画素の濃淡を１またはＯの２値で表わすの
ではなく、例えば０〜２６（・６４）のような多値で表
わし、同様にして基準パターンの象についても各画素の
濃淡を多値で表わしてなるもので、このようにして表わ
された多値化被検査パターンと多値化基準パターンとを
比較することによって欠陥の検査が行なわれるようにな
っている。

しかしながら、上記したような従来の多値化による比較
検査方法にあっては、被検査パターンと基準パターンと
の間に位置合せ誤差があると、この誤差を欠陥として検
出（擬似欠陥として検出）しないようにするために、周
囲の画素を使ってパターンを合わせ込む（ダイナミック
アライメント）か、誤差を許容する程度に欠陥判定を甘
くするか、のいずれかを実施しなければならない、ダイ
ナミックアライメントを行なう場合も、多値化されたデ
ータを画素単位で直接比較したのでは実際に欠陥がある
場合、判定が甘くなってしまう。いずれにせよ位置合せ
誤差の２倍程度の欠陥は見落す可能性がある。

以上のような問題点を解決するものとして、本出願人は
先に出願した特願昭６１−１７８２９号および特願昭６
１−１０９５４４号がある。この出願はいずれも被検査
パターンの虚の濃度分布と基準パターンの像の濃度分布
とから各々の勾配ベクトルを求めてこのダイナミックア
ライメントを行なうという方法である。

この方法は濃度勾配ベクトルを使ったダイナミックアラ
イメント比較方式（以下グラディエント比較と呼ぶ）は
、パターンエツジの二次元的な濃度変１ヒのちがいを求
めてデータ比較しているため、パターンエツジの多少の
位置ずれ誤差は本質的に許される。それ故、判定基準を
かなりきびしくできるため、擬似欠陥が出に＜＜、かつ
、欠陥検出精度を上げることが可能になる。

［発明が解決しようとする課題］しかし、上記した方法であっても次の様な問題点がある
。

（１）パターンエツジの比較的大きな欠陥の場合、欠陥
の形状によってはその周辺部、又はその一部しか欠陥と
して認められないことがある。すなわち、欠陥の形状を
忠実に表わすことが出来ない。

具体例としては第４図の様な、多値化被検査パターンを
第５図のような多値１ヒ基準パターンと比較した場合、
各画素のレベル直接比較方式では第６図のように欠陥の
形状を忠実に表現しているのに対して、グラディエント
比較方式では第７図の様に、主に周辺部の画素を欠陥と
して表現している。

ここで、第４［Ｊ（ａ）はパターンエツジに欠陥がある
場合の被検査パターンの透過光による像の一部を示す図
であり、第４図（ｂ）は第４図（ａ）の出力値を示す図
である。第５図（ａ）は第４図（ａ＞に対応する基準パ
ターンの透過光による像の一部を示す図であり、第５図
（ｂ）は第５図（ａ）の出力値を示す図である。第６図
（ａ）は第４図と第５図を直接レベル比較した比較結果
を示す立体図であり、第６図（ｂ）は第６図（ａ）の出
力値を示す図である。第７図（ａ）は第４図と第５図を
グラディエント比較を行った比較結果を示す立体図であ
り、第７図（ｂ）は第７図（ａ）の出力値を示す図であ
る。

（２）大きな欠陥で、濃度勾配の小さなものに対しては
、レベル直接比較では、欠陥として検出できたものが、
グラディエント比較では検出できない場合がある。具体
例として、光透過なガラス面に薄い膜状の欠陥があった
場合、第８図の様な出力の被検査パターンとなる。これ
に対して第９図の様な基準パターンとで比較検査した時
、レベル直接比較方式では第１０図の様に欠陥として検
出出来たものが、グラディエント比較方式では第１１図
の櫟に出力値が小さいために、欠陥として検出されない
。

ここで、第８図（ａ）は薄い膜状の欠陥がある場合の、
被検査パターンの透過光による像の一部を示す図であり
、第８図（ｂ）は第８図（ａ）の出力値を示す図である
。第９図（ａ）は第８図（ａ）に対応する基準パターン
の透過光による像の一部を示す図であり、第９図（ｂ）
は第９図（ａ）の出力値を示す図である。第１０図（ａ
）は第８図と第９図を直接レベル比較した比較結果を示
す立体図であり、第１０図（ｂ）は第１０図（ａ）の出
力値を示す図である。第１１図＜ａ＞は第８図と第９図
をグラディエント比較方式での比較結果を示す立体図で
あり、第１１図（ｂ）は第１１図（ａ）の出力値を示す
図である。

（３）被検査パターンデータをｆ　（ｘ　＋　、　Ｊ　
）−基準パターンデータをｇ　（ｘ−、）とした場合、
しＪベル直接比較方式では、下記（１，１＞式の結果が、Ｄｉｒ、＝ｆ（ｘ、−）　　ｇ（ｘ・・＞１、Ｊｌ・Ｊ・・・［１，１）プラスの時と、マイナスの時とで区別して欠陥判定基準
値（±ｖｔｈ）と比較しているため、欠陥が出た場合、
それが白レベルの欠陥（ピンホール等）なのか、黒レベ
ルの欠陥（ブラックスポット）なのかが判断できる。こ
れに反して、グラディエント比較方式では、−例として
下記（１，２＞式のように、Ｄｉ　ｒ、　＝ｌ　Ｆ−Ｇｌ　　　　　　　（１，２）
濃度勾配ベクトルの各画素間の差ベクトルの絶対値を求
めているなめ、正の値しか出す、白／黒レベルの判定が
出来ない。

本発明はグラディエント比較方式の欠点を補ない、かつ
、グラディエント比較方式の利点すなわち、擬似欠陥が
出にくいことおよび又、欠陥検出精度を向上させ易いこ
とを十分に活かすことができるパターン検出装置を提供
することを目的とする。

［課題を解決するための手段］本発明は上記目的を達成するため二次元の被検査パター
ンを撮像する被検査パターン撮像部と、この被検査パタ
ーン撮像部で撮像された撮像データを電気信号に変換し
、センサデータとするセンサ回路と、上記被検査パター
ンを撮像した時点での位置情報を得るための位置検出手
段と、上記被検査パターンを作成する時に使用した設計
データを記録する記録装置と、上記設計データを使って
パターンを発生させる設計パターン発生回路と、この設
計パターン発生回路から入力された設計パターンと上記
位置検出手段から入力された位１情報とから基準データ
を作成する基準データ発生回路と、上記センサ回路から
入力されたセンサデータと上記基準データ発生回路から
入力された基準データとを各画素ごとに二次元状に配列
する比較データ配列バッファと、この比較データ配列バ
ッファで配列されたデータを使用し各画素の多値データ
を直接比較するレベル直接比較回路と、上記比較データ
配列バッファからの各々の画素間の濃度勾配ベクトルを
比較するグラディエント比較回路と、上記レベル直接比
較回路からのレベル比較結果及び上記グラディエント比
較回路からのグラディエント比較結果の両者を同時に使
って欠陥を判定する欠陥判定回路と、この欠陥判定回路
により検出された欠陥の情報を一時格納する欠陥情報メ
モリと、上記記録装置で記録されている設計データおよ
び上記欠陥情報メモリに格納されている欠陥情報を上記
設計パターン発生回路にデータ転送する中央処理装置と
を具備したものである。

［作用１本発明は、被検査パターンデータと、基準パターンデー
タとを比較する際において、各パターンデータを画素単
位で二次元的に配列し、レベル直接比較方式と、グラデ
ィエント比較方式とを同時に実行出来る様な、回路構成
にし、かつ、比較的大きな欠陥に対しては特にレベル比
較方式を中心にした欠陥検出を行ない、又微小な欠陥に
対しては、グラディエント比較方式によって欠陥検出を
行なうようにしたので、欠陥検出精度が向上する。

［実施例］以下、本発明の実施例について図面を参照して説明する
。第１図は本発明によるパターン検査装置の一実施例を
示す回路図であり、例えば被検査パターンであるＬＳｉ
の回路パターンが形成されているガラスマスク等が被検
査パターン撮像部１において撮像され、この回路パター
ンが電気信号に変換されて、センサ回路２に入力される
。このセンサ回路２では、回路パターンの電気信号を増
幅し、Ａ／Ｄ変換し、多値化データとしてデータ比較回
路１００内のセンサデータバッファ３に格納する。これ
が被検査パターンデータになる。

一方、被検査パターンを形成する時に用いたデータが記
録装置例えば磁気ディスク装置１４内に格納されており
、これが中央処理装置（以下ＣＰＵと称す）１３の制御
のもとで、設計パターン発生回路７にに転送され、そこ
で例えはビットパターンに変換されて、同じくデータ比
較口Ｆ！＠ｌＯＯ内の基準データ発生回路８に入力され
る。それと同時に被検査パターンを撮像した時のパター
ンの位置情報を検出する位置検出手段例えばレーザ測長
システム５にて検知し、位置回ＦＮＩ６を経由して同じ
く基準データ発生回路８に入力される。このデータ発生
回路８では、前述のパターン情報と位置情報をらとにし
て被検査パターンデータに対応する基準パターンデータ
（基準データ）を作成し、基準データバッファ１５に格
納する。

センサデータバッファ３内の被検査パターンデータと、
基準データバッファ１５内の基準データとは、同時に、
次段の比較データ配列バッファ４に読み出される。比較
データ配列バ・ソファ４は本発明独特のものであり、こ
こで比較される両方のデータが、二次元データとして配
列される。第２図は第１図の比較データ配列バッファ４
の構成を示すブロック図であり、これは主にシフトレジ
スタ４１，４２，４３，４４．４５，４６，４７゜４８
とデータレジスタ群Ｄ１〜Ｄ２５，３１〜Ｓ２５から構
成されている。特にグラディエント比較を各画素毎に高
速で行なうことが出来るように、二次元に配列されたデ
ータレジスタ群Ｄ１〜Ｄ２５．３１〜Ｓ２５の内容が同
時に出力できる回路構成になっている。まなこの出力値
は、グラディエント比較と並行して行なわれるレベル直
接比較にも使用される。

第１図の比較データ配列バッファ４から出力されたデー
タは次段のグラディエント比較回路９と、レベル直接比
較回路１０とに同時に入力される。

第３図はグラディエント比較回路９の構成を示すブロッ
ク図であり、比較データ配列バッファ４から入力される
基準データ配列４０とセンサデータ（被検査パターンデ
ータ）配列４９は、まず各画素単位で、そのベクトル成
分が計算される。具体的には基準データ側としては、第
２図のデータレジスタ群Ｄ１〜Ｄ２５のデータを使って
、Ｄ７〜Ｄ９．Ｄ１２〜Ｄ１４．Ｄ１７〜Ｄ１９の中央
９画素の点のベクトル成分を計算する。計算の一例とし
ては下式のようなものが考えられる。

＋１　　（ｘ、ｙ）　＝　（ｏ８−Ｄｔ３　、０１２−
０２）　　　　（１）ｇ８ｆｘ、ｙ）　＝　（０９−０
７、０１３−０３）　　　　＋２）Ｑ９（Ｘ、Ｖ）　＝
　（１）１０−０８．０１４−１）４）　　　　＋３）
９１９（Ｘ、Ｖ）　＝　（０２０−０１８、０２４−０
１４）　　＋４）これに対応して、センサデータ側は、
中央の画素（３１３）でのベクトル成分のみを同様にし
て計算する。

ｆ　　（Ｘ、Ｖ）　＝　＜８１４−８１２　、３１８−
３８）　　　（５）この例では、第２図のデータレジス
タ群Ｄ５゜Ｄ２５．又Ｓ８．Ｓ１２．Ｓ１４．Ｓ１８以
外のデータレジスタ群８１〜Ｓ２５は未使用であり、回
路的には省略の可能性はあるが、他の計算例では必要に
なるのは当然のことである。

ベクトル成分計算部９０Ａ、９０Ｂでの計算結果は、次
段のベクトル差計算部９１〜９９に入力され、ここで次
式に示す様な９種層のベクトルの差が計算される。

・・・（６）・・・（７）・・・（８）・・・（９）ベクトル差計算部９１〜９９は、本実施例では９回路分
あり、前述の９種類の計算が同時に出来るようになって
いる。さらにこの結果は、次段の最小値決定部９０に入
力され、９個のデータの内で最小のらのが、グラディエ
ント比較された結果のデータということになり、これが
第１図の欠陥判定回路１１に送られる。グラディエント
比較は各画素毎にリアルタイムでのグイナミックアライ
メント機能を兼ねそなえているために、この様な多重の
回路構成をとっている。

グラディエント比較と並行して、レベル直接比較が実行
されるが、このレベル直接比較回路１０にも第２図のデ
ータレジスタ群のＤ１〜Ｄ２５゜Ｓ１〜Ｓ２５の各デー
タが送られる。レベルの直接比較とは、各画素に対応す
るＤとＳのデータ間で引算をして、その結果の大小を判
定するものであり、レベル直接比較回路１０は主に加減
算器から構成されている。−例として、第２図のデータ
配列で中央の１画素のみのレベル直接比較では、計算は
次式のみになる。

ｄｔ　ｆ、＝ｓ１３−Ｉ）１３　　　　　（１Ｇ）また
、中央の３べ３画素エリアの平均値比較を行なう様な場
合には計算は次式で表わされる。

ｄｉｒ、＝　−（（Ｓ７＋３８＋５９−８１２十Ｓ１３
＋Ｓ１４＋Ｓ１７十Ｓ１８＋５１９）−（ＤＩ÷０８＋
０９＋０１２＋０１３＋０１４＋０１７＋０１８＋０１
９））・・・（１１）いずれにせよ、第２図の回路構成では、ＩＸＩ〜５ｘ５
画素エリアまでの多種類の比較が考えられる。また画素
別に重みを付けた計算を行ない比較するといった方法も
考えられる。

第１図の欠陥判定回路１１では、グラディエント比較を
行なった結果のデータと、レベル直接比較を行なった結
果のデータとを、予め設定された各々の判定スレッショ
ルド値と比べて設定値以上の出力が出ていれば、このデ
ータを欠陥とみなし、欠陥情報メモリ１２に格納する。

欠陥判定に際して、その時の設計パターンの形状（孤立
、エツジ。

コーナー等）によって、判定値を変化させて、装置及び
被検査対象に応じた判定も可能である。又特にレベル直
接比較に関しては各比較エリア（例えばｌｘｌ、２ｘ２
．３ｘ３画素エリア）ごとや、白／黒レベルごとに設定
値（判定値）を変えて最適な判定スレッショルド値を決
めて使うこともできる。

さらに、欠陥情報メモリ１２に格納された欠陥情報は後
にＣＰＵ１３に読み出し、磁気ディスク装置１４にスト
アされるようになっている。

以上述べた本発明の実施例によれば、グラディエント比
較とレベル直接比較とを同時併用することによって両者
の欠点を補ないながら、さらに欠陥検出精度を向上する
ことが可能になる。

具体的にはレベル直接比較方式を併用しているため、 ■　比較的大きな欠陥に対しても、その欠陥形状を忠実
に画素単位で表現でき、 ■　濃度勾配の小さな欠陥に対しても、見逃すことはな
く、 ■　欠陥が、白欠陥か黒欠陥かの区別をつけることが出
来、またグラディエント比較方式の長所をそこなわずに、 ■　多少の位置ずれ誤差があっても、擬似欠陥が出に＜
＜、微小な欠陥も検出できる。

〔発明の効果〕

以上述べた本発明によれば、被検査パターンデータと、
基準パターンデータとを比較する際において、各パター
ンデータを画素単位で二次元的に配列し、レベル直接比
較方式と、グラディエント比較方式とを同時に実行出来
る様な、回路構成にし、かつ、比較的大きな欠陥に対し
ては特にレベル比較方式を中心にした欠陥検出を行ない
、又微小な欠陥に対しては、グラディエント比較方式に
よって欠陥検出を行なうようにしたので、パターンの位
置ずれに左右されず、欠陥検出精度が向上するパターン
検査装置を提供できる。

【図面の簡単な説明】

第１図は本発明によるパターン検査装置の一実施例を示
すブロック図、第２図は第１図の比較配列バッファのブロック図、第３図は第１図のグラディエント比較回路のブロック図
、第４図〜第１１図はいずれも従来技術を説明するための
図であって、第４図はパターンエツジに欠陥がある場合
の被検査パターンの透過光による像を説明するための図
であり、第５図は基準パターンの透過光による像を説明
するための図であり、第６図は第４図と第５図のレベル
直接比較方式での比較結果を示す図であり、第７図は第
４図と第５図のグラディエント比較方式での比較結果を
示す図であり、第８図は薄い膜状の欠陥がある場合の被
検査パターンの透過光による像を説明するための図であ
り、第９図は対応する基準パターンの透過光による像を
説明するための図であり、第１０図は第８図と第９図の
レベル直接比較方式での比較結果を示す図であり、第１
１図は第８図と第９図のグラディエント比較方式での比
較結果を示す図である。出願人代理人　弁理士　鈴　江　武　彦月Ｒ第５図（ａ）第５図（ｂ）第６図（ａ）第６図（ｂ）第７図（ａ）第　７　図　（ｂ）第８図（ａ）第８図（ｂ）第９図（ａ）第９図（ｂ）第１０図（ａ）第１０図（ｂ）

Claims

【特許請求の範囲】

　二次元の被検査パターンを撮像する被検査パターン撮
像部と、この被検査パターン撮像部で撮像された撮像デ
ータを電気信号に変換し、センサデータとするセンサ回
路と、上記被検査パターンを撮像した時点での位置情報
を得るための位置検出手段と、上記被検査パターンを作
成する時に使用した設計データを記録する記録装置と、
上記設計データを使ってパターンを発生させる設計パタ
ーン発生回路と、この設計パターン発生回路から入力さ
れた設計パターンと上記位置検出手段から入力された位
置情報とから基準データを作成する基準データ発生回路
と、上記センサ回路から入力されたセンサデータと上記
基準データ発生回路から入力された基準データとを各画
素ごとに二次元状に配列する比較データ配列バッファと
、この比較データ配列バッファで配列されたデータを使
用し各画素の多値データを直接比較するレベル直接比較
回路と、上記比較データ配列バッファからの各々の画素
間の濃度勾配ベクトルを比較するグラディエント比較回
路と、上記レベル直接比較回路からのレベル比較結果及
び上記グラディエント比較回路からのグラディエント比
較結果の両者を同時に使って欠陥を判定する欠陥判定回
路と、この欠陥判定回路により検出された欠陥の情報を
一時格納する欠陥情報メモリと、上記記録装置で記録さ
れている設計データおよび上記欠陥情報メモリに格納さ
れている欠陥情報を上記設計パターン発生回路にデータ
転送する中央処理装置を具備することを特徴としたパタ
ーン検査装置。