JPH03139878A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03139878A JPH03139878A JP27783089A JP27783089A JPH03139878A JP H03139878 A JPH03139878 A JP H03139878A JP 27783089 A JP27783089 A JP 27783089A JP 27783089 A JP27783089 A JP 27783089A JP H03139878 A JPH03139878 A JP H03139878A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- layer
- collector
- energy
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 3
- 230000004913 activation Effects 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- -1 for example Substances 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、チンブ上にバイポーラトランジスタとCMO
3を搭載したBiCMO3装置の製造方法に関するもの
である。
3を搭載したBiCMO3装置の製造方法に関するもの
である。
〈従来の技術〉
第8図は従来のBiCMO3装置の一例の縦断面図であ
る。
る。
P型基板1上に同型の単結晶N型エピタキシャル層3を
成長させ、N型不純物によりN−ウェル4をP型基板1
に、選択的に形成されたN型不純物拡散層の埋め込みコ
レクタ層11に到達するよう形成する。このN−ウェル
内に構築するNPNバイポーラトランジスタでは、コレ
クタ補償拡散が、埋め込みコレクタ層11に到達するよ
う、高温長時間の深い拡散を必要としていた。
成長させ、N型不純物によりN−ウェル4をP型基板1
に、選択的に形成されたN型不純物拡散層の埋め込みコ
レクタ層11に到達するよう形成する。このN−ウェル
内に構築するNPNバイポーラトランジスタでは、コレ
クタ補償拡散が、埋め込みコレクタ層11に到達するよ
う、高温長時間の深い拡散を必要としていた。
〈発明が解決しようとする課題〉
従来の技術を用いたBiCMO3装置は、NPNトラン
ジスタのコレクタ抵抗を低減するためコレクタ部に埋め
込みコレクタ層に到達する高濃度拡散領域を形成しなけ
ればならない。しかし、数μmのエピタキシャル層を貫
通するためには高温かつ長時間、例えば1100°Cで
60分のドライブを必要とし、その結果、横方向への拡
散が広がるのでその領域を確保しなければならない。し
たがってトランジスタサイズは大きくなる。また高濃度
の部分が表面に出るため、熱処理時の外方拡散等を生じ
るのでこれを防ぐため酸化工程等の熱処理のプロセスは
複雑となる。本発明ではこれらを解決する。
ジスタのコレクタ抵抗を低減するためコレクタ部に埋め
込みコレクタ層に到達する高濃度拡散領域を形成しなけ
ればならない。しかし、数μmのエピタキシャル層を貫
通するためには高温かつ長時間、例えば1100°Cで
60分のドライブを必要とし、その結果、横方向への拡
散が広がるのでその領域を確保しなければならない。し
たがってトランジスタサイズは大きくなる。また高濃度
の部分が表面に出るため、熱処理時の外方拡散等を生じ
るのでこれを防ぐため酸化工程等の熱処理のプロセスは
複雑となる。本発明ではこれらを解決する。
〈課題を解決するための手段〉
半導体装置の製造方法は、半導体基板表面層の所定領域
に、その表面層と同型の単結晶エピタキシャル層を成長
させ、そのエピタキシャル層表面より拡散された不純物
層を形成し、その不純物層内にバイポーラトランジスタ
および相補型MOSトランジスタを同時に形成してなる
半導体装置において、高加速エネルギイオン注入装置を
用いて、バイポーラトランジスタのコレクタコンタクト
部を上記不純物層内の埋め込みコレクタ層に到達させる
のに必要なエネルギーを段階的に変化させることにより
深さの異なる不純物領域を形成し、その後の熱処理工程
によりコレクタ補償拡散領域を形成することを特徴とし
ている。
に、その表面層と同型の単結晶エピタキシャル層を成長
させ、そのエピタキシャル層表面より拡散された不純物
層を形成し、その不純物層内にバイポーラトランジスタ
および相補型MOSトランジスタを同時に形成してなる
半導体装置において、高加速エネルギイオン注入装置を
用いて、バイポーラトランジスタのコレクタコンタクト
部を上記不純物層内の埋め込みコレクタ層に到達させる
のに必要なエネルギーを段階的に変化させることにより
深さの異なる不純物領域を形成し、その後の熱処理工程
によりコレクタ補償拡散領域を形成することを特徴とし
ている。
〈作用〉
本発明により、段階的にエネルギを変えて不純物をイオ
ン注入するので、コレクタコンタクト部に高温でかつ長
時間にわたり高濃度の不純物を拡散する必要がない。し
たがって横方向の拡散が抑えられる。またCMO3部の
ゲート膜酸化工程等の熱処理時、高濃度拡散領域が表面
に露出することがないためMOS)ランジスタ特性への
影響がない。
ン注入するので、コレクタコンタクト部に高温でかつ長
時間にわたり高濃度の不純物を拡散する必要がない。し
たがって横方向の拡散が抑えられる。またCMO3部の
ゲート膜酸化工程等の熱処理時、高濃度拡散領域が表面
に露出することがないためMOS)ランジスタ特性への
影響がない。
〈実施例〉
第1図乃至第7図は本発明のBiCMO3装置の製造工
程の一例の縦断面図である。
程の一例の縦断面図である。
第1図に示すように、P型基板1表面にN型不純物理め
込み層2例えば砒素、あるいは燐、アンチモン等を所定
の位置に形成した後、膜厚数μm(1〜4μm程度)の
P型エピタキシャル層3を成長させる。その後エピタキ
シャル層3表面よりN型不純物例えばリン等を所定の位
置に拡散させ、N型不純物理め込み層2に到達するN−
ウェル4を形成する。
込み層2例えば砒素、あるいは燐、アンチモン等を所定
の位置に形成した後、膜厚数μm(1〜4μm程度)の
P型エピタキシャル層3を成長させる。その後エピタキ
シャル層3表面よりN型不純物例えばリン等を所定の位
置に拡散させ、N型不純物理め込み層2に到達するN−
ウェル4を形成する。
次いで第2図に示すように、数100人の酸化膜を形成
後、シリコン窒化膜14をCVD法で堆積し、フォト・
エッチ工程により活性領域となるべき箇所にシリコン窒
化膜14が残存するようバターニングする。
後、シリコン窒化膜14をCVD法で堆積し、フォト・
エッチ工程により活性領域となるべき箇所にシリコン窒
化膜14が残存するようバターニングする。
次いで第3図に示すように、このシリコン窒化膜14を
対酸化マスクとして素子分離のためのしacos酸化を
行い、LOGO3酸化膜15を形成する。
対酸化マスクとして素子分離のためのしacos酸化を
行い、LOGO3酸化膜15を形成する。
このようにCMO3部のゲート酸化を行い、イオン注入
によるしきい値電圧の制御、ゲート酸化領域のみNPN
トランジスタのベースイオンが注入され、その後第4
図に示すように、例えば多結晶シリコン等によりM2S
部のゲート電極5を形成する。
によるしきい値電圧の制御、ゲート酸化領域のみNPN
トランジスタのベースイオンが注入され、その後第4
図に示すように、例えば多結晶シリコン等によりM2S
部のゲート電極5を形成する。
次いで第5図に示すように、周知のフォト・イオン注入
および熱処理工程によりCMO3部のソース/ドレイン
6.7およびNPN トランジスタのエミッタ部8、ベ
ース部9を形成する。
および熱処理工程によりCMO3部のソース/ドレイン
6.7およびNPN トランジスタのエミッタ部8、ベ
ース部9を形成する。
次いで第6図に示すように、眉間絶縁膜10例えばPS
G (Phospho−3i l 1cateGlas
s)をCVD法で堆積した後、NPN )ランジスタの
コレクタ部を周知のフォト・エッチ法により加工し、高
加速エネルギイオン注入装置を使用し、回内■、■、■
と段階的にエネルギを変えてN型不純物例えば燐等を連
続でイオン注入する。例えばIP“の場合IMeVのエ
ネルギで約1μmの深さ、2MeV出約1.8μmの深
さ、3MeVで約2.5μmの深さを連続でイオン注入
する。その後、活性化のために比較的低温例えば100
0°Cで40分のアニールを行う等の熱処理を行う。
G (Phospho−3i l 1cateGlas
s)をCVD法で堆積した後、NPN )ランジスタの
コレクタ部を周知のフォト・エッチ法により加工し、高
加速エネルギイオン注入装置を使用し、回内■、■、■
と段階的にエネルギを変えてN型不純物例えば燐等を連
続でイオン注入する。例えばIP“の場合IMeVのエ
ネルギで約1μmの深さ、2MeV出約1.8μmの深
さ、3MeVで約2.5μmの深さを連続でイオン注入
する。その後、活性化のために比較的低温例えば100
0°Cで40分のアニールを行う等の熱処理を行う。
さらにコンタクトホールのフォト・エッチ工程を行い、
その後メタル電極12例えばAL−3t等をスパッタ法
により堆積し、周知のフォト・エッチ工程によりパター
ニングを行うことにより第7図に示す構造のB i C
MO3装置を得る。
その後メタル電極12例えばAL−3t等をスパッタ法
により堆積し、周知のフォト・エッチ工程によりパター
ニングを行うことにより第7図に示す構造のB i C
MO3装置を得る。
〈発明の効果〉
本発明により、コレクタコンタクト部に段階的にエネル
ギを変えて不純物をイオン注入するので横方向の拡散が
抑えられることにより、コレクタ抵抗が低減し、トラン
ジスタサイズが縮小し集積化する等、半導体性能が向上
する。
ギを変えて不純物をイオン注入するので横方向の拡散が
抑えられることにより、コレクタ抵抗が低減し、トラン
ジスタサイズが縮小し集積化する等、半導体性能が向上
する。
第1図乃至第7図は本発明のB i CMO3装置の製
造工程の一例の縦断面図、 第8図は従来のB i CMO3装置の一例の縦断面図
である。 メタル電極 有機絶縁膜 シリコン窒化膜 LOGO3酸化膜 P型基板 N型不純物理め込み層 P型エピタキシャル層 N−ウェル ゲート電極 P型不純物拡散層(ソース/ドレイン)N型不純物拡散
層(ソース/ドレイン)NPN )ランジスタのエミッ
タ部 NPN )ランジスタのベース部 層間絶縁膜 N型不純物拡散層(コレクタ部)
造工程の一例の縦断面図、 第8図は従来のB i CMO3装置の一例の縦断面図
である。 メタル電極 有機絶縁膜 シリコン窒化膜 LOGO3酸化膜 P型基板 N型不純物理め込み層 P型エピタキシャル層 N−ウェル ゲート電極 P型不純物拡散層(ソース/ドレイン)N型不純物拡散
層(ソース/ドレイン)NPN )ランジスタのエミッ
タ部 NPN )ランジスタのベース部 層間絶縁膜 N型不純物拡散層(コレクタ部)
Claims (1)
- 半導体基板表面層の所定領域に、その表面層と同型の
単結晶エピタキシャル層を成長させ、そのエピタキシャ
ル層表面より拡散された不純物層を形成し、その不純物
層内にバイポーラトランジスタおよび相補型MOSトラ
ンジスタを同時に形成してなる半導体装置において、高
加速エネルギイオン注入装置を用いて、バイポーラトラ
ンジスタのコレクタコンタクト部を上記不純物層内の埋
め込みコレクタ層に到達させるのに必要なエネルギを段
階的に変化させることにより深さの異なる不純物領域を
形成し、その後の熱処理工程によりコレクタ補償拡散領
域を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27783089A JPH03139878A (ja) | 1989-10-25 | 1989-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27783089A JPH03139878A (ja) | 1989-10-25 | 1989-10-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03139878A true JPH03139878A (ja) | 1991-06-14 |
Family
ID=17588861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27783089A Pending JPH03139878A (ja) | 1989-10-25 | 1989-10-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03139878A (ja) |
-
1989
- 1989-10-25 JP JP27783089A patent/JPH03139878A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
JP2663402B2 (ja) | Cmos集積回路デバイスの製造方法 | |
US4345366A (en) | Self-aligned all-n+ polysilicon CMOS process | |
JPH02219262A (ja) | 半導体装置 | |
JPH0193159A (ja) | BiCMOS素子の製造方法 | |
KR100408000B1 (ko) | 반도체 소자 형성 방법 | |
JPH03139878A (ja) | 半導体装置の製造方法 | |
JPH08503814A (ja) | 半導体デバイスを製造するための単一拡散方法 | |
JPH01220438A (ja) | 半導体装置の製造方法 | |
JPH023270A (ja) | Hct半導体装置の製造方法 | |
JP2969846B2 (ja) | BiCMOS集積回路装置の製造方法 | |
JP2697631B2 (ja) | 半導体装置の製造方法 | |
JP3041886B2 (ja) | 半導体装置の製造方法 | |
JPS61101082A (ja) | 半導体装置の製造方法 | |
JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
JPS60136372A (ja) | 半導体装置の製造方法 | |
KR950012742B1 (ko) | 2극성 및 상보 전계효과 트랜지스터들(BiCMOS)을 동시에 제조하는 방법 | |
JPH0590594A (ja) | 縦型mos電界効果トランジスタの製造方法 | |
JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
JPS60113457A (ja) | 相補型半導体装置の製造方法 | |
JPS6020570A (ja) | 半導体装置の製造方法 | |
JPH11224945A (ja) | 半導体装置 | |
JPS5987856A (ja) | 半導体装置の製造方法 | |
JPH0964361A (ja) | 半導体装置の製造方法 | |
JPS63144575A (ja) | 半導体装置の製造方法 |