JPH03139878A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03139878A JPH03139878A JP27783089A JP27783089A JPH03139878A JP H03139878 A JPH03139878 A JP H03139878A JP 27783089 A JP27783089 A JP 27783089A JP 27783089 A JP27783089 A JP 27783089A JP H03139878 A JPH03139878 A JP H03139878A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- layer
- collector
- energy
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 3
- 230000004913 activation Effects 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- -1 for example Substances 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、チンブ上にバイポーラトランジスタとＣＭＯ
３を搭載したＢｉＣＭＯ３装置の製造方法に関するもの
である。
３を搭載したＢｉＣＭＯ３装置の製造方法に関するもの
である。
〈従来の技術〉
第８図は従来のＢｉＣＭＯ３装置の一例の縦断面図であ
る。
る。
Ｐ型基板１上に同型の単結晶Ｎ型エピタキシャル層３を
成長させ、Ｎ型不純物によりＮ−ウェル４をＰ型基板１
に、選択的に形成されたＮ型不純物拡散層の埋め込みコ
レクタ層１１に到達するよう形成する。このＮ−ウェル
内に構築するＮＰＮバイポーラトランジスタでは、コレ
クタ補償拡散が、埋め込みコレクタ層１１に到達するよ
う、高温長時間の深い拡散を必要としていた。
成長させ、Ｎ型不純物によりＮ−ウェル４をＰ型基板１
に、選択的に形成されたＮ型不純物拡散層の埋め込みコ
レクタ層１１に到達するよう形成する。このＮ−ウェル
内に構築するＮＰＮバイポーラトランジスタでは、コレ
クタ補償拡散が、埋め込みコレクタ層１１に到達するよ
う、高温長時間の深い拡散を必要としていた。
〈発明が解決しようとする課題〉
従来の技術を用いたＢｉＣＭＯ３装置は、ＮＰＮトラン
ジスタのコレクタ抵抗を低減するためコレクタ部に埋め
込みコレクタ層に到達する高濃度拡散領域を形成しなけ
ればならない。しかし、数μｍのエピタキシャル層を貫
通するためには高温かつ長時間、例えば１１００°Ｃで
６０分のドライブを必要とし、その結果、横方向への拡
散が広がるのでその領域を確保しなければならない。し
たがってトランジスタサイズは大きくなる。また高濃度
の部分が表面に出るため、熱処理時の外方拡散等を生じ
るのでこれを防ぐため酸化工程等の熱処理のプロセスは
複雑となる。本発明ではこれらを解決する。
ジスタのコレクタ抵抗を低減するためコレクタ部に埋め
込みコレクタ層に到達する高濃度拡散領域を形成しなけ
ればならない。しかし、数μｍのエピタキシャル層を貫
通するためには高温かつ長時間、例えば１１００°Ｃで
６０分のドライブを必要とし、その結果、横方向への拡
散が広がるのでその領域を確保しなければならない。し
たがってトランジスタサイズは大きくなる。また高濃度
の部分が表面に出るため、熱処理時の外方拡散等を生じ
るのでこれを防ぐため酸化工程等の熱処理のプロセスは
複雑となる。本発明ではこれらを解決する。
〈課題を解決するための手段〉
半導体装置の製造方法は、半導体基板表面層の所定領域
に、その表面層と同型の単結晶エピタキシャル層を成長
させ、そのエピタキシャル層表面より拡散された不純物
層を形成し、その不純物層内にバイポーラトランジスタ
および相補型ＭＯＳトランジスタを同時に形成してなる
半導体装置において、高加速エネルギイオン注入装置を
用いて、バイポーラトランジスタのコレクタコンタクト
部を上記不純物層内の埋め込みコレクタ層に到達させる
のに必要なエネルギーを段階的に変化させることにより
深さの異なる不純物領域を形成し、その後の熱処理工程
によりコレクタ補償拡散領域を形成することを特徴とし
ている。
に、その表面層と同型の単結晶エピタキシャル層を成長
させ、そのエピタキシャル層表面より拡散された不純物
層を形成し、その不純物層内にバイポーラトランジスタ
および相補型ＭＯＳトランジスタを同時に形成してなる
半導体装置において、高加速エネルギイオン注入装置を
用いて、バイポーラトランジスタのコレクタコンタクト
部を上記不純物層内の埋め込みコレクタ層に到達させる
のに必要なエネルギーを段階的に変化させることにより
深さの異なる不純物領域を形成し、その後の熱処理工程
によりコレクタ補償拡散領域を形成することを特徴とし
ている。
〈作用〉
本発明により、段階的にエネルギを変えて不純物をイオ
ン注入するので、コレクタコンタクト部に高温でかつ長
時間にわたり高濃度の不純物を拡散する必要がない。し
たがって横方向の拡散が抑えられる。またＣＭＯ３部の
ゲート膜酸化工程等の熱処理時、高濃度拡散領域が表面
に露出することがないためＭＯＳ）ランジスタ特性への
影響がない。
ン注入するので、コレクタコンタクト部に高温でかつ長
時間にわたり高濃度の不純物を拡散する必要がない。し
たがって横方向の拡散が抑えられる。またＣＭＯ３部の
ゲート膜酸化工程等の熱処理時、高濃度拡散領域が表面
に露出することがないためＭＯＳ）ランジスタ特性への
影響がない。
〈実施例〉
第１図乃至第７図は本発明のＢｉＣＭＯ３装置の製造工
程の一例の縦断面図である。
程の一例の縦断面図である。
第１図に示すように、Ｐ型基板１表面にＮ型不純物理め
込み層２例えば砒素、あるいは燐、アンチモン等を所定
の位置に形成した後、膜厚数μｍ（１〜４μｍ程度）の
Ｐ型エピタキシャル層３を成長させる。その後エピタキ
シャル層３表面よりＮ型不純物例えばリン等を所定の位
置に拡散させ、Ｎ型不純物理め込み層２に到達するＮ−
ウェル４を形成する。
込み層２例えば砒素、あるいは燐、アンチモン等を所定
の位置に形成した後、膜厚数μｍ（１〜４μｍ程度）の
Ｐ型エピタキシャル層３を成長させる。その後エピタキ
シャル層３表面よりＮ型不純物例えばリン等を所定の位
置に拡散させ、Ｎ型不純物理め込み層２に到達するＮ−
ウェル４を形成する。
次いで第２図に示すように、数１００人の酸化膜を形成
後、シリコン窒化膜１４をＣＶＤ法で堆積し、フォト・
エッチ工程により活性領域となるべき箇所にシリコン窒
化膜１４が残存するようバターニングする。
後、シリコン窒化膜１４をＣＶＤ法で堆積し、フォト・
エッチ工程により活性領域となるべき箇所にシリコン窒
化膜１４が残存するようバターニングする。
次いで第３図に示すように、このシリコン窒化膜１４を
対酸化マスクとして素子分離のためのしａｃｏｓ酸化を
行い、ＬＯＧＯ３酸化膜１５を形成する。
対酸化マスクとして素子分離のためのしａｃｏｓ酸化を
行い、ＬＯＧＯ３酸化膜１５を形成する。
このようにＣＭＯ３部のゲート酸化を行い、イオン注入
によるしきい値電圧の制御、ゲート酸化領域のみＮＰＮ
トランジスタのベースイオンが注入され、その後第４
図に示すように、例えば多結晶シリコン等によりＭ２Ｓ
部のゲート電極５を形成する。
によるしきい値電圧の制御、ゲート酸化領域のみＮＰＮ
トランジスタのベースイオンが注入され、その後第４
図に示すように、例えば多結晶シリコン等によりＭ２Ｓ
部のゲート電極５を形成する。
次いで第５図に示すように、周知のフォト・イオン注入
および熱処理工程によりＣＭＯ３部のソース／ドレイン
６．７およびＮＰＮ トランジスタのエミッタ部８、ベ
ース部９を形成する。
および熱処理工程によりＣＭＯ３部のソース／ドレイン
６．７およびＮＰＮ トランジスタのエミッタ部８、ベ
ース部９を形成する。
次いで第６図に示すように、眉間絶縁膜１０例えばＰＳ
Ｇ （Ｐｈｏｓｐｈｏ−３ｉ ｌ １ｃａｔｅＧｌａｓ
ｓ）をＣＶＤ法で堆積した後、ＮＰＮ ）ランジスタの
コレクタ部を周知のフォト・エッチ法により加工し、高
加速エネルギイオン注入装置を使用し、回内■、■、■
と段階的にエネルギを変えてＮ型不純物例えば燐等を連
続でイオン注入する。例えばＩＰ“の場合ＩＭｅＶのエ
ネルギで約１μｍの深さ、２ＭｅＶ出約１．８μｍの深
さ、３ＭｅＶで約２．５μｍの深さを連続でイオン注入
する。その後、活性化のために比較的低温例えば１００
０°Ｃで４０分のアニールを行う等の熱処理を行う。
Ｇ （Ｐｈｏｓｐｈｏ−３ｉ ｌ １ｃａｔｅＧｌａｓ
ｓ）をＣＶＤ法で堆積した後、ＮＰＮ ）ランジスタの
コレクタ部を周知のフォト・エッチ法により加工し、高
加速エネルギイオン注入装置を使用し、回内■、■、■
と段階的にエネルギを変えてＮ型不純物例えば燐等を連
続でイオン注入する。例えばＩＰ“の場合ＩＭｅＶのエ
ネルギで約１μｍの深さ、２ＭｅＶ出約１．８μｍの深
さ、３ＭｅＶで約２．５μｍの深さを連続でイオン注入
する。その後、活性化のために比較的低温例えば１００
０°Ｃで４０分のアニールを行う等の熱処理を行う。
さらにコンタクトホールのフォト・エッチ工程を行い、
その後メタル電極１２例えばＡＬ−３ｔ等をスパッタ法
により堆積し、周知のフォト・エッチ工程によりパター
ニングを行うことにより第７図に示す構造のＢ ｉ Ｃ
ＭＯ３装置を得る。
その後メタル電極１２例えばＡＬ−３ｔ等をスパッタ法
により堆積し、周知のフォト・エッチ工程によりパター
ニングを行うことにより第７図に示す構造のＢ ｉ Ｃ
ＭＯ３装置を得る。
〈発明の効果〉
本発明により、コレクタコンタクト部に段階的にエネル
ギを変えて不純物をイオン注入するので横方向の拡散が
抑えられることにより、コレクタ抵抗が低減し、トラン
ジスタサイズが縮小し集積化する等、半導体性能が向上
する。
ギを変えて不純物をイオン注入するので横方向の拡散が
抑えられることにより、コレクタ抵抗が低減し、トラン
ジスタサイズが縮小し集積化する等、半導体性能が向上
する。
第１図乃至第７図は本発明のＢ ｉ ＣＭＯ３装置の製
造工程の一例の縦断面図、 第８図は従来のＢ ｉ ＣＭＯ３装置の一例の縦断面図
である。 メタル電極 有機絶縁膜 シリコン窒化膜 ＬＯＧＯ３酸化膜 Ｐ型基板 Ｎ型不純物理め込み層 Ｐ型エピタキシャル層 Ｎ−ウェル ゲート電極 Ｐ型不純物拡散層（ソース／ドレイン）Ｎ型不純物拡散
層（ソース／ドレイン）ＮＰＮ ）ランジスタのエミッ
タ部 ＮＰＮ ）ランジスタのベース部 層間絶縁膜 Ｎ型不純物拡散層（コレクタ部）
造工程の一例の縦断面図、 第８図は従来のＢ ｉ ＣＭＯ３装置の一例の縦断面図
である。 メタル電極 有機絶縁膜 シリコン窒化膜 ＬＯＧＯ３酸化膜 Ｐ型基板 Ｎ型不純物理め込み層 Ｐ型エピタキシャル層 Ｎ−ウェル ゲート電極 Ｐ型不純物拡散層（ソース／ドレイン）Ｎ型不純物拡散
層（ソース／ドレイン）ＮＰＮ ）ランジスタのエミッ
タ部 ＮＰＮ ）ランジスタのベース部 層間絶縁膜 Ｎ型不純物拡散層（コレクタ部）
Claims (1)
- 半導体基板表面層の所定領域に、その表面層と同型の
単結晶エピタキシャル層を成長させ、そのエピタキシャ
ル層表面より拡散された不純物層を形成し、その不純物
層内にバイポーラトランジスタおよび相補型ＭＯＳトラ
ンジスタを同時に形成してなる半導体装置において、高
加速エネルギイオン注入装置を用いて、バイポーラトラ
ンジスタのコレクタコンタクト部を上記不純物層内の埋
め込みコレクタ層に到達させるのに必要なエネルギを段
階的に変化させることにより深さの異なる不純物領域を
形成し、その後の熱処理工程によりコレクタ補償拡散領
域を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27783089A JPH03139878A (ja) | 1989-10-25 | 1989-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27783089A JPH03139878A (ja) | 1989-10-25 | 1989-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03139878A true JPH03139878A (ja) | 1991-06-14 |
Family
ID=17588861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27783089A Pending JPH03139878A (ja) | 1989-10-25 | 1989-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03139878A (ja) |
-
1989
- 1989-10-25 JP JP27783089A patent/JPH03139878A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| US4345366A (en) | Self-aligned all-n+ polysilicon CMOS process | |
| JPH02219262A (ja) | 半導体装置 | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| KR100408000B1 (ko) | 반도체 소자 형성 방법 | |
| JPH03139878A (ja) | 半導体装置の製造方法 | |
| JPH08503814A (ja) | 半導体デバイスを製造するための単一拡散方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPH023270A (ja) | Ｈｃｔ半導体装置の製造方法 | |
| JP2969846B2 (ja) | ＢｉＣＭＯＳ集積回路装置の製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPS61101082A (ja) | 半導体装置の製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60136372A (ja) | 半導体装置の製造方法 | |
| KR950012742B1 (ko) | 2극성 및 상보 전계효과 트랜지스터들(BiCMOS)을 동시에 제조하는 방법 | |
| JPH0590594A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS60113457A (ja) | 相補型半導体装置の製造方法 | |
| JPS6020570A (ja) | 半導体装置の製造方法 | |
| JPH11224945A (ja) | 半導体装置 | |
| JPS5987856A (ja) | 半導体装置の製造方法 | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| JPS63144575A (ja) | 半導体装置の製造方法 |