JPH01216282A - 回路基板の検査方法及び回路基板の検査装置 - Google Patents

回路基板の検査方法及び回路基板の検査装置

Info

Publication number
JPH01216282A
JPH01216282A JP63043076A JP4307688A JPH01216282A JP H01216282 A JPH01216282 A JP H01216282A JP 63043076 A JP63043076 A JP 63043076A JP 4307688 A JP4307688 A JP 4307688A JP H01216282 A JPH01216282 A JP H01216282A
Authority
JP
Japan
Prior art keywords
circuit board
guide plate
probe
holes
guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63043076A
Other languages
English (en)
Inventor
Hiroyuki Takagi
啓行 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTER TEC KK
Original Assignee
INTER TEC KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTER TEC KK filed Critical INTER TEC KK
Priority to JP63043076A priority Critical patent/JPH01216282A/ja
Publication of JPH01216282A publication Critical patent/JPH01216282A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、例えば半導体ウェハから分割された個々の
ICチップ等の特性検査を行う際に使用される回路基板
の検査方法及び回路基板の検査装置に関するものである
(従来の技術) 半導体ウェハ上に数閤角の大きさで多数形成されたIC
回路の特性を個々に検査していく際に、プローバと呼ば
れる検査装置が使用される。このようなプローバの具体
例が例えば特公昭62−53943号公報に記載されて
おり、その装置においては、ウェハ表面に近接させて平
行に配設されるガイド板を設け、このガイド板の数mm
角の領域内に、一つの回路内における電極部の配列パタ
ーンと同一の配列位置で複数のプローブガイド孔が穿設
されている。これらのプローブガイド孔にそれぞれテス
トプローブの各先端側を挿通して保持することによって
、各テストプローブ先端が電極部の配列パターンと同一
の配列位置に位置するようになされている。
上記構成のプローバにおいては、ガイド板の下側に設け
られているウェハ載置テーブル上にウェハを載置した後
、プローバ本体に対する上記ウェハの位置決め操作がま
ず行われる。このとき、各テストプローブ先端側を保持
している上記ガイド板が、その直下位置、すなわち測定
位置にある回路表面を覆うために、この回路での表面パ
ターンを上方より直接観察することはできないものとな
るが、ウェハ上には所定のピッチで同一回路パターンが
基盤目状に繰返された構成となっていることから、測定
位置から離れた回路での表面パターンを顕微鏡で上方よ
り観察してプローバ本体に対するウェハの位置決めを行
うことで、測定位置における回路と各テストプローブと
が間接的に位置決めされ、その後、各テストプローブ先
端を電極部に当接させて特性検査が行われる。
ところで上記のようにウェハに近接して平行に配設され
るガイド板でテストプローブ先端側を保持する構成は、
回路表面の外周縁に沿って多列の電極部配列パターンを
有するrc回路、さらにマトリックス状の電極部配列パ
ターンとして多数の電極部を有するIC回路における特
性検査にも、その配列パターンに合わせたプローブガイ
ド孔を有するガイド板を設けることで容易に適用するこ
とができる。上記のような、例えばマトリックス状のパ
ターンで電極部を配列するIC回路は、例えばフリップ
チップと呼ばれる回路素子において採用される。このフ
リップチップは、ウェハから個々の回路毎に分割された
ICチップを、例えばハイブリッドICを構成するセラ
ミックス基板、或いはプリント基板等に直接的に取付は
得るように、各電極部にボール状ハンダ等を溶着させて
、回路表面よりも突出させた電極部構成となされるもの
であって、いわゆるフェースダウンボンディングによっ
て上記セラミックス基板やプリント基板に取付けられる
(発明が解決しようとする問題点) 上記、フリップチップは、ウェハから個々のICチップ
に分割された状態が半導体製造工場から出荷される最終
製品形態となり、したがって上記ウェハ状態で特性検査
を行ったとしても、その後に行われるICチップへの分
割工程等で不良を生ずる可能性があり、このため上記の
ようなフリップチップにおいては、その最終製品形態で
ある分割後のICチップに対して特性検査を行うことが
望ましい。
しかしながら、前記した従来装置においては、ウェハ上
の測定位置とは異なる位置での回路パターンによって位
置決めを行うことが前提となっているために、分割後の
ICチップ個々に対しては位置決めを行うことができず
、したがって特性検査を行えないという問題があった。
そこでガイド板からのプローブの突出長を長くし、回路
基板表面とガイド板との間の距離を大きくして、側方よ
り外周側のプローブ先端と電極部との当接状態を観察し
ながら位置決めを行う構成とすること等が考えられるが
、このときにはプローブの突出自由長が長くなるために
、その先端位置とガイド板のガイド孔との位置ズレが大
きくなるおそれがあり、こ 。
のため精度の良い特性検査が行われなくなる。
この発明は上記に鑑みなされたものであって、その目的
は、例えば上記のようにウェハから個々のICチップに
分割された微小な回路基板に対しても、精度の高い特性
検査を行うことが可能な回路基板の検査方法及び回路基
板の検査装置を提供することにある。
(問題点を解決するための手段) そこで第1請求項記載の回路基板の検査方法は、回路基
板の表面に設けられている複数の電極部にそれぞれテス
トプローブ先端を当接させて検査を行う回路基板の検査
方法であって、ガイド板のプローブガイド領域に上記電
極部と略同一の配列位置で複数の貫通孔を穿設してこれ
らの貫通孔に上記テストプローブの各先端側を挿通させ
、上記ガイド板と回路基板表面とをほぼ平行に位置させ
た後、上記プローブガイド領域の内部又は近傍の光透過
性領域に形成している位置決め用マーカと、上記回路基
板表面の特定パターンとの相対的な位置決めを行い、次
いで上記ガイド板を回路基板表面側に相対移動させて各
テストプローブ先端を電極部に当接させるものである。
また第2請求項記載の回路基板の検査装置は、回路基板
の表面に設けられている複数の電極部にそれぞれテスト
プローブ先端を当接させて検査を行う回路基板の検査装
置であって、上記回路基板表面とほぼ平行に配設される
ガイド板を設け、このガイド板のプローブガイド領域に
は、上記電極部と略同一の配列位置にそれぞれ貫通孔を
穿設すると共に、上記プローブガイド領域の内部又は近
傍の光透過性領域に、上記回路基板表面の特定パターン
との位置合わせによってこの回路基板と上記ガイド板と
の相対的な位置決めを行うためのマーカを形成し、上記
各貫通孔にそれぞれ上記テストプローブの各先端側を挿
通させている。
(作用) 上記においては、回路基板表面が、これに近接させて配
設されるガイド板によって覆われる場合にも、上記ガイ
ド板の光透過性領域を通して、上記回路基板表面の局部
的なパターンを直接的に観察することができる。したが
って上記光透過性領域に形成したマーカと、回路基板表
面の特定パターンとの位置決めを行うことが可能であり
、これによって、ガイド板の各貫通孔に挿通したテスト
プローブの各先端を各電極部位置に合わせて正確に位置
させることができる。この結果、例えば前記したウェハ
から個々に分割されたICチップにおいても、個々に正
確な位置決めを行うことができるので、精度の良い特性
検査を行うことが可能となる。
(実施例) 次にこの発明の回路基板の検査方法及び回路基板の検査
装置の具体的な実施例について、図面を参照しつつ詳細
に説明する。
第1図には、この発明を適用して構成した一実施例にお
けるプローバの要部縦断面模式図を示しており、同図に
おいて、1は、プローバ本体における固定フレームであ
って、この固定フレーム1には、その水平部2の略中心
位置に、後述するガイド板5が取付けられる開口が形成
され、この開口の下側に、被検査体となるtCチップ、
すなわち回路基板20の載置される載置テーブル3が配
設されている。この載置テーブル3は水平面において直
交するX−Yの二軸方向の移動と上下Z軸方向の移動、
及びθ方向の回転移動とを行わせることが可能である。
また上記開口の上方には顕微鏡4が設けられており、こ
の顕微鏡4によって、上記開口側の拡大像を観察し得る
ようになされている。
上記ガイド板5は、第2図にその拡大断面図を示すよう
に、二枚の透明ガラス板6.7を相互に接着して構成し
ている。下板7は厚さ0.5mm、直径19mmの円板
状をなしており、軸心を挟む対称位置にそれぞれ2列の
貫通孔8・・8が形成されると共に、これらの貫通孔8
より軸心側の下面に、例えば十字線状の像を与えるマー
カ9が形成されている。上記貫通孔8の直径は0.2 
m+a、また配列ピッチは0.4Mである。上記の透明
ガラス板6.7としては、例えばHOYA■製の感光性
ガラスPEG3を用いることにより、半導体ICの製造
におけるフォトリソ工程と同様に、フォトマスクを介し
て紫外線を照射して、上記感光性ガラスに選択的な感光
領域を形成し、次いで酸でエツチングすることによって
、上記フォトマスクのパターンと同一配列位置に貫通孔
8・・8を形成することができる。またこのとき同時に
十字状に感光された領域は、その線幅をlOμm程度と
し、上記貫通孔8の口径よりも充分に小さくすることに
よって、エツチング液による浸食の度合、すなわちエツ
チング速度に差を生じ、上記貫通孔8が形成された場合
にも上記十字状感光領域においては貫通を生じず、十字
状の窪みとしてわずかな段差を生じた状態とすることが
できる。この十字状段差を上記顕微鏡4で観察される十
字状のマーカ9とすることが可能である。
またガラス板7表面に、フォトマスクの製作工程と同様
に、蒸着或いはスパッタリングによってクロム薄膜を形
成し、このクロム薄膜を選択的にエツチングすることに
よって、十字状のマーカ9を形成することも可能である
。いずれにおいても、半導体製造におけるフォトリソ工
程でのパターニング精度と略同一の精度で、ガラス板7
に複数の貫通孔8・・8と、これらの貫通孔8に対する
精密な相対位置精度を有するマーカ9を形成することが
できる。
一方、上記上板6は厚さ1mm、直径20mmの円板で
あって、軸心側には上記各貫通孔8と略同心の位置に、
例えば直径0.3胴程度のガイド孔10・・lOがそれ
ぞれ穿設されると共に、上記マーカ9を上部側から覆う
領域には直径2 mmの貫通開口11が形成されている
。また同図において12.12は、このガイド板5をプ
ローバ本体に固定取付けするための取付穴である。なお
上記上板6は例えばアルミナ等の不透明なセラミック板
で構成することも可能であり、この場合にも上記マーカ
9の形成領域を、上記貫通開口11を通して上方より観
察し得るように構成される。また上板6と下板7とを一
体化して一枚の感光性ガラスで構成することも可能であ
り、この場合には、前記エツチングによって、まず下面
側から貫通孔8を形成した後、上面側からガイド孔lO
に応する径の穴加工を行っていき、これを中途部で停止
することによって、貫通孔8とガイド孔10とを同軸上
に径の異なる連通孔として形成することができる。
第3図には、上記プローバによって、特性の検査が行わ
れるICチップ、すなわち回路基板20の表面における
各電極部21の配列パターンの一例を示している。図の
場合には、回路基板20の外周縁に沿って、その内側に
二列の配列パターンで多数の電極部21・・21が形成
されている。そして第4図には、上記回路基板20検査
用のガイド板5の平面図を示している。この図のように
、上記ガイド板5における貫通孔8の配列パターンは、
上記回路基板20の電極部21の配列パターンと同一と
なされ、そしてこれらの貫通孔8の内側配列の内方4箇
所に、上記十字上マーカ9がそれぞれ形成されている。
一方、上記回路基板20表面にも、上記マーカ9にそれ
ぞれ応する位置に十字状の特定パターン22・・22が
形成されている。
そして上記構成のガイド板5の各貫通孔8に、第2図に
おいて二点鎖線で示すように、それぞれテストプローブ
13の各先端側が挿通される。これらのテストプローブ
13は、絶縁性の可撓性ガイドチューブ14に、例えば
タングステン線より成る導電性ワイヤ15を挿通させて
構成されており、上記ガイドチューブ14の先端から上
記導電性ワイヤ15を数鵬突出した形状となされている
この先端側の突出した導電性ワイヤ15を上記各貫通孔
8に挿通すると共に、ガイドチューブ14の先端側を上
記ガイド孔11に挿入して、各テストプローブ13の先
端側を保持するようになされている。また上記各テスト
プローブ13の後端側は、第1図に示すように、上記ガ
イドチューブ14に連なるスリーブ16で、前記固定フ
レーム1の垂直部17に電気的に絶縁して保持されると
共に、上記導電性ワイヤ15に連なる後端のターミナル
部1日にリード線19がそれぞれ接続され、特性検査用
コンピュータ装置(ICテスタ)との電気的な接続がな
されている。なお上記ガラス板7下面よりわずかに下方
へと突出する各導電性ワイヤ15の各先端は、前記載置
テーブル3の載置面と平行な一平面上にそれぞれ位置す
るように調節されている。
上記構成のプローバによってICチップ、すなわち回路
基板20の特性検査を行う場合には、まず下降位置に位
置する載置テーブル3上に回路基板20を載置させ、例
えば真空吸着によってこの回路基板20を上記載置テー
ブル3上に固定する。
次いで上記載置テーブル3を上昇させて、テストプロー
ブ13先端が回路基板20表面よりわずかに離間した位
置で停止し、この位置において、顕微鏡4を通して、ガ
イド板5に形成されている十字状マーカ9と回路基板2
0に形成されている十字状の特定パターン22との重な
り状態を観察する。両者にズレがある場合には、上記載
置テーブル3のX軸、或いはY軸方向の水平移動、また
θ方向の回転移動によって上記マーカ9と特定パターン
22とが一致するように載置テーブル3を位置決めする
。そして一致が得られた状態でi1置テーブル3を上昇
させ、テストプローブ13先端を回路基板20表面に当
接させる。この状態において、図示しないICテスタか
ら上記各テストプローブ13を通して回路基板20に電
源が供給され、また各種特性が測定されることとなる。
こうして測定が終了すると、載置テーブル3を下降し、
真空吸着による固定を解除して回路基板20が取り出さ
れ、上記ICテスタの良否の判別結果に応じた区分けが
行われる。次いで新たな回路基板20が上記載置テーブ
ル3上に載置され、上記の操作が繰返されることとなる
以上の説明のように上記実施例においては、被検査体で
あるICチップ、すなわち回路基板20の表面に形成さ
れている複数の電極部21及び特定パターン22に同一
の配列位置でガイド板5に複数の貫通孔8とマーカ9と
が形成されており、また少なくとも上記マーカ9の形成
領域は光透過性となされているので、このガイド板5が
回路基板20に近接する位置で平行に配設され、上記回
路基板20表面を覆う場合にも、上記光透過性領域を通
して回路基板20表面のパターンを局部的に観察するこ
とが可能である。これにより上記光透過性領域における
ガイド板5のマーカ9と回路基板20の特定パターン2
2とを同時に上方より顕微鏡4で観察することが可能と
なり、したがって両者間の相対位置の調整を行うことが
できる。この結果、各貫通孔8がそれぞれ回路基板20
の各電極部21上に正確に位置する位置決めが可能とな
り、さらにこれらの貫通孔8に挿通された各テストプロ
ーブ13における上記貫通孔8かられずかに突出する先
一端部も各電極部21上に正確に位置することとなる。
したがって各テストプローブ13と各電極部21との正
確な当接状態が得られ、また精度の良い特性検査を行う
ことができる。
また上記実施例のように、ガイド板5を感光性ガラスを
用いて構成することによって、各貫通孔8とマーカ9と
を、半導体製造工程において形成されていく回路パター
ンと同程度の位置精度で形成することが可能となり、こ
れによっても各テストプローブ13と電極部21とのよ
り正確な位置決めを与えることができる。
また上記実施例のようにガイド板5の全体を透明ガラス
板で構成する場合には、マーカ9と特定パターン22と
の重なり状態のみならず、各テストプローブ13と電極
部21との当接状態を上方より直接的に確認することも
可能となるので、さらに正確な位置決めを行えることと
なる。
なお上記実施例はこの発明を限定するものではなく、こ
の発明の範囲内で種々の変更が可能であり、例えば上記
実施例においてはガイド板5には、ICチップの電極部
配列パターンに応じて外周縁に沿って二列の配列パター
ンで貫通孔8を形成し、この貫通孔8の形成されている
プローブガイド領域より内方の四箇所にマーカ9の形成
される光透過性領域を設けた例について説明したが、例
えば第5図に示すようなICチップの電極部の配列パタ
ーンに応じて、内方にプローブガイド領域を、またその
外方四隅に光透過性領域を形成する構成とすることもで
きる。さらに上記実施例においては、マーカ9を四箇所
に設けた例を挙げたが、少なくとも三箇所以上に設ける
ことによって位置決めを行うことが可能である。また上
記においては、ウェハから分割された個々のICチップ
を被検査体として適用した例について説明したが、例え
ばハイブリッドIC全体を被検査体とするようなその他
の回路基板の検査にもこの発明の適用が可能である。
(発明の効果) 上記のようにこの発明の回路基板の検査方法及び回路基
板の検査装置においては、テストプローブを保持してい
るガイド板の光透過性領域を通して回路基板表面の局部
的なパターンを直接的に観察することが可能であるので
、上記テストプローブと回路基板との相対的な位置決め
操作を行うことが可能となり、この結果、例えばウェハ
がら分割された個々のICチップに対しでも各電極部へ
の正確な当接状態を与えることができるので、精度の良
い特性検査を行うことができる。
【図面の簡単な説明】
第1図はこの発明を適用して構成したプローバの要部断
面模式図、第2図は上記プローバにおいて用いているガ
イド板の拡大断面図、第3図はICチップの表面パター
ンの一例を示す拡大平面図、第4図は上記ガイド板の平
面図、第5図はICチップの表面パターンの他の例を示
す拡大平面図である。 5・・・ガイド板、8・・・貫通孔、9・・・マーカ、
13・・・テストプローブ、20・・・回路基板、21
・・・電極部、22・・・特定パターン。 第1図

Claims (1)

  1. 【特許請求の範囲】 1、回路基板の表面に設けられている複数の電極部にそ
    れぞれテストプローブ先端を当接させて検査を行う回路
    基板の検査方法であって、ガイド板のプローブガイド領
    域に上記電極部と略同一の配列位置で複数の貫通孔を穿
    設してこれらの貫通孔に上記テストプローブの各先端側
    を挿通させ、上記ガイド板と回路基板表面とをほぼ平行
    に位置させた後、上記プローブガイド領域の内部又は近
    傍の光透過性領域に形成している位置決め用マーカと、
    上記回路基板表面の特定パターンとの相対的な位置決め
    を行い、次いで上記ガイド板を回路基板表面側に相対移
    動させて各テストプローブ先端を電極部に当接させるこ
    とを特徴とする回路基板の検査方法。 2、回路基板の表面に設けられている複数の電極部にそ
    れぞれテストプローブ先端を当接させて検査を行う回路
    基板の検査装置であって、上記回路基板表面とほぼ平行
    に配設されるガイド板を設け、このガイド板のプローブ
    ガイド領域には、上記電極部と略同一の配列位置にそれ
    ぞれ貫通孔を穿設すると共に、上記プローブガイド領域
    の内部又は近傍の光透過性領域に、上記回路基板表面の
    特定パターンとの位置合わせによってこの回路基板と上
    記ガイド板との相対的な位置決めを行うためのマーカを
    形成し、上記各貫通孔にそれぞれ上記テストプローブの
    各先端側を挿通させていることを特徴とする回路基板の
    検査装置。
JP63043076A 1988-02-24 1988-02-24 回路基板の検査方法及び回路基板の検査装置 Pending JPH01216282A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63043076A JPH01216282A (ja) 1988-02-24 1988-02-24 回路基板の検査方法及び回路基板の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63043076A JPH01216282A (ja) 1988-02-24 1988-02-24 回路基板の検査方法及び回路基板の検査装置

Publications (1)

Publication Number Publication Date
JPH01216282A true JPH01216282A (ja) 1989-08-30

Family

ID=12653757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63043076A Pending JPH01216282A (ja) 1988-02-24 1988-02-24 回路基板の検査方法及び回路基板の検査装置

Country Status (1)

Country Link
JP (1) JPH01216282A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200488135Y1 (ko) * 2018-06-14 2018-12-17 박철규 섀도우 마스크 위치고정장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200488135Y1 (ko) * 2018-06-14 2018-12-17 박철규 섀도우 마스크 위치고정장치

Similar Documents

Publication Publication Date Title
US6239590B1 (en) Calibration target for calibrating semiconductor wafer test systems
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
JPH02181946A (ja) ウエハ試験用探触板
JPH02237047A (ja) 半導体試験装置
JP2006173503A (ja) プローブカード、その製造方法、およびアライメント方法
JPH09304436A (ja) プローブカード
KR100393452B1 (ko) 반도체소자검사용 기판의 제조방법
JP2004063877A (ja) ウェハの位置決め修正方法
JP2012127731A (ja) 電気的接続装置及びその製造方法
JPH01216282A (ja) 回路基板の検査方法及び回路基板の検査装置
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP3135135B2 (ja) 半導体装置,その製造方法,その試験方法及びその試験装置
JPS6049643A (ja) ウエハ検査装置
JP3446636B2 (ja) コンタクトプローブ及びプローブ装置
JPS6170735A (ja) 電気測定用アライメントマ−クを有するウエハまたはチツプ
JPH04228B2 (ja)
JPH04364054A (ja) 検査装置およびその方法
JP2000114324A (ja) プローブカード、並びに半導体装置の検査装置及び検査方法
JPH04186855A (ja) プロービング装置
JPH03196633A (ja) 半導体集積回路装置及び半導体ウエハ
JPS6394650A (ja) プロ−ブ装置
JPH0833415B2 (ja) プローブカード
JP2001118889A (ja) 半導体検査装置及びその製造方法
TW202234067A (zh) 探針卡用對準晶片、探針卡及探針卡修補方法
JPH0433353A (ja) Icチップの試験装置