JP2001118889A - 半導体検査装置及びその製造方法 - Google Patents
半導体検査装置及びその製造方法Info
- Publication number
- JP2001118889A JP2001118889A JP29420099A JP29420099A JP2001118889A JP 2001118889 A JP2001118889 A JP 2001118889A JP 29420099 A JP29420099 A JP 29420099A JP 29420099 A JP29420099 A JP 29420099A JP 2001118889 A JP2001118889 A JP 2001118889A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- probe
- semiconductor
- probes
- electrode pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】周辺部のみに電極パッドが配列された複数の半
導体装置を一括同時に電気的特性の検査を可能とし、そ
れによって製造歩留まりを向上させ、製造コストを低減
し、安価で高信頼性を有する半導体検査装置を実現す
る。 【解決手段】検査ウエハ11は複数の検査領域17を有
し一つの領域17が、一つの被検査物に対応する。被検
査物は周辺部に複数の電極パッドが配列されている。一
つの領域17に配置された複数のプローブ13は被検査
物の電極パッドの位置に対応した位置に配列され、両持
ち梁12は一つの領域17の周辺部に複数形成され、梁
12上にプローブ13が形成される。二次側電極パッド
16は各領域17内であって、プローブ13の内周側に
形成される。したがって、一つの領域17内のプローブ
13はその領域17内の電極パッド16に接続され、プ
ローブ13が他の検査領域17の二次側電極パッド16
と接続されることは無い。
導体装置を一括同時に電気的特性の検査を可能とし、そ
れによって製造歩留まりを向上させ、製造コストを低減
し、安価で高信頼性を有する半導体検査装置を実現す
る。 【解決手段】検査ウエハ11は複数の検査領域17を有
し一つの領域17が、一つの被検査物に対応する。被検
査物は周辺部に複数の電極パッドが配列されている。一
つの領域17に配置された複数のプローブ13は被検査
物の電極パッドの位置に対応した位置に配列され、両持
ち梁12は一つの領域17の周辺部に複数形成され、梁
12上にプローブ13が形成される。二次側電極パッド
16は各領域17内であって、プローブ13の内周側に
形成される。したがって、一つの領域17内のプローブ
13はその領域17内の電極パッド16に接続され、プ
ローブ13が他の検査領域17の二次側電極パッド16
と接続されることは無い。
Description
【0001】
【発明の属する技術分野】本発明は、ウエハ上に形成さ
れた半導体素子あるいは半導体デバイスの検査装置に係
り、特にプロービング検査およびバーンイン検査など半
導体製造工程における電気的特性測定用の半導体検査装
置及びその製造方法に関する。
れた半導体素子あるいは半導体デバイスの検査装置に係
り、特にプロービング検査およびバーンイン検査など半
導体製造工程における電気的特性測定用の半導体検査装
置及びその製造方法に関する。
【0002】
【従来の技術】IC(集積回路)やLSI(大規模集積
回路)などの半導体素子では、シリコンウエハ表面に回
路を形成するまでのいわゆる前工程と、このシリコンウ
エハを個別のチップに切り離して樹脂やセラミック等で
封止するまでのいわゆる後工程とに大別される。
回路)などの半導体素子では、シリコンウエハ表面に回
路を形成するまでのいわゆる前工程と、このシリコンウ
エハを個別のチップに切り離して樹脂やセラミック等で
封止するまでのいわゆる後工程とに大別される。
【0003】これらの半導体装置では前工程中の所定の
段階において、各回路の電気的特性検査が行われ、チッ
プ単位で良品、不良品の判定が行われる。上記の電気的
特性検査は各回路間の導通の良否を判別するプロービン
グ検査と、150℃程度の高温中で熱的、電気的ストレ
スを回路に付与して不良を加速選別するバーンイン検査
とに分別できる。
段階において、各回路の電気的特性検査が行われ、チッ
プ単位で良品、不良品の判定が行われる。上記の電気的
特性検査は各回路間の導通の良否を判別するプロービン
グ検査と、150℃程度の高温中で熱的、電気的ストレ
スを回路に付与して不良を加速選別するバーンイン検査
とに分別できる。
【0004】プロービング検査、バーンイン検査共に、
被検ウエハと外部の検査システムとの基本的な接続手段
は同様であり、被検ウエハ上に数十ないし数百μmピッ
チでパターニングされた、数十ないし数百μm角、厚さ
1μm程度の個々のアルミニウム合金あるいはその他の
合金の電極パッドに対して、個々に導電性の微細なプロ
ーブを機械的に押圧する方法が採用されている。
被検ウエハと外部の検査システムとの基本的な接続手段
は同様であり、被検ウエハ上に数十ないし数百μmピッ
チでパターニングされた、数十ないし数百μm角、厚さ
1μm程度の個々のアルミニウム合金あるいはその他の
合金の電極パッドに対して、個々に導電性の微細なプロ
ーブを機械的に押圧する方法が採用されている。
【0005】従来、用いられていたプローブの構造を図
6および図7に示す。図6に示した個々のプローブ61
は、主にタングステン製で先端径数十μm、長さ数十m
mの細針であり、先端位置が被検ウエハの各電極パッド
に対応するよう基板62および絶縁治具63に固定ある
いは成形されている。
6および図7に示す。図6に示した個々のプローブ61
は、主にタングステン製で先端径数十μm、長さ数十m
mの細針であり、先端位置が被検ウエハの各電極パッド
に対応するよう基板62および絶縁治具63に固定ある
いは成形されている。
【0006】図7に示した個々のプローブ71は、主に
メッキの積み上げにより成形された半球状の金属突起あ
るいはシリコン基板の異方性エッチング穴をメッキ型と
して形成した角錐状の金属突起などであり、ポリイミド
などの有機薄膜72の表面にこの金属突起の集合体が形
成されている。
メッキの積み上げにより成形された半球状の金属突起あ
るいはシリコン基板の異方性エッチング穴をメッキ型と
して形成した角錐状の金属突起などであり、ポリイミド
などの有機薄膜72の表面にこの金属突起の集合体が形
成されている。
【0007】ところで、半導体チップの高密度・高集積
化に伴い、電極パッド面積の減少と電極パッド間の狭ピ
ッチ化が進んでおり、上記の検査プローブの構造では対
応しきれなくなってきている。
化に伴い、電極パッド面積の減少と電極パッド間の狭ピ
ッチ化が進んでおり、上記の検査プローブの構造では対
応しきれなくなってきている。
【0008】このため、特開平6−196537号公報
あるいは特開平9−274055公報などにおいて、半
導体チップの高密度・高集積化に対応しようとするプロ
ーブカードやバーンイン装置の構造や検査方法が提案さ
れている。
あるいは特開平9−274055公報などにおいて、半
導体チップの高密度・高集積化に対応しようとするプロ
ーブカードやバーンイン装置の構造や検査方法が提案さ
れている。
【0009】つまり、上記公報に記載された検査方法
は、複数のプローブを有するプローブカードにより半導
体チップを検査するものである。そして、1枚のプロー
ブカードでは、高密度で多数の電極パッドを有する半導
体チップを検査することは、困難であるため、プローブ
の配置位置が、それぞれ異なる複数のプローブカードを
準備し、その複数のプローブカードを順番に使用して半
導体チップの検査を行うものである。
は、複数のプローブを有するプローブカードにより半導
体チップを検査するものである。そして、1枚のプロー
ブカードでは、高密度で多数の電極パッドを有する半導
体チップを検査することは、困難であるため、プローブ
の配置位置が、それぞれ異なる複数のプローブカードを
準備し、その複数のプローブカードを順番に使用して半
導体チップの検査を行うものである。
【0010】
【発明が解決しようとする課題】しかしながら、上記、
従来技術で述べたような半導体装置の検査方法では、以
下に示すような解決すべき課題がある。つまり、図6に
示したプローブ構造では、個々のプローブを所定の検査
構造体に高精度に位置決め・固定することに多大な時間
を必要とし、プローブ構造体を安価に量産することが困
難であった。
従来技術で述べたような半導体装置の検査方法では、以
下に示すような解決すべき課題がある。つまり、図6に
示したプローブ構造では、個々のプローブを所定の検査
構造体に高精度に位置決め・固定することに多大な時間
を必要とし、プローブ構造体を安価に量産することが困
難であった。
【0011】また、個々のプローブを位置決め・固定す
るための作業のための領域をプローブ近辺に多く必要と
したため、基板内により多くのプローブを配置すること
が困難であり、一回に検査できる電極パッド数あるいは
チップ数が限られていた。
るための作業のための領域をプローブ近辺に多く必要と
したため、基板内により多くのプローブを配置すること
が困難であり、一回に検査できる電極パッド数あるいは
チップ数が限られていた。
【0012】さらに、上述したような理由により、個々
のプローブ長が数十mm程度と大きくしなければなら
ず、各プローブ内の電気的抵抗値等が大きく、100M
Hz程度以上の高速デバイスの検査が実質上不可能であ
った。
のプローブ長が数十mm程度と大きくしなければなら
ず、各プローブ内の電気的抵抗値等が大きく、100M
Hz程度以上の高速デバイスの検査が実質上不可能であ
った。
【0013】また、個々のプローブ先端の曲率半径が大
きく、被検ウエハの電極パッド表面に形成された絶縁性
の自然酸化膜を破壊するために、大きな押圧荷重および
電極パッド表面をスクライブ(けがき)する動作を必要
とするため、プローブ先端の摩耗を早め、プローブの寿
命(耐用検査回数)が短かったばかりか、スクライブに
より発生する電極パッドの塵埃が、半導体装置製造にお
ける環境を汚染する問題があった。
きく、被検ウエハの電極パッド表面に形成された絶縁性
の自然酸化膜を破壊するために、大きな押圧荷重および
電極パッド表面をスクライブ(けがき)する動作を必要
とするため、プローブ先端の摩耗を早め、プローブの寿
命(耐用検査回数)が短かったばかりか、スクライブに
より発生する電極パッドの塵埃が、半導体装置製造にお
ける環境を汚染する問題があった。
【0014】また、図7に示したプローブ構造では、ポ
リイミドなどの有機薄膜表面に被検ウエハの電極パッド
に対応して微細なピッチでプローブが配置されるため、
被検ウエハの反りやプローブの高さのばらつきにより生
じるプローブと対応する電極パッドとの距離のばらつき
を独立に吸収することが困難であった。
リイミドなどの有機薄膜表面に被検ウエハの電極パッド
に対応して微細なピッチでプローブが配置されるため、
被検ウエハの反りやプローブの高さのばらつきにより生
じるプローブと対応する電極パッドとの距離のばらつき
を独立に吸収することが困難であった。
【0015】また、プローブ71は、被検ウエハと大き
く線膨張係数の異なるポリイミドなどの有機薄膜を基材
としているため、150℃程度の高温中で行われるバー
ンイン検査では、被検ウエハとの間に大きな熱膨張差が
生じ、中心から離れた位置にあるプローブでは被検ウエ
ハの電極パッドとプローブとの位置ずれが生じる場合が
あった。
く線膨張係数の異なるポリイミドなどの有機薄膜を基材
としているため、150℃程度の高温中で行われるバー
ンイン検査では、被検ウエハとの間に大きな熱膨張差が
生じ、中心から離れた位置にあるプローブでは被検ウエ
ハの電極パッドとプローブとの位置ずれが生じる場合が
あった。
【0016】また、特開平6-196537号公報に記
載された技術にあっては、プローブの配置の異なる6枚
のプローブカードを順番に使用することで、6個の半導
体チップの検査を行うシステムであるが、プローブ梁の
最小ピッチが100×150μmであるため、これ以下
の電極パッドが形成された半導体チップの検査をする場
合に不具合が生じる。例えば、マイクロコンピュータ用
の半導体チップにおいては、複数の電極パッドが周辺部
に配列されているものの、電極パッドどうしの間隔が6
0〜80μmの狭ピッチのものがあるため、効率良く検
査することが困難である。
載された技術にあっては、プローブの配置の異なる6枚
のプローブカードを順番に使用することで、6個の半導
体チップの検査を行うシステムであるが、プローブ梁の
最小ピッチが100×150μmであるため、これ以下
の電極パッドが形成された半導体チップの検査をする場
合に不具合が生じる。例えば、マイクロコンピュータ用
の半導体チップにおいては、複数の電極パッドが周辺部
に配列されているものの、電極パッドどうしの間隔が6
0〜80μmの狭ピッチのものがあるため、効率良く検
査することが困難である。
【0017】このため、1個の半導体チップの検査をす
るために、少なくとも2枚のプローブカードが必要とな
り、製造コスト及び検査コストが高くなってしまう。
るために、少なくとも2枚のプローブカードが必要とな
り、製造コスト及び検査コストが高くなってしまう。
【0018】また、特開平9−274055号公報に記
載された技術でも、配置の異なる6枚のプローブカード
を積層し、多層配線基板との組み合せで、1個の半導体
チップを検査するシステムであるため、上記特開平6-
196537号公報に記載された技術と同様に、製造コ
ストが高くなってしまうという不具合が生じる。
載された技術でも、配置の異なる6枚のプローブカード
を積層し、多層配線基板との組み合せで、1個の半導体
チップを検査するシステムであるため、上記特開平6-
196537号公報に記載された技術と同様に、製造コ
ストが高くなってしまうという不具合が生じる。
【0019】したがって、たとえ、その周辺部のみに、
電極パッドが配列された半導体チップであっても、電極
パッド間が極小である場合は、上記公報記載に技術にお
いては、複数のプローブカードを使用しなければなら
ず、検査コストが高くなるという問題があった。
電極パッドが配列された半導体チップであっても、電極
パッド間が極小である場合は、上記公報記載に技術にお
いては、複数のプローブカードを使用しなければなら
ず、検査コストが高くなるという問題があった。
【0020】さらに、周辺部のみに電極パッドが配列さ
れた半導体チップを複数個、同時に検査することが可能
であれば、検査コストを低減することが可能であるが、
上記公報記載の技術では、困難であった。
れた半導体チップを複数個、同時に検査することが可能
であれば、検査コストを低減することが可能であるが、
上記公報記載の技術では、困難であった。
【0021】本発明の目的は、周辺部のみに電極パッド
が配列された複数の半導体装置を一括同時に電気的特性
の検査を可能とし、それによって製造歩留まりを向上さ
せ、製造コストを低減し、安価で高信頼性を有する半導
体検査装置及びその製造方法を実現することである。
が配列された複数の半導体装置を一括同時に電気的特性
の検査を可能とし、それによって製造歩留まりを向上さ
せ、製造コストを低減し、安価で高信頼性を有する半導
体検査装置及びその製造方法を実現することである。
【0022】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成される。 (1)シリコン基板の一方の面に形成されたプローブ
と、上記シリコン基板の他方の面に形成された電極と、
上記プローブと上記電極とを電気的に導通する手段とを
備え、周辺部に複数の電極パッドが配列された半導体装
置の電気的特性を検査するための半導体検査装置におい
て、一つの上記半導体装置を検査するための検査領域で
あって、この検査領域は、上記検査領域の周辺部の上記
半導体装置の電極パッドに対応する位置に配置された複
数のプローブと、これら複数のプローブの配置位置の内
周側に配置された複数の電極パッドとを有し、上記検査
領域が、上記シリコン基板上に複数個形成されている。
め、本発明は次のように構成される。 (1)シリコン基板の一方の面に形成されたプローブ
と、上記シリコン基板の他方の面に形成された電極と、
上記プローブと上記電極とを電気的に導通する手段とを
備え、周辺部に複数の電極パッドが配列された半導体装
置の電気的特性を検査するための半導体検査装置におい
て、一つの上記半導体装置を検査するための検査領域で
あって、この検査領域は、上記検査領域の周辺部の上記
半導体装置の電極パッドに対応する位置に配置された複
数のプローブと、これら複数のプローブの配置位置の内
周側に配置された複数の電極パッドとを有し、上記検査
領域が、上記シリコン基板上に複数個形成されている。
【0023】(2)好ましくは、上記(1)において、
上記検査領域の周辺部には、複数の両持ち梁が形成さ
れ、これら両持ち梁に上記複数のプローブが形成されて
いる。
上記検査領域の周辺部には、複数の両持ち梁が形成さ
れ、これら両持ち梁に上記複数のプローブが形成されて
いる。
【0024】(3)また、好ましくは、上記(2)にお
いて、上記検査領域どうしが隣接する領域に位置する上
記両持ち梁は、2つの検査領域に共用とし、一つの両持
ち梁に、2つの検査領域のプローブが形成されている。
いて、上記検査領域どうしが隣接する領域に位置する上
記両持ち梁は、2つの検査領域に共用とし、一つの両持
ち梁に、2つの検査領域のプローブが形成されている。
【0025】(4)シリコン基板の一方の面に形成され
たプローブと、上記シリコン基板の他方の面に形成され
た電極と、上記プローブと上記電極とを電気的に導通す
る手段とを有し、周辺部に複数の電極パッドが配列され
た半導体装置の電気的特性を検査するための半導体検査
装置の製造方法において、上記シリコン基板を、それぞ
れが、被検査体である上記半導体装置に対応する複数の
検査領域に分割し、それぞれの検査領域の周辺部に、上
記半導体装置の電極パッドに対応する位置に複数のプロ
ーブを形成し、これら複数のプローブの配置位置の内周
側に複数の電極パッドを形成する。
たプローブと、上記シリコン基板の他方の面に形成され
た電極と、上記プローブと上記電極とを電気的に導通す
る手段とを有し、周辺部に複数の電極パッドが配列され
た半導体装置の電気的特性を検査するための半導体検査
装置の製造方法において、上記シリコン基板を、それぞ
れが、被検査体である上記半導体装置に対応する複数の
検査領域に分割し、それぞれの検査領域の周辺部に、上
記半導体装置の電極パッドに対応する位置に複数のプロ
ーブを形成し、これら複数のプローブの配置位置の内周
側に複数の電極パッドを形成する。
【0026】(5)好ましくは、上記(4)において、
上記検査領域の周辺部に、複数の両持ち梁を形成し、こ
れら両持ち梁に上記複数のプローブを形成する。
上記検査領域の周辺部に、複数の両持ち梁を形成し、こ
れら両持ち梁に上記複数のプローブを形成する。
【0027】(6)また、好ましくは、上記(5)にお
いて、上記検査領域どうしが隣接する領域に位置する上
記両持ち梁は、2つの検査領域に共用とし、一つの両持
ち梁に、2つの検査領域のプローブを形成する。
いて、上記検査領域どうしが隣接する領域に位置する上
記両持ち梁は、2つの検査領域に共用とし、一つの両持
ち梁に、2つの検査領域のプローブを形成する。
【0028】検査領域が、検査領域の周辺部に複数のプ
ローブと、これら複数のプローブの配置位置の内周側に
配置された複数の電極パッドとを有し、上記検査領域
が、上記シリコン基板上に複数個形成されていることに
より、複数の被検査体を、大領域一括検査することが可
能となる。
ローブと、これら複数のプローブの配置位置の内周側に
配置された複数の電極パッドとを有し、上記検査領域
が、上記シリコン基板上に複数個形成されていることに
より、複数の被検査体を、大領域一括検査することが可
能となる。
【0029】また、検査領域どうしが隣接する領域に位
置する両持ち梁は、2つの検査領域に共用とし、一つの
両持ち梁に、2つの検査領域のプローブを形成すること
により、シリコン基板の面積を有効に利用することがで
きる。
置する両持ち梁は、2つの検査領域に共用とし、一つの
両持ち梁に、2つの検査領域のプローブを形成すること
により、シリコン基板の面積を有効に利用することがで
きる。
【0030】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を説明する。図1は、本発明の一実施形態
である半導体検査装置の概略構成を示す平面及び断面図
であり、図1の(A)は上面、図1の(B)は、(A)
のB−B線に沿った断面、図1の(C)は下面を示す。
の実施の形態を説明する。図1は、本発明の一実施形態
である半導体検査装置の概略構成を示す平面及び断面図
であり、図1の(A)は上面、図1の(B)は、(A)
のB−B線に沿った断面、図1の(C)は下面を示す。
【0031】図1において、検査ウエハ(シリコン基
板)11は、複数の両持ち梁12と、両持ち梁12に形
成されたプローブ13と、貫通孔14と、配線15と、
電極パッド16とを有している。
板)11は、複数の両持ち梁12と、両持ち梁12に形
成されたプローブ13と、貫通孔14と、配線15と、
電極パッド16とを有している。
【0032】そして、検査ウエハ11は、複数の検査領
域17(図示した例では9つの検査領域)を有し、一つ
検査領域17が、一つの被検査物である半導体チップに
対応する。この被検査物である半導体チップは板状であ
り、一方の面の周辺部に複数の電極パッドが配列されて
いる。一つの検査領域17に配置された複数のプローブ
13は、検査される半導体チップの電極パッドの位置に
対応した位置に配列されている。
域17(図示した例では9つの検査領域)を有し、一つ
検査領域17が、一つの被検査物である半導体チップに
対応する。この被検査物である半導体チップは板状であ
り、一方の面の周辺部に複数の電極パッドが配列されて
いる。一つの検査領域17に配置された複数のプローブ
13は、検査される半導体チップの電極パッドの位置に
対応した位置に配列されている。
【0033】したがって、両持ち梁12は、一つの検査
領域17の周辺部に複数形成され、これら両持ち梁12
上にプローブ13が形成されている。そして、検査領域
17が互いに隣接する領域に該当する部分に位置する両
持ち梁12には、それぞれ2つのプローブ13が形成さ
れている。また、一つの検査領域17のみに属する両持
ち梁12、つまり、検査ウエハ11全体の周辺部分に配
列された両持ち梁12には、1つのプローブ13が形成
されている。このプローブ13は検査ウエハ11の底面
より数μmから数十μm突き出している。
領域17の周辺部に複数形成され、これら両持ち梁12
上にプローブ13が形成されている。そして、検査領域
17が互いに隣接する領域に該当する部分に位置する両
持ち梁12には、それぞれ2つのプローブ13が形成さ
れている。また、一つの検査領域17のみに属する両持
ち梁12、つまり、検査ウエハ11全体の周辺部分に配
列された両持ち梁12には、1つのプローブ13が形成
されている。このプローブ13は検査ウエハ11の底面
より数μmから数十μm突き出している。
【0034】貫通孔14は、検査ウエハ11の上面と下
面とを貫通する孔であり、複数のプローブ13と同数個
形成されている。そして、配線15は個々のプローブ1
3からそれぞれに対応する貫通孔14を経て検査ウエハ
11の反対面(上面)の二次側電極パッド16まで形成
されている。
面とを貫通する孔であり、複数のプローブ13と同数個
形成されている。そして、配線15は個々のプローブ1
3からそれぞれに対応する貫通孔14を経て検査ウエハ
11の反対面(上面)の二次側電極パッド16まで形成
されている。
【0035】二次側電極パッド16は、各検査領域17
内であって、周辺部に形成されたプローブ13の内周側
に形成されている。したがって、一つの検査領域17内
のプローブ13は、その検査領域17内の二次側電極パ
ッド16に接続されており、プローブ13が他の検査領
域17の二次側電極パッド16と接続されることは無
い。
内であって、周辺部に形成されたプローブ13の内周側
に形成されている。したがって、一つの検査領域17内
のプローブ13は、その検査領域17内の二次側電極パ
ッド16に接続されており、プローブ13が他の検査領
域17の二次側電極パッド16と接続されることは無
い。
【0036】上記検査ウエハ11の構成により、複数の
半導体チップを複数の検査領域17に配置して、一括し
て検査することができる。なお、一括して検査可能な領
域は、検査ウエハ11の全面が良いが、全面では無く、
半導体チップの数チップごとに分けて検査できるように
分割しても良い。
半導体チップを複数の検査領域17に配置して、一括し
て検査することができる。なお、一括して検査可能な領
域は、検査ウエハ11の全面が良いが、全面では無く、
半導体チップの数チップごとに分けて検査できるように
分割しても良い。
【0037】図1の例では、上述したように、9チップ
一括検査できる構造になっている。
一括検査できる構造になっている。
【0038】図2は、本発明の一実施形態である半導体
検査装置の検査ウエハ11の加工工程(a)〜(f)を
示す図であり、断面により上記工程を示す図である。
検査装置の検査ウエハ11の加工工程(a)〜(f)を
示す図であり、断面により上記工程を示す図である。
【0039】(a)基板となるシリコンウエハ21は、
例えば直径200mm、厚さ400μmとする。大きさ
や厚さに特に制限はないが、製造コストの低減や検査装
置の省スペース化、加工時間の短縮などを考慮し、検査
ウエハ11と同形状で出来るだけ薄い方が良い。このシ
リコンウエハ21の両表面に厚さ0.5μmの酸化シリ
コン膜22を形成する。
例えば直径200mm、厚さ400μmとする。大きさ
や厚さに特に制限はないが、製造コストの低減や検査装
置の省スペース化、加工時間の短縮などを考慮し、検査
ウエハ11と同形状で出来るだけ薄い方が良い。このシ
リコンウエハ21の両表面に厚さ0.5μmの酸化シリ
コン膜22を形成する。
【0040】(b)工程(a)の終了後、フォトリソグ
ラフィ工程によりシリコンエッチング用のパターンを形
成する。すなわち、酸化シリコン膜22の表面にフォト
レジストを塗布し、パターンを描いたフォトマスクを用
いて露光、現像、エッチングすることにより、酸化シリ
コン膜22を部分的に除去し、開口部分を有するパター
ンを形成する。次に、70℃の30%水酸化カリウム水
溶液で異方性エッチングを行い、酸化シリコンパターン
の開口部からシリコンウエハ21を侵食させて高さ30
μmのプローブ23を形成する。ここで、シリコンウエ
ハ21をエッチングするためのパターンに酸化シリコン
膜22を用いたが、代わりに窒化シリコン膜を用いても
良い。また、シリコンウエハ21のエッチング液に水酸
化カリウム水溶液を用いたが、それ以外の異方性エッチ
ング液、例えばテトラメチルアンモニウムハイドロオキ
サイド、エチレンジアミンピロカテコール、ヒドラジン
等を用いても良い。
ラフィ工程によりシリコンエッチング用のパターンを形
成する。すなわち、酸化シリコン膜22の表面にフォト
レジストを塗布し、パターンを描いたフォトマスクを用
いて露光、現像、エッチングすることにより、酸化シリ
コン膜22を部分的に除去し、開口部分を有するパター
ンを形成する。次に、70℃の30%水酸化カリウム水
溶液で異方性エッチングを行い、酸化シリコンパターン
の開口部からシリコンウエハ21を侵食させて高さ30
μmのプローブ23を形成する。ここで、シリコンウエ
ハ21をエッチングするためのパターンに酸化シリコン
膜22を用いたが、代わりに窒化シリコン膜を用いても
良い。また、シリコンウエハ21のエッチング液に水酸
化カリウム水溶液を用いたが、それ以外の異方性エッチ
ング液、例えばテトラメチルアンモニウムハイドロオキ
サイド、エチレンジアミンピロカテコール、ヒドラジン
等を用いても良い。
【0041】(c)酸化シリコン膜パターンを除去し、
再度、シリコンウエハ21の全面に酸化シリコン膜24
を2μm形成する。そして、工程(b)と同様にフォト
リソグラフィ工程によりシリコンエッチング用のパター
ンを形成し、異方性エッチングにより厚さ50μm、長
さ2mmの両持ち梁25を形成する。両持ち梁25の形
状は、押圧荷重をかけた場合に破壊されなければ、上述
した寸法以外の寸法でも良い。
再度、シリコンウエハ21の全面に酸化シリコン膜24
を2μm形成する。そして、工程(b)と同様にフォト
リソグラフィ工程によりシリコンエッチング用のパター
ンを形成し、異方性エッチングにより厚さ50μm、長
さ2mmの両持ち梁25を形成する。両持ち梁25の形
状は、押圧荷重をかけた場合に破壊されなければ、上述
した寸法以外の寸法でも良い。
【0042】(d)酸化シリコン膜パターンを除去し、
シリコンウエハ21の全面に酸化シリコン膜26を形成
する。次に、フォトリソグラフィ工程によりシリコンエ
ッチング用のパターンを形成し、RIE(Reacri
ve Ion Etching)装置により貫通孔27
を形成する。このときの貫通孔27は直径100μmで
ある。ただし、貫通孔27の大きさは、個々の半導体チ
ップの大きさの中に電極パッド数分が形成されればこれ
以外の大きさでも良い。また、貫通穴27の加工には異
法性エッチングを用いても良い。
シリコンウエハ21の全面に酸化シリコン膜26を形成
する。次に、フォトリソグラフィ工程によりシリコンエ
ッチング用のパターンを形成し、RIE(Reacri
ve Ion Etching)装置により貫通孔27
を形成する。このときの貫通孔27は直径100μmで
ある。ただし、貫通孔27の大きさは、個々の半導体チ
ップの大きさの中に電極パッド数分が形成されればこれ
以外の大きさでも良い。また、貫通穴27の加工には異
法性エッチングを用いても良い。
【0043】(e)酸化シリコン膜パターンを除去し、
シリコンウエハ21の全面に酸化シリコン膜28を3μ
m形成する。この酸化シリコン膜28はプローブ23と
二次側電極パッド30とを接続する配線29(工程
(f)で形成)を流れる電流が、検査ウエハ内部に漏電
させないためのものであるため、これ以外の厚さで形成
しても良い。また、酸化シリコン膜ではなく、150℃
以上で溶融しなければその他の絶縁膜を形成しても良
い。
シリコンウエハ21の全面に酸化シリコン膜28を3μ
m形成する。この酸化シリコン膜28はプローブ23と
二次側電極パッド30とを接続する配線29(工程
(f)で形成)を流れる電流が、検査ウエハ内部に漏電
させないためのものであるため、これ以外の厚さで形成
しても良い。また、酸化シリコン膜ではなく、150℃
以上で溶融しなければその他の絶縁膜を形成しても良
い。
【0044】(f)フォトリソグラフィ工程により酸化
シリコン膜28の表面にフォトレジストパターンを形成
後、シリコンウエハ21の全面にスパッタリング装置を
用いてまずクロム膜を0.1μm形成し、続いてニッケ
ル膜を1μm形成する。その後、リフトオフ法を用いて
フォトレジストとフォトレジスト上のクロム膜とニッケ
ル膜を除去し、配線29および二次側電極パッド30を
形成する。
シリコン膜28の表面にフォトレジストパターンを形成
後、シリコンウエハ21の全面にスパッタリング装置を
用いてまずクロム膜を0.1μm形成し、続いてニッケ
ル膜を1μm形成する。その後、リフトオフ法を用いて
フォトレジストとフォトレジスト上のクロム膜とニッケ
ル膜を除去し、配線29および二次側電極パッド30を
形成する。
【0045】配線29および二次側電極パッド30の成
膜装置はスパッタリング装置に限らず、蒸着装置やCV
D(Chemical Vapor Depositi
on)装置を用いても良い。
膜装置はスパッタリング装置に限らず、蒸着装置やCV
D(Chemical Vapor Depositi
on)装置を用いても良い。
【0046】また、配線29および二次側電極パッド3
0の形成方法はリフトオフ法に限らず、検査ウエハ21
の全面に絶縁膜を形成後、さらに全面に配線用の薄膜を
形成後、フォトリソグラフィ工程でエッチングにより形
成しても良い。
0の形成方法はリフトオフ法に限らず、検査ウエハ21
の全面に絶縁膜を形成後、さらに全面に配線用の薄膜を
形成後、フォトリソグラフィ工程でエッチングにより形
成しても良い。
【0047】なお、このときのエッチングはエッチング
液を用いたウェットエッチングでもイオンミリング装置
などを用いたドライエッチングでもどちらでも良い。さ
らに、配線材料は150℃以上で溶融せず、導電性があ
り、薄膜形成可能な材料、例えば金、銅、白金、チタ
ン、コバルト、モリブデン、タングステンなどでも良
い。
液を用いたウェットエッチングでもイオンミリング装置
などを用いたドライエッチングでもどちらでも良い。さ
らに、配線材料は150℃以上で溶融せず、導電性があ
り、薄膜形成可能な材料、例えば金、銅、白金、チタ
ン、コバルト、モリブデン、タングステンなどでも良
い。
【0048】図2に示した製造方法は、各検査領域17
を形成するための方法であり、検査ウエハ11に、複数
の検査領域17が形成される。つまり、シリコン基板1
1の一方の面に形成されたプローブ13と、シリコン基
板11の他方の面に形成された電極パッド16と、プロ
ーブ13と電極パッド16とを電気的に導通する手段と
を有し、周辺部に複数の電極パッドが配列された半導体
装置の電気的特性を検査するための半導体検査装置の製
造方法において、シリコン基板11を、それぞれが、被
検査体である半導体装置に対応する複数の検査領域17
に分割し、それぞれの検査領域17の周辺部に、半導体
装置の電極パッドに対応する位置に複数のプローブ13
を形成し、これら複数のプローブ13の配置位置の内周
側に複数の電極パッド16を形成する。
を形成するための方法であり、検査ウエハ11に、複数
の検査領域17が形成される。つまり、シリコン基板1
1の一方の面に形成されたプローブ13と、シリコン基
板11の他方の面に形成された電極パッド16と、プロ
ーブ13と電極パッド16とを電気的に導通する手段と
を有し、周辺部に複数の電極パッドが配列された半導体
装置の電気的特性を検査するための半導体検査装置の製
造方法において、シリコン基板11を、それぞれが、被
検査体である半導体装置に対応する複数の検査領域17
に分割し、それぞれの検査領域17の周辺部に、半導体
装置の電極パッドに対応する位置に複数のプローブ13
を形成し、これら複数のプローブ13の配置位置の内周
側に複数の電極パッド16を形成する。
【0049】図3は本発明の一実施形態によるプロービ
ング検査装置の構造を示す断面図である。図3におい
て、検査ウエハ11には変形が容易な両持ち梁12が形
成され、両持ち梁12にはプローブ13が形成されてい
る。
ング検査装置の構造を示す断面図である。図3におい
て、検査ウエハ11には変形が容易な両持ち梁12が形
成され、両持ち梁12にはプローブ13が形成されてい
る。
【0050】それぞれのプローブ13と二次側電極パッ
ド16とは、配線15によって接続されており、二次側
電極パッド16はポゴピン33を備えた押圧機構支持基
板34と接続されている。
ド16とは、配線15によって接続されており、二次側
電極パッド16はポゴピン33を備えた押圧機構支持基
板34と接続されている。
【0051】この押圧機構支持基板34と接続された検
査ウエハ11を被検ウエハ31に形成された電極パッド
32の位置と、検査ウエハ11に形成されたプローブ1
2の位置とを合わせて接続させ、圧力をかけることによ
り、一定の荷重がプローブ13に印加される。これによ
って、電極パッド32に形成された自然酸化膜を突き破
り、電極パッド32とプローブ13との電気的接続を可
能にする。
査ウエハ11を被検ウエハ31に形成された電極パッド
32の位置と、検査ウエハ11に形成されたプローブ1
2の位置とを合わせて接続させ、圧力をかけることによ
り、一定の荷重がプローブ13に印加される。これによ
って、電極パッド32に形成された自然酸化膜を突き破
り、電極パッド32とプローブ13との電気的接続を可
能にする。
【0052】図4は、本発明の一実施形態によるプロー
ビング検査方法の説明図である。図4において、被検ウ
エハ31には数百個のチップが形成されている。検査ウ
エハ11を、プロービング検査領域41から順番に72
まで移動させながらプロービング検査を行っていく。図
4では9チップずつ一括検査するようになっているが、
一括検査できるチップ数に制限はない。
ビング検査方法の説明図である。図4において、被検ウ
エハ31には数百個のチップが形成されている。検査ウ
エハ11を、プロービング検査領域41から順番に72
まで移動させながらプロービング検査を行っていく。図
4では9チップずつ一括検査するようになっているが、
一括検査できるチップ数に制限はない。
【0053】図5は、本発明の一実施形態によるバーン
イン検査装置の構造を示す断面図である。図2で説明し
た加工工程を経て、検査ウエハ11は、被検ウエハ31
と同サイズあるいはそれ以下のサイズに形成するが、例
えば、径8インチの被検ウエハ31に対して径6インチ
の検査ウエハ11を切断して組み合せ、径8インチの被
検ウエハ31を一括検査することも可能である。これは
歩留まりなどを考慮したもので、例えば、検査ウエハ1
1の一部が破損した場合でも容易に交換することで製造
コストを低減することが可能である。
イン検査装置の構造を示す断面図である。図2で説明し
た加工工程を経て、検査ウエハ11は、被検ウエハ31
と同サイズあるいはそれ以下のサイズに形成するが、例
えば、径8インチの被検ウエハ31に対して径6インチ
の検査ウエハ11を切断して組み合せ、径8インチの被
検ウエハ31を一括検査することも可能である。これは
歩留まりなどを考慮したもので、例えば、検査ウエハ1
1の一部が破損した場合でも容易に交換することで製造
コストを低減することが可能である。
【0054】また、バーンイン検査では150℃前後と
いう高温で長時間の電気的測定を行うため、被検ウエハ
31と同じ材質であるシリコンを検査ウエハ11に用い
ることで、熱膨張によるプローブ13の位置ずれなども
発生しない。
いう高温で長時間の電気的測定を行うため、被検ウエハ
31と同じ材質であるシリコンを検査ウエハ11に用い
ることで、熱膨張によるプローブ13の位置ずれなども
発生しない。
【0055】図5において、被検ウエハ31は補強板7
4に固定されている。また、検査ウエハ11と接続して
いる押圧機構支持基板34と、被検ウエハ31に接続し
ている補強板74とはバーンイン検査用パック75によ
って固定されているため、被検ウエハ21と検査ウエハ
11とは高精度に位置合わせできる。バーンイン検査用
パック53の材質は150℃以上でも熱変形が小さい、
例えば、窒化アルミニウムやインバーなどのシリコンと
の熱膨張係数差が小さい材質が良い。
4に固定されている。また、検査ウエハ11と接続して
いる押圧機構支持基板34と、被検ウエハ31に接続し
ている補強板74とはバーンイン検査用パック75によ
って固定されているため、被検ウエハ21と検査ウエハ
11とは高精度に位置合わせできる。バーンイン検査用
パック53の材質は150℃以上でも熱変形が小さい、
例えば、窒化アルミニウムやインバーなどのシリコンと
の熱膨張係数差が小さい材質が良い。
【0056】ただし、バーンイン検査用パック75には
被検ウエハ31に形成された電極パッド32と検査ウエ
ハ11に形成されたプローブ13との電気的測定用の配
線51を取り出すための端子76が形成されている。
被検ウエハ31に形成された電極パッド32と検査ウエ
ハ11に形成されたプローブ13との電気的測定用の配
線51を取り出すための端子76が形成されている。
【0057】以上のように、本発明の一実施形態によれ
ば、検査ウエハ11には、互いに隣接する複数の検査領
域17が配置され、各検査領域17は、一方の面の周辺
部に複数のプローブ13が配列され、他方の面には、プ
ローブ13に接続された複数の二次側電極パッド16
が、プローブ13の内周側に形成されている。
ば、検査ウエハ11には、互いに隣接する複数の検査領
域17が配置され、各検査領域17は、一方の面の周辺
部に複数のプローブ13が配列され、他方の面には、プ
ローブ13に接続された複数の二次側電極パッド16
が、プローブ13の内周側に形成されている。
【0058】したがって、一つの検査領域17内のプロ
ーブ13は、その検査領域17内の二次側電極パッド1
6に接続されており、プローブ13が他の検査領域17
の二次側電極パッド16と接続されることは無く、周辺
部のみに電極パッドが配列された複数の半導体チップを
一括同時検査を可能とし、それによって製造歩留まりを
向上させ、製造コストを低減し、安価で高信頼性を有す
る半導体検査装置及びその製造方法を実現することがで
きる。
ーブ13は、その検査領域17内の二次側電極パッド1
6に接続されており、プローブ13が他の検査領域17
の二次側電極パッド16と接続されることは無く、周辺
部のみに電極パッドが配列された複数の半導体チップを
一括同時検査を可能とし、それによって製造歩留まりを
向上させ、製造コストを低減し、安価で高信頼性を有す
る半導体検査装置及びその製造方法を実現することがで
きる。
【0059】なお、上記実施形態においては、検査領域
17が互いに隣接する領域に該当する部分に位置する両
持ち梁12は、2つの検査領域に共用とし、それぞれ2
つのプローブ13が形成されているように構成したが、
検査領域17が互いに隣接する領域に該当する部分に位
置する両持ち梁12を、それぞれの検査領域17毎に形
成し、一つの両持ち梁12には一つのプローブ13のみ
形成するように構成することもできる。
17が互いに隣接する領域に該当する部分に位置する両
持ち梁12は、2つの検査領域に共用とし、それぞれ2
つのプローブ13が形成されているように構成したが、
検査領域17が互いに隣接する領域に該当する部分に位
置する両持ち梁12を、それぞれの検査領域17毎に形
成し、一つの両持ち梁12には一つのプローブ13のみ
形成するように構成することもできる。
【0060】一つの両持ち梁12に二つのプローブ13
を形成する場合は、一つのプローブを形成する場合に比
較して、検査ウエハ11の面積を有効に利用することが
できるとともに、長手方向の寸法を大とすることがで
き、弾力性を向上することができる。
を形成する場合は、一つのプローブを形成する場合に比
較して、検査ウエハ11の面積を有効に利用することが
できるとともに、長手方向の寸法を大とすることがで
き、弾力性を向上することができる。
【0061】
【発明の効果】本発明によれば、周辺部のみに電極パッ
ドが配列された複数の半導体装置を一括同時に電気的特
性の検査を可能とし、それによって製造歩留まりを向上
させ、製造コストを低減し、安価で高信頼性を有する半
導体検査装置及びその製造方法を実現することができ
る。
ドが配列された複数の半導体装置を一括同時に電気的特
性の検査を可能とし、それによって製造歩留まりを向上
させ、製造コストを低減し、安価で高信頼性を有する半
導体検査装置及びその製造方法を実現することができ
る。
【図1】本発明の一実施形態である半導体検査装置の概
略構成を示す平面及び断面図である。
略構成を示す平面及び断面図である。
【図2】本発明の一実施形態である半導体検査装置の検
査ウエハの加工工程を示す図である。
査ウエハの加工工程を示す図である。
【図3】本発明の一実施形態によるプロービング検査装
置の構造を示す断面図である。
置の構造を示す断面図である。
【図4】本発明の一実施形態によるプロービング検査方
法の説明図である。
法の説明図である。
【図5】本発明の一実施形態によるバーンイン検査装置
の構造を示す断面図である。
の構造を示す断面図である。
【図6】従来技術におけるプローブの一例の断面図であ
る。
る。
【図7】従来技術におけるプローブの他の例の断面図で
ある。
ある。
11 検査ウエハ 12 両持ち梁 13 プローブ 14 貫通孔 15 配線 16 二次側電極パッド 21 シリコオンウエハ 22 シリコン酸化膜 23 プローブ 24 シリコン酸化膜 25 両持ち梁 26 シリコン酸化膜 27 貫通孔 28 シリコン酸化膜 29 配線 30 二次側電極パッド 31 被検ウエハ 32 電極パッド 33 ポゴピン 34 押圧機構支持基板 41〜72 プロービング検査領域 73 外部配線 74 補強板 75 バーンイン検査用パック 76 端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 喜重 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 難波 正昭 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 青木 英之 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 2G011 AA16 AA21 AB06 AC06 AC14 AE03 4M106 AA01 AA02 BA01 BA14 CA56 CA60 DD04 DD06
Claims (6)
- 【請求項1】シリコン基板の一方の面に形成されたプロ
ーブと、上記シリコン基板の他方の面に形成された電極
と、上記プローブと上記電極とを電気的に導通する手段
とを備え、周辺部に複数の電極パッドが配列された半導
体装置の電気的特性を検査するための半導体検査装置に
おいて、 一つの上記半導体装置を検査するための検査領域であっ
て、この検査領域は、上記検査領域の周辺部の、上記半
導体装置の電極パッドに対応する位置に配置された複数
のプローブと、これら複数のプローブの配置位置の内周
側に配置された複数の電極パッドとを有し、上記検査領
域が、上記シリコン基板上に複数個形成されていること
を特徴とする半導体検査装置。 - 【請求項2】請求項1記載の半導体検査装置において、
上記検査領域の周辺部には、複数の両持ち梁が形成さ
れ、これら両持ち梁に上記複数のプローブが形成されて
いることを特徴をする半導体検査装置。 - 【請求項3】請求項2記載の半導体検査装置において、
上記検査領域どうしが隣接する領域に位置する上記両持
ち梁は、2つの検査領域に共用とし、一つの両持ち梁
に、2つの検査領域のプローブが形成されていることを
特徴とする半導体検査装置。 - 【請求項4】シリコン基板の一方の面に形成されたプロ
ーブと、上記シリコン基板の他方の面に形成された電極
と、上記プローブと上記電極とを電気的に導通する手段
とを有し、周辺部に複数の電極パッドが配列された半導
体装置の電気的特性を検査するための半導体検査装置の
製造方法において、 上記シリコン基板を、それぞれが、被検査体である上記
半導体装置に対応する複数の検査領域に分割し、 それぞれの検査領域の周辺部に、上記半導体装置の電極
パッドに対応する位置に複数のプローブを形成し、 これら複数のプローブの配置位置の内周側に複数の電極
パッドを形成することことを特徴とする半導体検査装置
の製造方法。 - 【請求項5】請求項4記載の半導体検査装置の製造方法
において、上記検査領域の周辺部に、複数の両持ち梁を
形成し、これら両持ち梁に上記複数のプローブを形成す
ることを特徴をする半導体検査装置の製造方法。 - 【請求項6】請求項5記載の半導体検査装置の製造方法
において、上記検査領域どうしが隣接する領域に位置す
る上記両持ち梁は、2つの検査領域に共用とし、一つの
両持ち梁に、2つの検査領域のプローブを形成すること
を特徴とする半導体検査装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29420099A JP2001118889A (ja) | 1999-10-15 | 1999-10-15 | 半導体検査装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29420099A JP2001118889A (ja) | 1999-10-15 | 1999-10-15 | 半導体検査装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001118889A true JP2001118889A (ja) | 2001-04-27 |
Family
ID=17804624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29420099A Pending JP2001118889A (ja) | 1999-10-15 | 1999-10-15 | 半導体検査装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001118889A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004015030A (ja) * | 2002-06-12 | 2004-01-15 | Hitachi Ltd | 半導体装置の製造方法 |
WO2009147717A1 (ja) * | 2008-06-02 | 2009-12-10 | 株式会社アドバンテスト | プローブウエハ、プローブ装置および試験システム |
-
1999
- 1999-10-15 JP JP29420099A patent/JP2001118889A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004015030A (ja) * | 2002-06-12 | 2004-01-15 | Hitachi Ltd | 半導体装置の製造方法 |
WO2009147717A1 (ja) * | 2008-06-02 | 2009-12-10 | 株式会社アドバンテスト | プローブウエハ、プローブ装置および試験システム |
JP5314683B2 (ja) * | 2008-06-02 | 2013-10-16 | 株式会社アドバンテスト | プローブウエハ、プローブ装置および試験システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
JP4514855B2 (ja) | プロービングカードの製造方法 | |
KR100385963B1 (ko) | 반도체 검사장치 및 이를 이용한 반도체장치 제조방법 | |
US6420892B1 (en) | Calibration target for calibrating semiconductor wafer test systems | |
US6548315B2 (en) | Manufacture method for semiconductor inspection apparatus | |
JP4414502B2 (ja) | プロービングカード | |
JP2004288672A (ja) | 半導体集積回路装置の製造方法 | |
JP2002082130A (ja) | 半導体素子検査装置及びその製造方法 | |
TWI807415B (zh) | 半導體元件的測試方法 | |
KR100393452B1 (ko) | 반도체소자검사용 기판의 제조방법 | |
JP2007049161A (ja) | ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法 | |
JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
KR20100069300A (ko) | 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법 | |
JP3955795B2 (ja) | 半導体装置の製造方法 | |
JP3735556B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR200454211Y1 (ko) | 가이드 구조물을 갖는 프로브 조립체 | |
JP3620982B2 (ja) | 半導体検査装置の製造方法 | |
JP2001118889A (ja) | 半導体検査装置及びその製造方法 | |
JP2933331B2 (ja) | 半導体装置の検査装置 | |
KR100214162B1 (ko) | 마이크로 팁 상부에 수직형 프로브를 가지는 웨이퍼프로브카드 및 그 제조방법 | |
JP2009250697A (ja) | 半導体集積回路装置の製造方法およびメンブレン型のプローブ・カード | |
JP2002134572A (ja) | 半導体素子検査装置 | |
KR20230044303A (ko) | 프로브 카드용 얼라이먼트 칩, 프로브 카드 및 프로브 카드 보수 방법 | |
TW200525160A (en) | Apparatus and method for measuring substrate units on substrate | |
JP5077736B2 (ja) | 接触子組立体及びこれを用いたlsiチップ検査装置 |