JPH03196633A - 半導体集積回路装置及び半導体ウエハ - Google Patents

半導体集積回路装置及び半導体ウエハ

Info

Publication number
JPH03196633A
JPH03196633A JP33928289A JP33928289A JPH03196633A JP H03196633 A JPH03196633 A JP H03196633A JP 33928289 A JP33928289 A JP 33928289A JP 33928289 A JP33928289 A JP 33928289A JP H03196633 A JPH03196633 A JP H03196633A
Authority
JP
Japan
Prior art keywords
bump
metal layer
integrated circuit
positioning
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33928289A
Other languages
English (en)
Inventor
Yoshihiro Shigeta
善弘 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP33928289A priority Critical patent/JPH03196633A/ja
Publication of JPH03196633A publication Critical patent/JPH03196633A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バンプを備えた半導体集積回路装置及びこの
半導体集積回路装置が配置された半導体ウェハに関し、
特に、半導体集積回路装置の電気的試験を行なう場合に
、プローブをバンプに正確に接触させる際の目印とする
プローブ位置決め用バンプ部を形成する技術に関するも
のである。
〔従来の技術〕
近年、サーマルヘッド装置やフラットパネルの表示装置
等を駆動するICにおいては、これらの装置の小型化に
伴い高密度の実装手段が要請されている。この高密度実
装を可能とする手段としてT A B (Tape A
utomated bonding)があり、このTA
Bを用いる場合にはICチップのボンディング領域にそ
れぞれ突出した金属バンプをもつバンプ電極部を形成す
る必要がある。第5図を参照して、そのバンプ電極部の
構造を説明する。
第5図(a)に示すように、シリコン半導体基板1上に
引出し配線12が/lにより形成されており、この上に
酸化シリコン又は窒化シリコンからなる保護膜14が被
覆されている。この保護膜14に開口部15を開孔した
後、開口部15を通して引出し配線12と導電接触する
ようにTiPdAu合金からなる下地金属層1Gが被着
され、この下地金属層16の上に無電解メツキ等により
金のバンプ18が形成される。この下地金属層16及び
バンプ18から構成されるバンプ電極部6の構造を上方
から観察すると、第5図(b)に示すように、バンプ1
8の周囲に下地金属層16が見られ、更にその周囲に保
護膜14を透して引出し配線12が見られる。
通常、半導体ウェハに集積回路を形成した後にウェハプ
ロセスの最終段階として電気的特性の試験が行なわれる
。上記ハンプ電極部6を備える半導体チップの場合には
、第6図(a)に示すように、半導体チップ4の周縁近
傍に並列するバンプ電極部6のバンプ18にプローバー
の測定用プローブ20を接触させて入出力特性等を測定
している。
測定用プローブ20はバンプ18のピッチ間隔に合致し
た間隔で配列されているので、顕微鏡を通して半導体ウ
ェハ上を観察しながら、測定用プローブ20の幾つかを
対応するバンプ18上に正確に接触させれば、他の測定
用プローブ20もそれぞれ対応するバンプ18に接触さ
せることができる。ここで、バンプ18の寸法は縦40
 l1mX横40pm、バンプ18のピッチ間隔は約5
0μm、測定用プローブ20の先端部の直径は約30μ
mとなっている。
〔発明が解決しようとする課題〕
今日、半導体装置の高集積化に伴ってバンプ電極部6の
数も増加する傾向にあり、半導体チップ上には微細なバ
ンプ18が狭間隔で並列している場合が多い。したがっ
て、測定用プローブ20をバンプ18上に接触させる操
作は本来的に難しいが、第6図(b)に示すように、バ
ンプ18が測定用プローブ自体によってほとんど隠され
、操作をする者がバンプ18の位置を充分に確認できな
い場合がある。こうなると、測定用プローブ20を正確
な位置に重ね合わせることは非常に困難となる。
この場合、バンプ18よりも面積の広い下地金属層16
を目印にして位置合わせをすることも考えられるが、下
地金属層16と、保護膜14を透して見える引出し配線
12とが同系色であるため、両者の境界を明瞭に認識で
きず、やはり測定用プローブ20の正確な位置合わせは
困難であった。
そこで、本発明は上記問題点を解決するものであり、そ
の課題は、プローブの位置合わせのために新たな構造を
形成するのではなく、既存のバンプ電極部の構造を改善
して測定用プローブの位置合わせに適する目印とするこ
とにより、新たな製造工程を要さず、正確かつ容易に測
定用プローブをバンプに合わせ接触させることのできる
半導体集積回路装置及び半導体ウェハを提供することに
ある。
C課題を解決するための手段〕 上記課題を解決するために、本発明が講じた手段は、 半導体集積回路装置において、集積回路を有するチップ
上であって集積回路の構成部から延出する引出し配線の
非形成領域上に、下地金属層とこの上に形成された金属
バンプとから構成されるプローブ位置決め用バンプ部を
設けるものである。
また、集積回路を存するチップ上であって集積回路の構
成部から延出する引出し配線が形成された領域上に、下
地金属層とこの上に形成された金属バンプとから構成さ
れるプローブ位置決め用バンプ電極部を形成し、少なく
ともプローブ位置決め用バンプ電極部の近傍において下
地金属層が引出し配線を隠蔽する構造にするものである
更に、半導体ウェハ内に、上記いずれかの半導体集積回
路装置を作り込み配置するものである。
〔作用〕
引出し配線のない領域上に形成されたプローブ位置決め
用バンプ部をプローバーめ顕微鏡により上方から観察し
た場合には、下地金属層の周囲に保護膜を介した引出し
配線が存在しないので、引出し配線により怒わされるこ
となく下地金属層の輪郭を明瞭に視認することができる
。したがって、プローブが金属バンプの寸法に近い径を
有している場合にあっても、この下地金属層の輪郭を目
印としてプローブをプローブ位置決め用バンプ部の金属
バンプ上に正確に合わせることができる。
また、下地金属層が引出し配線を隠蔽するプローブ位置
決め用バンプ電極部においても、少なくとも下地金属層
の両側には引出し配線は見られず、引出し配線に妨害さ
れずに下地金属層の側辺を明瞭に視認できる。したがっ
て、この側辺を目印にして容易にプローブを位置合わせ
することができる。また、このプローブ位置決め用バン
プ電極部は、後の実装工程において通常のバンプ電極部
として用いることができるので、位置合わせのためにの
み用いるスペースが不要である。
このプローブ位置決め用バンプ部又は位置決め用バンプ
電極部を半導体集積回路装置内の一部に形成しておけば
、プローブは半導体装置上のバンプ電極部の配列に合致
するように併設されているので、プローブをそれらの金
属バンプに合わせることにより、他の全てのバンプにも
プローブは自動的に接触する。この場合、プローブ位置
決め用バンプ部又は位置決め用バンプ電極部は半導体集
積回路装置内の3箇所以上の場所に形成することが望ま
しい。
上記プローブ位置決め用バンプ部又は位置決め用バンプ
電極部は、従来のバンプ電極部のうちの一部の引出し配
線を形成しないか又はその形状を変更することにより形
成してもよいし、或いは、半導体集積回路装置上の他の
新たな領域に形成してもよい。前者の場合には引出し配
線のパターンのみの変更で簡単に形成することができ、
また、後者の場合にあっても従来のバンブ電極と同時並
行して形成できるから、半導体装置の製造工程自体を変
更する必要はない。
以上説明したプローブ位置決め用バンプ部又は位置決め
用バンプ電極部を備えた半導体集積回路装置を半導体ウ
ェハ内に何箇所か形成すれば、半導体ウェハに適合した
プローバーを用いることによりウェハ単位で電気的特性
を試験することができる。具体的態様としては、複数の
半導体集積回路装置のうちの数個の半導体集積回路装置
の一部又は全部のバンプ電極部をプローブ位置決め用と
してもよいし、すべての半導体集積回路装置に数個のプ
ローブ位置決め用バンプ部又は位置決め用バンプ電極部
を備えてもよい。半導体ウェハ内には、5か所にプロー
ブ位置決め用バンプ部又は位置決め用バンプ電極部を備
えた半導体集積回路装置半導体装置を配置することが望
ましい。
[実施例] 次に、添付図面を参照して本発明の詳細な説明する。
(第1実施例) 第1図には第1実施例の位置決め用バンプ部6aを示す
。半導体基板1上は引出し配線が形成されることなく直
接にSiO□、5izN4等の保護膜14で被覆され、
この保護膜14の一部を開孔して開口部15が設けられ
、次に下地金属層16aがTiPdAu合金で形成され
、その下地金属層16aの一部上に金属バンプ18aが
金の無電解メツキにより形成される。これらの開口部1
5、下地金属層16a及び金属バンプ18aは、他の領
域で形成される引出し配線上に形成される通常のバンブ
電極と同時並行して形成される。
このように形成された位置決め用バンプ部6aにあって
は、第1図(b)に示すように、下地金属層16aの周
囲に、従来保護膜14を透して見えていた引出し配線が
存在しないため、金属バンプ18aよりも広い面積を被
覆する下地金属層16aの輪郭を明瞭に視認することが
できる。したがって、この下地金属層16aを目印とし
てプローブを正確に金属バンプ18aに接触させること
ができる。
上記位置決め用バンプ部6aは半導体装置の製造工程に
おいて引出し配線の形成パターンのみを変更すれば形成
できるから、本実施例は極めて容易に実施できる。
次に、半導体ウェハ単位にてプロービングする場合には
、この位置決め用バンプ部6aを備えた半導体装置、即
ち位置決め用半導体チップ5を、第2図に示すように、
半導体ウェハ2上の5か所に形成する。この位置決め用
半導体チップ5は、引出し配線を全面的に形成せず、通
常の半導体チップ4に形成されるバンプ電極部のすべて
を上記位置決め用バンプ部6aに置換した構造となって
いる。ここで、位置決め用半導体チップ5上のバンプ電
極部のうちの一部のみを位置決め用バンブ部6aに置換
するか又は従来バンプ電極が形成されていなかった新た
な領域に位置決め用バンブ部6aを形成してもよい。例
えば、第3図に示すように、位置決め用半導体チップ5
には通常のバンプ電極部6が形成するが、同時にこのバ
ンプ電極部6の形成領域外の3箇所にも位置決め用バン
ブ部6aを形成する。この場合には、プローバーに測定
用プローブ20の他に位置決め専用プローブ22を設置
する必要があるが、金属バンプ18a自体の寸法を大き
くして、プローブの位置合わせをより容易にすることも
できる。
(第2実施例) 次に、第4図に示す第2実施例の位置決め用バンブ電極
部6bの構造を説明する。引出し配線12b上に保護膜
14が被覆し、この保護膜14の開口部15を通して接
触する下地金属層16bの上に金属バンプ電極18bが
形成されている。この位置決め用バンブ電極部6bにお
いては、引出し配線12bの幅W12が下地金属層16
bの幅W+6よりも小さくなっており、引出し配線12
bが下地金属層16bにより覆い隠されている。したが
って、下地金属層16bの輪郭、特にその側辺が明瞭に
視認できるから、第1実施例の位置決め用バンブ部6a
と同様番こ下地金属層16bにより測定用プローブを正
確に合わせることができる。
この実施例では多少構造が複雑になるが、金属バンプ1
8bは引出し配線12bに導電接触しており、通常のバ
ンブ電極としても使用できるため、位置決め用バンブ電
極部6bだけが形成された半導体チップであっても製品
として使用可能であり、特に第1実施例のように位置決
め用にのみ使用する構造を設置する必要がないので、半
導体ウェハ上のスペースを無駄なく利用することができ
る。
(発明の効果) 以上説明したように、本発明は、半導体集積回路装置の
引出し配線の非形成領域上又は下地金属層に覆い隠され
た引出し配線上に、下地金属層と金属バンプとからなる
プローブ位置決めバンプ部又はプローブ位置決め用バン
ブ電極部を備えたことに特徴を有するので、以下の効果
を奏する。
■ 半導体集積回路装置の電気的特性試験等を行なうた
めに測定用プローブをバンブ電極に接触させる場合、プ
ローブ位置決め用バンブ部又は位置決め用バンブ電極部
の下地金属層を、引出し配線に惑わされることなく明瞭
に視認できるから、この下地金属層そのものを目印にす
ることにより、小径のバンブ電極が狭ピツチ間隔で並列
する半導体集積回路装置であってもプローブの位置合わ
せを正確に行なうことができる。
■ プローブ位置決め用バンブ部は半導体集積回路装置
の製造工程において引出し配線の形成パターンのみを変
更するだけで形成でき、またプローブ位置決め用バンブ
電極部も通常のバンプ電極部と同時並行して形成できる
ので、製造工程を変更する必要がなく、製造コストに影
響を与えない。
■ プローブ位置決め用バンブ電極部は通常のバンブ電
極として機能するから、半導体集積回路装置の構成上、
スペースの無駄が生じない。
【図面の簡単な説明】
第1図(a)は第1実施例の位置決め用バンブ部の構造
を示す断面図、第1図(b)は同実施例の位置決め用バ
ンブ部の平面図である。 第2図は同実施例の半導体ウェハ上の位置決め用半導体
チップの配置を示す平面図である。 第3図は位置決め用半導体チップ内のバンプ電極部の形
成領域外に位置決め用バンブ部を形成した場合において
、プローブを接触させた状態を示す平面図である。 第4図は第2実施例の位置決め用バンブ電極部を示す平
面図である。 第5図(a)は通常のバンプ電極部の構造を示す断面図
、第5図(b)は同バンプ電極部の平面図である。 第6図(a)は半導体チップ内の従来のバンプ電極部と
測定用プローブとの接触状態を示す平面図、第6図(b
)は第6図(a)の1つのバンプ電極部における拡大平
面図である。 第2図 〔符号の説明〕 2・・・半導体ウェハ 4・・・半導体チップ 5・・・位置決め用半導体チップ 6・・・バンプ電極部 6a・・・位置決め用バンプ部 6b・・・位置決め用バンプ電極部 12、12b・・・引出し配線 14・・・保護膜 16、16a、 16b・・・下地金属層18、18a
、 18b−・・金属バンプ。

Claims (3)

    【特許請求の範囲】
  1. (1)集積回路を有するチップ上であって該集積回路の
    構成部から延出する引出し配線の非形成領域上において
    、下地金属層とこの上に形成された金属バンプとから構
    成されるプローブ位置決め用バンプ部を有することを特
    徴とする半導体集積回路装置。
  2. (2)集積回路を有するチップ上であって該集積回路の
    構成部から延出する引出し配線の形成領域上において、
    下地金属層とこの上に形成された金属バンプとから構成
    されるプローブ位置決め用バンプ電極部を有し、前記引
    出し配線は、該プローブ位置決め用バンプ電極部の近傍
    において前記下地金属層により隠蔽されていることを特
    徴とする半導体集積回路装置。
  3. (3)請求項第1項又は第2項に記載の半導体集積回路
    装置が作り込み配置されている半導体ウエハ。
JP33928289A 1989-12-26 1989-12-26 半導体集積回路装置及び半導体ウエハ Pending JPH03196633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33928289A JPH03196633A (ja) 1989-12-26 1989-12-26 半導体集積回路装置及び半導体ウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33928289A JPH03196633A (ja) 1989-12-26 1989-12-26 半導体集積回路装置及び半導体ウエハ

Publications (1)

Publication Number Publication Date
JPH03196633A true JPH03196633A (ja) 1991-08-28

Family

ID=18325976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33928289A Pending JPH03196633A (ja) 1989-12-26 1989-12-26 半導体集積回路装置及び半導体ウエハ

Country Status (1)

Country Link
JP (1) JPH03196633A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281495A (ja) * 2007-05-17 2007-10-25 Casio Comput Co Ltd 半導体基板の製造方法
WO2009022401A1 (ja) * 2007-08-10 2009-02-19 Fujitsu Microelectronics Limited 半導体素子の選別取得方法、半導体装置の製造方法及び半導体装置
US7944064B2 (en) 2003-05-26 2011-05-17 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168932A (ja) * 1985-01-23 1986-07-30 Hitachi Ltd プロ−ビング方法
JPS61199623A (ja) * 1985-03-01 1986-09-04 Nippon Telegr & Teleph Corp <Ntt> ウエハの位置検出方法およびウエハ
JPH01129432A (ja) * 1987-11-16 1989-05-22 Nec Corp 集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168932A (ja) * 1985-01-23 1986-07-30 Hitachi Ltd プロ−ビング方法
JPS61199623A (ja) * 1985-03-01 1986-09-04 Nippon Telegr & Teleph Corp <Ntt> ウエハの位置検出方法およびウエハ
JPH01129432A (ja) * 1987-11-16 1989-05-22 Nec Corp 集積回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944064B2 (en) 2003-05-26 2011-05-17 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
JP2007281495A (ja) * 2007-05-17 2007-10-25 Casio Comput Co Ltd 半導体基板の製造方法
JP4506780B2 (ja) * 2007-05-17 2010-07-21 カシオ計算機株式会社 半導体基板の製造方法
WO2009022401A1 (ja) * 2007-08-10 2009-02-19 Fujitsu Microelectronics Limited 半導体素子の選別取得方法、半導体装置の製造方法及び半導体装置
JP5126231B2 (ja) * 2007-08-10 2013-01-23 富士通セミコンダクター株式会社 半導体素子の選別取得方法、半導体装置の製造方法及び半導体装置
US8445906B2 (en) 2007-08-10 2013-05-21 Fujitsu Semiconductor Limited Method for sorting and acquiring semiconductor element, method for producing semiconductor device, and semiconductor device

Similar Documents

Publication Publication Date Title
US20020072136A1 (en) Method for manufacturing semiconductor device utilizing semiconductor testing equipment
KR20070085202A (ko) 패턴화된 도전층을 구비한 기판
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
US5616931A (en) Semiconductor device
KR20050106581A (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
JPH03196633A (ja) 半導体集積回路装置及び半導体ウエハ
KR102195561B1 (ko) 전기적 접속 장치
JP2006261267A (ja) 検査装置及び検査方法、集積回路素子の製造方法、集積回路素子
JP2001127256A (ja) 半導体装置
JP2008047643A (ja) 半導体装置
JP2842430B2 (ja) Tabテープ
JPH11121553A (ja) ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法
JP3853989B2 (ja) 半導体装置の製造方法
JPH0469947A (ja) プロービング装置
KR100195279B1 (ko) Teg용 전극 패드
JPH04228B2 (ja)
JP2826400B2 (ja) 半導体装置の検査方法
JPH06349907A (ja) プローブカード
JPH08115958A (ja) 半導体装置
KR20070049392A (ko) 스크라이브 레인 및 그 제조 방법
JPH10223705A (ja) プローブカード
JPH01216282A (ja) 回路基板の検査方法及び回路基板の検査装置
KR20010026189A (ko) 패드의 형성 방법
JPH03278438A (ja) プローブカード
JPS62163336A (ja) 半導体装置