JP2725611B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2725611B2 JP2725611B2 JP6253949A JP25394994A JP2725611B2 JP 2725611 B2 JP2725611 B2 JP 2725611B2 JP 6253949 A JP6253949 A JP 6253949A JP 25394994 A JP25394994 A JP 25394994A JP 2725611 B2 JP2725611 B2 JP 2725611B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier metal
- bump
- semiconductor device
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に係り、
詳しくは、異なる材料からなる導電性材料を電気的に接
続するための技術に関するものである。
詳しくは、異なる材料からなる導電性材料を電気的に接
続するための技術に関するものである。
【０００２】
【従来の技術】近年、コストダウンを図るためにコンピ
ュータなどの電子機器の高集積化・高密度実装化が望ま
れている。その中ではんだバンプ突起電極を用いたフリ
ップチップ実装方法においては高性能で高密度実装化が
着目されている。フリップチップ実装技術は、半導体素
子の取り出し部分に半球状の電極（バンプ電極）を形成
して、外部の基板にそのバンプ電極と対応するパターン
を設けておき、はんだ付けするものである。このバンプ
電極は半導体チップが微細化していくと必然的にバンプ
電極も小型化することになり、例えば、特開平４−２１
７３２３号公報で示されるように、電極の取り出し部分
にバリアメタルとしてチタン（Ｔｉ）をスパッタ法など
で形成した後にバンプ電極材を蒸着法もしくはメッキ法
などで形成したものが知られている。しかし、この場
合、後工程での、水素と窒素の混合ガス中での熱処理の
際にＴｉが水素脆化を起こし強度劣化が生じるという問
題がある。そこで、バリアメタルとして窒化チタン（Ｔ
ｉＮ）を利用することが考えられている。
ュータなどの電子機器の高集積化・高密度実装化が望ま
れている。その中ではんだバンプ突起電極を用いたフリ
ップチップ実装方法においては高性能で高密度実装化が
着目されている。フリップチップ実装技術は、半導体素
子の取り出し部分に半球状の電極（バンプ電極）を形成
して、外部の基板にそのバンプ電極と対応するパターン
を設けておき、はんだ付けするものである。このバンプ
電極は半導体チップが微細化していくと必然的にバンプ
電極も小型化することになり、例えば、特開平４−２１
７３２３号公報で示されるように、電極の取り出し部分
にバリアメタルとしてチタン（Ｔｉ）をスパッタ法など
で形成した後にバンプ電極材を蒸着法もしくはメッキ法
などで形成したものが知られている。しかし、この場
合、後工程での、水素と窒素の混合ガス中での熱処理の
際にＴｉが水素脆化を起こし強度劣化が生じるという問
題がある。そこで、バリアメタルとして窒化チタン（Ｔ
ｉＮ）を利用することが考えられている。
【０００３】又、ＬＳＩにおいては電子機器の高集積化
・高密度実装化のために、配線の微細化が着目されてお
り、配線材料として低抵抗でありマイグレーション耐性
に優れているＣｕ配線が着目されている（例えば、１９
９４年第５５回応用物理学会予稿集、６１７頁、１９ａ
−ＺＤ−９、ＴｉＷＮ／Ｃｕ／ＴｉＷＮ積層配線のエレ
クトロマイグレーション耐性、森ら）。
・高密度実装化のために、配線の微細化が着目されてお
り、配線材料として低抵抗でありマイグレーション耐性
に優れているＣｕ配線が着目されている（例えば、１９
９４年第５５回応用物理学会予稿集、６１７頁、１９ａ
−ＺＤ−９、ＴｉＷＮ／Ｃｕ／ＴｉＷＮ積層配線のエレ
クトロマイグレーション耐性、森ら）。
【０００４】
【発明が解決しようとする課題】しかし、フリップチッ
プ実装技術においてバリアメタルとしてＴｉＮを用いる
と、Ｃｕ膜との安定した密着性が得られない。つまり、
ＴｉＮとＣｕ膜とは密着性が低く、この接触部分での強
度劣化が生じる。これは、高集積化によるバンプ数の増
加に対し、バンプ電極の根元部の径を微細化することが
困難となり、チップ内のバンプ電極の占有面積が大きく
なりコストアップを招いてしまう。
プ実装技術においてバリアメタルとしてＴｉＮを用いる
と、Ｃｕ膜との安定した密着性が得られない。つまり、
ＴｉＮとＣｕ膜とは密着性が低く、この接触部分での強
度劣化が生じる。これは、高集積化によるバンプ数の増
加に対し、バンプ電極の根元部の径を微細化することが
困難となり、チップ内のバンプ電極の占有面積が大きく
なりコストアップを招いてしまう。
【０００５】又、ＬＳＩに関しては配線材料としてＣｕ
を用いた場合には、バリアメタルとの密着性が悪く剥離
するという問題がある（例えば、１９９４年第５５回応
用物理学会予稿集、７２５頁、２１ｐ−ＺＤ−５、Ｃｕ
−バリアメタル密着性の接触角による評価、古谷ら）。
を用いた場合には、バリアメタルとの密着性が悪く剥離
するという問題がある（例えば、１９９４年第５５回応
用物理学会予稿集、７２５頁、２１ｐ−ＺＤ−５、Ｃｕ
−バリアメタル密着性の接触角による評価、古谷ら）。
【０００６】そこで、この発明の目的は、フリップチッ
プのバンプ電極部やＬＳＩ配線部においてＣｕ膜とバリ
アメタルとの密着性に優れた半導体装置を提供すること
にある。
プのバンプ電極部やＬＳＩ配線部においてＣｕ膜とバリ
アメタルとの密着性に優れた半導体装置を提供すること
にある。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、電極材料または配線材料であるＣｕ膜と、バリアメ
タルとの間に、チタンよりなる接着層を配置した半導体
装置をその要旨とする。
は、電極材料または配線材料であるＣｕ膜と、バリアメ
タルとの間に、チタンよりなる接着層を配置した半導体
装置をその要旨とする。
【０００８】請求項２に記載の発明は、請求項１に記載
の発明における前記バリアメタルの材料は、ＴｉＮ、
Ｗ、ＴｉＷ、Ｗ−Ｎ、、ＴｉＷ−Ｎのいずれか１つであ
る半導体装置をその要旨とする。
の発明における前記バリアメタルの材料は、ＴｉＮ、
Ｗ、ＴｉＷ、Ｗ−Ｎ、、ＴｉＷ−Ｎのいずれか１つであ
る半導体装置をその要旨とする。
【０００９】請求項３に記載の発明は、請求項２に記載
の発明における前記接着層の膜厚は、２ｎｍ以上で１０
０ｎｍ以下である半導体装置をその要旨とする。請求項
４に記載の発明は、フリップチップに形成した機能素子
と基板とのコンタクトをとるためのバンプ電極を有する
半導体装置において、フリップチップ表面に形成された
金属膜と、前記金属膜の上に形成され、当該金属膜の一
部を露出するコンタクトホールを有する絶縁膜と、前記
コンタクトホール内での金属膜の上に形成されたバリア
メタルと、前記バリアメタル上に形成されたチタンより
なる接着層と、前記接着層の上に形成されたバンプ成長
用Ｃｕ膜と、前記バンプ成長用Ｃｕ膜の上に形成された
金属製のバンプ電極とを備えた半導体装置をその要旨と
する。
の発明における前記接着層の膜厚は、２ｎｍ以上で１０
０ｎｍ以下である半導体装置をその要旨とする。請求項
４に記載の発明は、フリップチップに形成した機能素子
と基板とのコンタクトをとるためのバンプ電極を有する
半導体装置において、フリップチップ表面に形成された
金属膜と、前記金属膜の上に形成され、当該金属膜の一
部を露出するコンタクトホールを有する絶縁膜と、前記
コンタクトホール内での金属膜の上に形成されたバリア
メタルと、前記バリアメタル上に形成されたチタンより
なる接着層と、前記接着層の上に形成されたバンプ成長
用Ｃｕ膜と、前記バンプ成長用Ｃｕ膜の上に形成された
金属製のバンプ電極とを備えた半導体装置をその要旨と
する。
【００１０】請求項５に記載の発明は、請求項４に記載
の発明における前記バンプ電極の根元部の径が３０μｍ
以上である半導体装置をその要旨とする。
の発明における前記バンプ電極の根元部の径が３０μｍ
以上である半導体装置をその要旨とする。
【００１１】
【作用】請求項１に記載の発明によれば、Ｃｕ膜とバリ
アメタルとの間にチタンよりなる接着層が配置される。
このチタンはＣｕ膜とバリアメタルとも密着性が高く、
剥離や強度劣化を起こしにくい。
アメタルとの間にチタンよりなる接着層が配置される。
このチタンはＣｕ膜とバリアメタルとも密着性が高く、
剥離や強度劣化を起こしにくい。
【００１２】請求項２に記載の発明によれば、請求項１
に記載の発明の作用に加え、特定の安定したバリアメタ
ル材料を利用して安定した密着性が確保される。請求項
３に記載の発明によれば、請求項２に記載の発明の作用
に加え、接着層の膜厚が、２ｎｍ以上で１００ｎｍ以下
となる。その結果、安定した密着性が確保される。
に記載の発明の作用に加え、特定の安定したバリアメタ
ル材料を利用して安定した密着性が確保される。請求項
３に記載の発明によれば、請求項２に記載の発明の作用
に加え、接着層の膜厚が、２ｎｍ以上で１００ｎｍ以下
となる。その結果、安定した密着性が確保される。
【００１３】請求項４に記載の発明によれば、バンプ成
長用Ｃｕ膜とバリアメタルとの間にチタンよりなる接着
層が配置される。このチタンはバンプ成長用Ｃｕ膜とバ
リアメタルとも密着性が高く、剥離や強度劣化を起こし
にくい。
長用Ｃｕ膜とバリアメタルとの間にチタンよりなる接着
層が配置される。このチタンはバンプ成長用Ｃｕ膜とバ
リアメタルとも密着性が高く、剥離や強度劣化を起こし
にくい。
【００１４】請求項５に記載の発明によれば、請求項４
に記載の発明の作用に加え、バンプ電極の根元部の径が
３０μｍ以上となり、安定した密着性が確保される。
に記載の発明の作用に加え、バンプ電極の根元部の径が
３０μｍ以上となり、安定した密着性が確保される。
【００１５】
【実施例】以下、この発明をフリップチップのバンプ電
極構造に具体化した一実施例を図面に従って説明する。
極構造に具体化した一実施例を図面に従って説明する。
【００１６】図１は半導体装置におけるフリップチップ
１０のバンプ突起電極部の断面構造を示している。本フ
リップチップ１０においてはシリコン基板１（ウェハ）
にＣｕよりなるバンプ電極８が設けられている。
１０のバンプ突起電極部の断面構造を示している。本フ
リップチップ１０においてはシリコン基板１（ウェハ）
にＣｕよりなるバンプ電極８が設けられている。
【００１７】シリコン基板１（ウェハ）には機能素子と
してのトランジスタ（図示略）が形成されている。この
トランジスタと外部の基板１１とのコンタクトをとるた
めにバンプ電極８が用いられる。つまり、バンプ電極８
を基板１１のパターン１１ａにはんだ付けで接合するこ
とによりトランジスタが電気的に接続される。
してのトランジスタ（図示略）が形成されている。この
トランジスタと外部の基板１１とのコンタクトをとるた
めにバンプ電極８が用いられる。つまり、バンプ電極８
を基板１１のパターン１１ａにはんだ付けで接合するこ
とによりトランジスタが電気的に接続される。
【００１８】以下にバンプ突起電極部の詳細を説明して
いく。シリコン基板１の上面（表面）は酸化膜２にて覆
われている。この酸化膜２の一部に開口部２ａが形成さ
れ、開口部２ａにてシリコン基板１の一部が露出してい
る。開口部２ａ内を含む酸化膜２の上には、所定のパタ
ーンの金属膜３が配置されている。金属膜３は、珪素な
らびに銅を含むアルミからなり、膜厚が０．５〜１．５
μｍとなっている。
いく。シリコン基板１の上面（表面）は酸化膜２にて覆
われている。この酸化膜２の一部に開口部２ａが形成さ
れ、開口部２ａにてシリコン基板１の一部が露出してい
る。開口部２ａ内を含む酸化膜２の上には、所定のパタ
ーンの金属膜３が配置されている。金属膜３は、珪素な
らびに銅を含むアルミからなり、膜厚が０．５〜１．５
μｍとなっている。
【００１９】金属膜３の上には絶縁膜４が形成され、こ
の絶縁膜４には１〜２μｍの膜厚の窒化シリコン等が用
いられている。絶縁膜４の一部には方形または円形のコ
ンタクトホール（開口部）４ａが形成され、コンタクト
ホール４ａにより金属膜３の一部が露出している。
の絶縁膜４には１〜２μｍの膜厚の窒化シリコン等が用
いられている。絶縁膜４の一部には方形または円形のコ
ンタクトホール（開口部）４ａが形成され、コンタクト
ホール４ａにより金属膜３の一部が露出している。
【００２０】尚、酸化膜２，絶縁膜４の代わりに、燐−
ボロンシリケートガラス膜（パッシベーション膜）を用
いてもよい。コンタクトホール４ａ内を含む絶縁膜４の
上には、所定のパターンのバリアメタル５と接着層６と
バンプ成長用Ｃｕ膜（バンプ下地金属）７とからなる薄
膜の積層体が形成されている。バリアメタル５は金属膜
３と導電接触しており、このバリアメタル５はＴｉＮ
（窒化チタン）よりなり、金属膜３の材料であるアルミ
に対するバリア効果を有する。又、接着層６はＴｉ（チ
タン）よりなり、Ｔｉはバリアメタル５とＣｕ膜との密
着性がよい。このようにＴｉよりなる接着層６を介して
バリアメタル５とバンプ成長用Ｃｕ膜７とが接合されて
いるので、バリアメタル５とバンプ成長用Ｃｕ膜７との
密着性が高いものとなっている。
ボロンシリケートガラス膜（パッシベーション膜）を用
いてもよい。コンタクトホール４ａ内を含む絶縁膜４の
上には、所定のパターンのバリアメタル５と接着層６と
バンプ成長用Ｃｕ膜（バンプ下地金属）７とからなる薄
膜の積層体が形成されている。バリアメタル５は金属膜
３と導電接触しており、このバリアメタル５はＴｉＮ
（窒化チタン）よりなり、金属膜３の材料であるアルミ
に対するバリア効果を有する。又、接着層６はＴｉ（チ
タン）よりなり、Ｔｉはバリアメタル５とＣｕ膜との密
着性がよい。このようにＴｉよりなる接着層６を介して
バリアメタル５とバンプ成長用Ｃｕ膜７とが接合されて
いるので、バリアメタル５とバンプ成長用Ｃｕ膜７との
密着性が高いものとなっている。
【００２１】さらに、バンプ成長用Ｃｕ膜７はバンプ電
極用金属であるＣｕとなじみがよい。薄膜積層体を構成
する各膜の膜厚は、バリアメタル５が０．０５〜０．６
μｍ、接着層６が２〜１００ｎｍ、バンプ成長用Ｃｕ膜
７が０．２〜１．５μｍ程度である。
極用金属であるＣｕとなじみがよい。薄膜積層体を構成
する各膜の膜厚は、バリアメタル５が０．０５〜０．６
μｍ、接着層６が２〜１００ｎｍ、バンプ成長用Ｃｕ膜
７が０．２〜１．５μｍ程度である。
【００２２】バンプ成長用Ｃｕ膜７の上には、Ｃｕより
なるバンプ電極８が電解めっき法にて形成されている。
バンプ電極８は、半球状部８ａと、半球状部８ａの根元
の円柱状の根元部８ｂとからなり、根元部８ｂの端面が
バンプ成長用Ｃｕ膜７と接している。バンプ電極８の根
元部８ｂの径（外径）ｄは３０〜２５０μｍとなってい
る。
なるバンプ電極８が電解めっき法にて形成されている。
バンプ電極８は、半球状部８ａと、半球状部８ａの根元
の円柱状の根元部８ｂとからなり、根元部８ｂの端面が
バンプ成長用Ｃｕ膜７と接している。バンプ電極８の根
元部８ｂの径（外径）ｄは３０〜２５０μｍとなってい
る。
【００２３】次に、半導体装置の製造方法を図２〜図４
説明する。図２には、バンプ電極を作り込む前のシリコ
ン基板１（ウェハ）の状態を示す。シリコン基板１の表
面に酸化膜２を形成するとともに、酸化膜２に開口部２
ａを形成する。そして、開口部２ａ内を含む酸化膜２の
上に、０．５〜１．５μｍの膜厚の金属膜（アルミ膜）
３を形成し、所定の形状にパターニングする。さらに、
金属膜３の上を含む酸化膜２の上に絶縁膜４（１〜２μ
ｍの膜厚の窒化シリコン等）を形成する。さらに、絶縁
膜４の一部に方形または円形等のコンタクトホール（開
口部）４ａをパターニングし、金属膜３の一部を露出す
る。
説明する。図２には、バンプ電極を作り込む前のシリコ
ン基板１（ウェハ）の状態を示す。シリコン基板１の表
面に酸化膜２を形成するとともに、酸化膜２に開口部２
ａを形成する。そして、開口部２ａ内を含む酸化膜２の
上に、０．５〜１．５μｍの膜厚の金属膜（アルミ膜）
３を形成し、所定の形状にパターニングする。さらに、
金属膜３の上を含む酸化膜２の上に絶縁膜４（１〜２μ
ｍの膜厚の窒化シリコン等）を形成する。さらに、絶縁
膜４の一部に方形または円形等のコンタクトホール（開
口部）４ａをパターニングし、金属膜３の一部を露出す
る。
【００２４】引き続き、図３に示すバリアメタル被着工
程では絶縁膜４のコンタクトホール４ａ内を含む絶縁膜
４の上に、膜厚が０．０５〜０．６μｍのバリアメタル
（ＴｉＮ膜）５と、膜厚が２〜１００ｎｍの接着層（Ｔ
ｉ膜）６と、膜厚が０．２〜１．５μｍ程度のバンプ成
長用Ｃｕ膜７（バンプ下地金属）とをスパッタ法により
全面に被着する。
程では絶縁膜４のコンタクトホール４ａ内を含む絶縁膜
４の上に、膜厚が０．０５〜０．６μｍのバリアメタル
（ＴｉＮ膜）５と、膜厚が２〜１００ｎｍの接着層（Ｔ
ｉ膜）６と、膜厚が０．２〜１．５μｍ程度のバンプ成
長用Ｃｕ膜７（バンプ下地金属）とをスパッタ法により
全面に被着する。
【００２５】さらに、図４に示す電解めっきによるバン
プ電極の成長工程においては、まずフォトレジスト膜９
を全面にコーティングし、フォトプロセスによってめっ
き用の窓９ａを明け、フォトレジスト膜９をマスクと
し、かつバンプ成長用Ｃｕ膜７をめっき電極としてバン
プ電極８となるＣｕ膜を電解めっき法によって例えば３
〜５０μｍの厚みに成長させる。この電解めっきにより
半球状部８ａと円柱状の根元部８ｂとからなるバンプ電
極８が形成される。
プ電極の成長工程においては、まずフォトレジスト膜９
を全面にコーティングし、フォトプロセスによってめっ
き用の窓９ａを明け、フォトレジスト膜９をマスクと
し、かつバンプ成長用Ｃｕ膜７をめっき電極としてバン
プ電極８となるＣｕ膜を電解めっき法によって例えば３
〜５０μｍの厚みに成長させる。この電解めっきにより
半球状部８ａと円柱状の根元部８ｂとからなるバンプ電
極８が形成される。
【００２６】そして、図１に示すように、バンプ成長用
Ｃｕ膜７、接着層６およびバリアメタル５の除去工程に
おいては、フォトレジスト膜９を取り除き、バンプ電極
８をマスクとしてバンプ成長用Ｃｕ膜７、接着層６およ
びバリアメタル５をエッチングする。
Ｃｕ膜７、接着層６およびバリアメタル５の除去工程に
おいては、フォトレジスト膜９を取り除き、バンプ電極
８をマスクとしてバンプ成長用Ｃｕ膜７、接着層６およ
びバリアメタル５をエッチングする。
【００２７】その後、トランジスタ特性を回復するため
に、窒素をパージガスとし、水素ガスをフォーミングガ
スとした混合ガス中にて３５０〜４５０℃、５〜６０分
の熱処理を行う。この窒素と水素の混合ガスでの熱処理
は、チップをパッケージなどに組付けるアッセンブリー
はんだ組付工程においてもなされる場合がある。
に、窒素をパージガスとし、水素ガスをフォーミングガ
スとした混合ガス中にて３５０〜４５０℃、５〜６０分
の熱処理を行う。この窒素と水素の混合ガスでの熱処理
は、チップをパッケージなどに組付けるアッセンブリー
はんだ組付工程においてもなされる場合がある。
【００２８】この窒素と水素の混合ガスでの熱処理にお
いて、接着層（Ｔｉ膜）６は薄く、かつ、バリアメタル
５上に配置されていることにより、Ｔｉが水素脆化する
ことはない。
いて、接着層（Ｔｉ膜）６は薄く、かつ、バリアメタル
５上に配置されていることにより、Ｔｉが水素脆化する
ことはない。
【００２９】接着層６（Ｔｉ膜）を用いてバンプ電極を
形成することによる密着性向上効果を確認するために各
種の実験を行った。その結果を、図５，６，７に示す。
図５には、バリアメタルとしてＴｉＮを用い直接バリア
メタルとＣｕ膜とを接合した場合と、バリアメタルとし
てＴｉＮを用い接着層（Ｔｉ膜）６を介してバリアメタ
ルとＣｕ膜とを接合した場合の引張強度の測定結果を示
す。尚、このときの測定条件としては、バンプ電極８の
根元部８ｂの径ｄ＝１６０μｍとし、接着層６の膜厚を
１０ｎｍとしている。又、窒素と水素の混合ガスでの熱
処理の前後でも引張強度を測定している。
形成することによる密着性向上効果を確認するために各
種の実験を行った。その結果を、図５，６，７に示す。
図５には、バリアメタルとしてＴｉＮを用い直接バリア
メタルとＣｕ膜とを接合した場合と、バリアメタルとし
てＴｉＮを用い接着層（Ｔｉ膜）６を介してバリアメタ
ルとＣｕ膜とを接合した場合の引張強度の測定結果を示
す。尚、このときの測定条件としては、バンプ電極８の
根元部８ｂの径ｄ＝１６０μｍとし、接着層６の膜厚を
１０ｎｍとしている。又、窒素と水素の混合ガスでの熱
処理の前後でも引張強度を測定している。
【００３０】引張強度の下限値（許容される下限値）と
しては、実際の使用にあたり必要とされる３０ｇｆ／バ
ンプとした。この図５から、バリアメタルとしてＴｉＮ
を用い直接バリアメタルとＣｕ膜とを接合した場合に比
べ、バリアメタルとしてＴｉＮを用い接着層（Ｔｉ膜）
６を介してバリアメタルとＣｕ膜とを接合した場合の方
が、引張強度分布が狭く、かつ、引張強度の分布の平均
値（図５で黒丸、白丸で示す）が高い値となっている。
このように接着層（Ｔｉ膜）６を介在することにより、
引張強度分布が狭くなり製品バラツキが少なくなるとと
もに、引張強度分布の中心値が高い値となりバリアメタ
ルとＣｕ膜の密着性が向上していることが分かる。
しては、実際の使用にあたり必要とされる３０ｇｆ／バ
ンプとした。この図５から、バリアメタルとしてＴｉＮ
を用い直接バリアメタルとＣｕ膜とを接合した場合に比
べ、バリアメタルとしてＴｉＮを用い接着層（Ｔｉ膜）
６を介してバリアメタルとＣｕ膜とを接合した場合の方
が、引張強度分布が狭く、かつ、引張強度の分布の平均
値（図５で黒丸、白丸で示す）が高い値となっている。
このように接着層（Ｔｉ膜）６を介在することにより、
引張強度分布が狭くなり製品バラツキが少なくなるとと
もに、引張強度分布の中心値が高い値となりバリアメタ
ルとＣｕ膜の密着性が向上していることが分かる。
【００３１】又、バリアメタルとしてＴｉＮを用い直接
バリアメタルとＣｕ膜とを接合した場合においては、引
張強度を下限値である３０ｇｆ／バンプ以上とすること
はできないが（より正確には、引張強度分布での各値を
３０ｇｆ／バンプ以上とすることはできないが）、接着
層（Ｔｉ膜）８を介在させた場合においては、引張強度
を下限値の３０ｇｆ／バンプ以上にできる。
バリアメタルとＣｕ膜とを接合した場合においては、引
張強度を下限値である３０ｇｆ／バンプ以上とすること
はできないが（より正確には、引張強度分布での各値を
３０ｇｆ／バンプ以上とすることはできないが）、接着
層（Ｔｉ膜）８を介在させた場合においては、引張強度
を下限値の３０ｇｆ／バンプ以上にできる。
【００３２】図６にはバリアメタルとしてＴｉＮを用い
直接バリアメタルとＣｕ膜とを接合した場合と、バリア
メタルとしてＴｉＮを用い接着層（Ｔｉ膜）６を介して
バリアメタルとＣｕ膜とを接合した場合におけるバンプ
根元部の径ｄを変えた際の引張強度の測定結果を示す。
尚、このときの測定条件としては、接着層６の膜厚を１
０ｎｍとしている。
直接バリアメタルとＣｕ膜とを接合した場合と、バリア
メタルとしてＴｉＮを用い接着層（Ｔｉ膜）６を介して
バリアメタルとＣｕ膜とを接合した場合におけるバンプ
根元部の径ｄを変えた際の引張強度の測定結果を示す。
尚、このときの測定条件としては、接着層６の膜厚を１
０ｎｍとしている。
【００３３】この図６から、バリアメタルとしてＴｉＮ
を用い直接バリアメタルとＣｕ膜とを接合した場合に比
べ、バリアメタルとしてＴｉＮを用い接着層（Ｔｉ膜）
６を介してバリアメタルとＣｕ膜とを接合した場合の方
が、いずれのバンプ根元部の径ｄにおいても、引張強度
分布が狭く、かつ、引張強度の分布の平均値（図６で黒
丸、白丸で示す）が高い値となっている。このように接
着層（Ｔｉ膜）６を介在することにより、引張強度分布
が狭くなり製品バラツキが少なくなるとともに、引張強
度分布の中心値が高い値となりバリアメタルとＣｕ膜の
密着性が向上していることが分かる。
を用い直接バリアメタルとＣｕ膜とを接合した場合に比
べ、バリアメタルとしてＴｉＮを用い接着層（Ｔｉ膜）
６を介してバリアメタルとＣｕ膜とを接合した場合の方
が、いずれのバンプ根元部の径ｄにおいても、引張強度
分布が狭く、かつ、引張強度の分布の平均値（図６で黒
丸、白丸で示す）が高い値となっている。このように接
着層（Ｔｉ膜）６を介在することにより、引張強度分布
が狭くなり製品バラツキが少なくなるとともに、引張強
度分布の中心値が高い値となりバリアメタルとＣｕ膜の
密着性が向上していることが分かる。
【００３４】又、バリアメタルとしてＴｉＮを用い直接
バリアメタルとＣｕ膜とを接合した場合においては、い
ずれのｄ値に対しても引張強度を下限値である３０ｇｆ
／バンプ以上とすることはできないが（より正確には、
引張強度分布での各値を３０ｇｆ／バンプ以上とするこ
とはできないが）、接着層（Ｔｉ膜）６を介在させた場
合においては、バンプ根元部の径ｄを３０μｍ以上とす
れば引張強度を下限値の３０ｇｆ／バンプ以上にでき
る。換言すれば、バンプ根元部の径ｄを３０μｍにすれ
ば、必要とされる引張強度を確保しつつコストダウンの
ために最もバンプ電極の微細化を図ることができる。
バリアメタルとＣｕ膜とを接合した場合においては、い
ずれのｄ値に対しても引張強度を下限値である３０ｇｆ
／バンプ以上とすることはできないが（より正確には、
引張強度分布での各値を３０ｇｆ／バンプ以上とするこ
とはできないが）、接着層（Ｔｉ膜）６を介在させた場
合においては、バンプ根元部の径ｄを３０μｍ以上とす
れば引張強度を下限値の３０ｇｆ／バンプ以上にでき
る。換言すれば、バンプ根元部の径ｄを３０μｍにすれ
ば、必要とされる引張強度を確保しつつコストダウンの
ために最もバンプ電極の微細化を図ることができる。
【００３５】図７には接着層（Ｔｉ膜）６の膜厚を変え
た場合における引張強度の測定結果を示す。尚、このと
きの測定条件としては、バリアメタルとしてＴｉＮを使
用している。
た場合における引張強度の測定結果を示す。尚、このと
きの測定条件としては、バリアメタルとしてＴｉＮを使
用している。
【００３６】図７から、引張強度の下限値である３０ｇ
ｆ／バンプ以上とするためには、接着層６の膜厚を２ｎ
ｍ〜１００ｎｍとすればよいことが分かる。より正確に
は、接着層６の膜厚を２ｎｍ〜１００ｎｍとすれば、引
張強度分布での各値を３０ｇｆ／バンプ以上とすること
ができる。これは、接着層（Ｔｉ膜）６の膜厚は薄過ぎ
るとその接着効果が薄れ、厚過ぎると脆化が発生するた
めである。
ｆ／バンプ以上とするためには、接着層６の膜厚を２ｎ
ｍ〜１００ｎｍとすればよいことが分かる。より正確に
は、接着層６の膜厚を２ｎｍ〜１００ｎｍとすれば、引
張強度分布での各値を３０ｇｆ／バンプ以上とすること
ができる。これは、接着層（Ｔｉ膜）６の膜厚は薄過ぎ
るとその接着効果が薄れ、厚過ぎると脆化が発生するた
めである。
【００３７】このように本実施例では、電極材料である
Ｃｕ膜７と、バリアメタル５との間に、チタンよりなる
接着層６を配置した。つまり、コンタクトホール４ａ内
での金属膜３の上に形成されたバリアメタル５に対し、
チタンよりなる接着層６を介してバンプ成長用Ｃｕ膜７
を配置した。このチタンはＣｕ膜７とバリアメタル５と
も密着性が高く、剥離や強度劣化を起こしにくく、安定
したバンプ電極構造を確保することができ、微細化に優
れたものにできる。
Ｃｕ膜７と、バリアメタル５との間に、チタンよりなる
接着層６を配置した。つまり、コンタクトホール４ａ内
での金属膜３の上に形成されたバリアメタル５に対し、
チタンよりなる接着層６を介してバンプ成長用Ｃｕ膜７
を配置した。このチタンはＣｕ膜７とバリアメタル５と
も密着性が高く、剥離や強度劣化を起こしにくく、安定
したバンプ電極構造を確保することができ、微細化に優
れたものにできる。
【００３８】又、バリアメタル５の材料は、ＴｉＮとし
た。よって、特定の安定したバリアメタル材料を利用し
て安定した密着性を確保することができる。さらに、接
着層６の膜厚は、２ｎｍ以上で１００ｎｍ以下とした。
よって、図７に示したように引張強度を下限値の３０ｇ
ｆ／バンプ以上にでき、安定した密着性を確保すること
ができる。
た。よって、特定の安定したバリアメタル材料を利用し
て安定した密着性を確保することができる。さらに、接
着層６の膜厚は、２ｎｍ以上で１００ｎｍ以下とした。
よって、図７に示したように引張強度を下限値の３０ｇ
ｆ／バンプ以上にでき、安定した密着性を確保すること
ができる。
【００３９】さらには、バンプ電極８の根元部８ｂの径
ｄを３０μｍ以上としたので、図６に示したように引張
強度を下限値の３０ｇｆ／バンプ以上にでき、安定した
密着性を確保することができる。換言すれば、バンプ電
極８の根元部８ｂの径ｄを３０μｍ以上で、かつ、３０
μｍに近い値にすることによりバンプ電極８を縮小化で
き高集積化を図ることができる。
ｄを３０μｍ以上としたので、図６に示したように引張
強度を下限値の３０ｇｆ／バンプ以上にでき、安定した
密着性を確保することができる。換言すれば、バンプ電
極８の根元部８ｂの径ｄを３０μｍ以上で、かつ、３０
μｍに近い値にすることによりバンプ電極８を縮小化で
き高集積化を図ることができる。
【００４０】尚、この発明はフリップチップ構造の他に
も、ＬＳＩにおいて配線材料としてＣｕ配線を用い、配
線の微細化を図る場合に具体化してもよい。つまり、図
１を用いてその構造を簡単に説明すると、図１において
符号５に示す部材を電極とし、符号７に示す部材をＣｕ
配線とし、符号６に示す部材をチタンよりなる接着層と
した構造に具体化してもよい。ここで、ＬＳＩ配線にお
いてＡｌ合金／Ｔｉ／ＴｉＮ／Ｔｉ構造にすると、Ａｌ
合金とＴｉＮ間のＴｉはＡｌ合金配線と容易に金属間化
合物を作り利用が困難であるが、これに対しＣｕとＴｉ
は通常のプロセスで行われる熱処理（４００〜５００
℃）では数ｎｍの金属間化合物を形成するのみでＣｕ膜
特性に悪影響を及ぼさない。
も、ＬＳＩにおいて配線材料としてＣｕ配線を用い、配
線の微細化を図る場合に具体化してもよい。つまり、図
１を用いてその構造を簡単に説明すると、図１において
符号５に示す部材を電極とし、符号７に示す部材をＣｕ
配線とし、符号６に示す部材をチタンよりなる接着層と
した構造に具体化してもよい。ここで、ＬＳＩ配線にお
いてＡｌ合金／Ｔｉ／ＴｉＮ／Ｔｉ構造にすると、Ａｌ
合金とＴｉＮ間のＴｉはＡｌ合金配線と容易に金属間化
合物を作り利用が困難であるが、これに対しＣｕとＴｉ
は通常のプロセスで行われる熱処理（４００〜５００
℃）では数ｎｍの金属間化合物を形成するのみでＣｕ膜
特性に悪影響を及ぼさない。
【００４１】又、バリアメタル５の材料はＴｉＮの他に
も、Ｗ、ＴｉＷ、Ｗ−Ｎ、ＴｉＷ−Ｎのいずれか１つを
用いてもよい。この場合にも、ＴｉＮを使用した場合と
同様な特性が得られ、特定の安定したバリアメタル材料
を利用して安定した密着性を確保することができる。つ
まり、Ｗ、ＴｉＷ、Ｗ−Ｎ、もしくはＴｉＷ−Ｎを用い
ても、図５，６，７に示した特性に近似した特性が得ら
れることを本発明者らは確認している。
も、Ｗ、ＴｉＷ、Ｗ−Ｎ、ＴｉＷ−Ｎのいずれか１つを
用いてもよい。この場合にも、ＴｉＮを使用した場合と
同様な特性が得られ、特定の安定したバリアメタル材料
を利用して安定した密着性を確保することができる。つ
まり、Ｗ、ＴｉＷ、Ｗ−Ｎ、もしくはＴｉＷ−Ｎを用い
ても、図５，６，７に示した特性に近似した特性が得ら
れることを本発明者らは確認している。
【００４２】又、バリアメタル５の材料として窒化物を
用いた場合において、バリアメタルの成膜前にＴｉ層を
成膜してもよい。この場合には、Ａｌ膜３との導通性を
良好にする効果がある。
用いた場合において、バリアメタルの成膜前にＴｉ層を
成膜してもよい。この場合には、Ａｌ膜３との導通性を
良好にする効果がある。
【００４３】
【発明の効果】以上詳述したように請求項１に記載の発
明によれば、Ｃｕ膜とバリアメタルとの密着性に優れた
ものにできる。
明によれば、Ｃｕ膜とバリアメタルとの密着性に優れた
ものにできる。
【００４４】請求項２，３に記載の発明によれば、請求
項１に記載の発明の効果に加え、安定したバンプ電極構
造や配線構造を確保することができる。請求項４に記載
の発明によれば、請求項１に記載の発明の効果に加え、
安定したバンプ電極構造を確保することができる。
項１に記載の発明の効果に加え、安定したバンプ電極構
造や配線構造を確保することができる。請求項４に記載
の発明によれば、請求項１に記載の発明の効果に加え、
安定したバンプ電極構造を確保することができる。
【００４５】請求項５に記載の発明によれば、請求項４
に記載の発明の効果に加え、安定した密着性を確保する
ことができる。
に記載の発明の効果に加え、安定した密着性を確保する
ことができる。
【図面の簡単な説明】
【図１】実施例の半導体装置の断面図。
【図２】実施例の半導体装置の製造工程を示す断面図。
【図３】実施例の半導体装置の製造工程を示す断面図。
【図４】実施例の半導体装置の製造工程を示す断面図。
【図５】引張強度の測定結果を示す図。
【図６】バンプ根元部の径に対する引張強度の測定結果
を示す図。
を示す図。
【図７】接着層の膜厚に対する引張強度の測定結果を示
す図。
す図。
３…金属膜、４…絶縁膜、４ａ…コンタクトホール、５
…バリアメタル、６…接着層、７…バンプ成長用Ｃｕ
膜、８…バンプ電極、８ｂ…根元部、１０…フリップチ
ップ、１１…基板
…バリアメタル、６…接着層、７…バンプ成長用Ｃｕ
膜、８…バンプ電極、８ｂ…根元部、１０…フリップチ
ップ、１１…基板
Claims (5)
- 【請求項１】 電極材料または配線材料であるＣｕ膜
と、バリアメタルとの間に、チタンよりなる接着層を配
置したことを特徴とする半導体装置。 - 【請求項２】 前記バリアメタルの材料は、ＴｉＮ、
Ｗ、ＴｉＷ、Ｗ−Ｎ、、ＴｉＷ−Ｎのいずれか１つであ
る請求項１に記載の半導体装置。 - 【請求項３】 前記接着層の膜厚は、２ｎｍ以上で１０
０ｎｍ以下である請求項２に記載の半導体装置。 - 【請求項４】 フリップチップに形成した機能素子と基
板とのコンタクトをとるためのバンプ電極を有する半導
体装置において、 フリップチップ表面に形成された金属膜と、 前記金属膜の上に形成され、当該金属膜の一部を露出す
るコンタクトホールを有する絶縁膜と、 前記コンタクトホール内での金属膜の上に形成されたバ
リアメタルと、 前記バリアメタル上に形成されたチタンよりなる接着層
と、 前記接着層の上に形成されたバンプ成長用Ｃｕ膜と、 前記バンプ成長用Ｃｕ膜の上に形成された金属製のバン
プ電極とを備えたことを特徴とする半導体装置。 - 【請求項５】 前記バンプ電極の根元部の径が３０μｍ
以上である請求項４に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6253949A JP2725611B2 (ja) | 1994-10-19 | 1994-10-19 | 半導体装置 |
| US08/544,637 US5656858A (en) | 1994-10-19 | 1995-10-18 | Semiconductor device with bump structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6253949A JP2725611B2 (ja) | 1994-10-19 | 1994-10-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08124925A JPH08124925A (ja) | 1996-05-17 |
| JP2725611B2 true JP2725611B2 (ja) | 1998-03-11 |
Family
ID=17258226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6253949A Expired - Lifetime JP2725611B2 (ja) | 1994-10-19 | 1994-10-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725611B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3651765B2 (ja) | 2000-03-27 | 2005-05-25 | 株式会社東芝 | 半導体装置 |
| US7678680B2 (en) * | 2004-06-03 | 2010-03-16 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
| US8390131B2 (en) | 2004-06-03 | 2013-03-05 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
| US8698697B2 (en) * | 2007-06-12 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1994
- 1994-10-19 JP JP6253949A patent/JP2725611B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 秋季第５５回応用物理学学術講演会予稿集，２１ｐ−ＺＤ−５ （１９９４） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08124925A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656858A (en) | Semiconductor device with bump structure | |
| US6756294B1 (en) | Method for improving bump reliability for flip chip devices | |
| USRE46147E1 (en) | Semiconductor device and method of fabricating the same | |
| US6548898B2 (en) | External connection terminal and semiconductor device | |
| US6548891B2 (en) | Semiconductor device and production process thereof | |
| USRE48420E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| US6593222B2 (en) | Method to improve the reliability of thermosonic gold to aluminum wire bonds | |
| US7151312B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20060166402A1 (en) | Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures | |
| US20030151140A1 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
| TWI296832B (en) | Bump structures and methods for forming solder bumps | |
| TW201138041A (en) | Semiconductor die and method for forming a conductive feature | |
| US7508082B2 (en) | Semiconductor device and method of manufacturing the same | |
| WO2006070808A1 (ja) | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 | |
| JP2725611B2 (ja) | 半導体装置 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JP3544340B2 (ja) | 半導体装置の製造方法 | |
| US6415973B1 (en) | Method of application of copper solution in flip-chip, COB, and micrometal bonding | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20030162320A1 (en) | Semiconductor device and method for fabricating the same | |
| US20040115942A1 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| US20020123228A1 (en) | Method to improve the reliability of gold to aluminum wire bonds with small pad openings | |
| JP3726529B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971104 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |