JPH01184532A - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH01184532A JPH01184532A JP63011355A JP1135588A JPH01184532A JP H01184532 A JPH01184532 A JP H01184532A JP 63011355 A JP63011355 A JP 63011355A JP 1135588 A JP1135588 A JP 1135588A JP H01184532 A JPH01184532 A JP H01184532A
- Authority
- JP
- Japan
- Prior art keywords
- program
- chip microcomputer
- microcomputer
- address
- single chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータ、特に読み出し専用メモ
リ（以下ＲＯＭと記す）を中央処理装置（以下ＣＰＵと
記す）と共に同一半導体基板上に有し、上記ＲＯＭにあ
らかじめ種々の有効な汎用プログラムを書き込んで提供
する様になしたシングルチップマイクロコンピュータに
関する。
リ（以下ＲＯＭと記す）を中央処理装置（以下ＣＰＵと
記す）と共に同一半導体基板上に有し、上記ＲＯＭにあ
らかじめ種々の有効な汎用プログラムを書き込んで提供
する様になしたシングルチップマイクロコンピュータに
関する。
同一半導体基板上にＣＰＵ、メモリ各種Ｉ／Ｏ機能を搭
載したＬＳＩはシングルチップマイクロコンピュータと
称され文字通り１つの半導体チップで１つの電子制御シ
ステムを構成することが可能である。
載したＬＳＩはシングルチップマイクロコンピュータと
称され文字通り１つの半導体チップで１つの電子制御シ
ステムを構成することが可能である。
従来この種のシングルチップマイクロコンピュータを動
作させるソフトウェア（プログラム）は装置設計者が設
計し、この情報を当該マイクロコンピュータを製造して
いる半導体メーカに依頼してこれをマイクルコンピュー
タ内部のＲＯＭに書き込み特注品として購入する手続が
とらｈていた。しかしながら装置の規模が大きく機能も
多様になるに従ってこれに必要なマイクロコンビ二−タ
用ノフトウェ７もその量と複雑さを増してきている。当
然マイクロコンピュータ自体の機能、性能の向上もめざ
ましくマイクロコンピュータが扱えるメモリ空間も広が
っている。このためプログラムを内部のＲＯＭよりは外
部に拡張された大容量のメモリに配置する場合が増して
いる。
作させるソフトウェア（プログラム）は装置設計者が設
計し、この情報を当該マイクロコンピュータを製造して
いる半導体メーカに依頼してこれをマイクルコンピュー
タ内部のＲＯＭに書き込み特注品として購入する手続が
とらｈていた。しかしながら装置の規模が大きく機能も
多様になるに従ってこれに必要なマイクロコンビ二−タ
用ノフトウェ７もその量と複雑さを増してきている。当
然マイクロコンピュータ自体の機能、性能の向上もめざ
ましくマイクロコンピュータが扱えるメモリ空間も広が
っている。このためプログラムを内部のＲＯＭよりは外
部に拡張された大容量のメモリに配置する場合が増して
いる。
この様な状況においてソフトウェア設計者が膨大な量の
プログラムを設計しその誤りを短時間で修正するには非
常な労力と費用を要する。そこであらかじめマイクロコ
ンピュータ内のメモリにソフトウェア設計に有用なプロ
グラムたとえば汎用のオペレーティングシステムやファ
ンクションライブラリなどが書き込まれていればこれら
を使用す逮事によりソフトウェア設計の効率向上の効果
は大である。
プログラムを設計しその誤りを短時間で修正するには非
常な労力と費用を要する。そこであらかじめマイクロコ
ンピュータ内のメモリにソフトウェア設計に有用なプロ
グラムたとえば汎用のオペレーティングシステムやファ
ンクションライブラリなどが書き込まれていればこれら
を使用す逮事によりソフトウェア設計の効率向上の効果
は大である。
ところが従来のメモリを内蔵してシングルチップマイク
ロコンピュータにおいてはプログラムのスタート番地を
決定するための情報を格納するメモリの番地は内蔵され
たＲＯＭ内に配置されている。−例として日本電気■製
シングルチップマイクロコンピュータμＰ０７８Ｃ１４
のメモリマツプな第７図に示す。
ロコンピュータにおいてはプログラムのスタート番地を
決定するための情報を格納するメモリの番地は内蔵され
たＲＯＭ内に配置されている。−例として日本電気■製
シングルチップマイクロコンピュータμＰ０７８Ｃ１４
のメモリマツプな第７図に示す。
〔発明が解決しようとする問題点〕
上述した従来のシングルチップマイクロコンピュータは
、プログラムのスタート番地を決定するための情報を格
納するメモリの番地が内部のＲＯＭ空間内に配置されて
いるため、前述の様なソフトウェア設計に有用なプログ
ラムが汎用プログラムとして内部ＲＯＭ内にあらかじめ
書き込まれであるにもかかわらず必ず個々のシステムの
スタート番地を指定する特定の情報を半導体メーカに書
き込んでもらう必要が生じる。このことは装置システム
設計側から見ればマイクロコンピュータの入手までに時
間がかかり装置製造の遅延をまねくとともに半導体製造
側から見ればそれぞれのシステム用のマイクロコンピュ
ータが特注生産形態となる事によりコストアップをまね
く欠点がある。
、プログラムのスタート番地を決定するための情報を格
納するメモリの番地が内部のＲＯＭ空間内に配置されて
いるため、前述の様なソフトウェア設計に有用なプログ
ラムが汎用プログラムとして内部ＲＯＭ内にあらかじめ
書き込まれであるにもかかわらず必ず個々のシステムの
スタート番地を指定する特定の情報を半導体メーカに書
き込んでもらう必要が生じる。このことは装置システム
設計側から見ればマイクロコンピュータの入手までに時
間がかかり装置製造の遅延をまねくとともに半導体製造
側から見ればそれぞれのシステム用のマイクロコンピュ
ータが特注生産形態となる事によりコストアップをまね
く欠点がある。
上述した従来の、プログラムスタート番地情報を内部Ｒ
ＯＭ空間内に固定的に持つシングルチップマイクロコン
ピュータに対し本発明はシングルチップマイクロコンピ
ュータの使用状況に応じてフロクラムスタート番地情報
を格納するメモリ番地位置を変えることにより汎用ソフ
トウェアを格納してなるシングルチップマイクロコンピ
ュータを効率的に使用できるという相違点を有する。
ＯＭ空間内に固定的に持つシングルチップマイクロコン
ピュータに対し本発明はシングルチップマイクロコンピ
ュータの使用状況に応じてフロクラムスタート番地情報
を格納するメモリ番地位置を変えることにより汎用ソフ
トウェアを格納してなるシングルチップマイクロコンピ
ュータを効率的に使用できるという相違点を有する。
本発明のシングルチップマイクロコンピュータはＲＯＭ
、ＣＰＵ及び周辺Ｉ／Ｏユニットとを同一半導体基板上
に構成し、シングルチップマイクロコンピュータ外部か
ら与えられる特定の状態設定信号に基いてプログラム実
行のスタート番地を決定する情報をＲＯＭ内から得るか
、これ以外の記憶手段から得るかを選択する手段を有し
ている。
、ＣＰＵ及び周辺Ｉ／Ｏユニットとを同一半導体基板上
に構成し、シングルチップマイクロコンピュータ外部か
ら与えられる特定の状態設定信号に基いてプログラム実
行のスタート番地を決定する情報をＲＯＭ内から得るか
、これ以外の記憶手段から得るかを選択する手段を有し
ている。
次に、本発明について図面を参照して説明する。
第１図は本発明の実施例であるシングルチップマイクロ
コンピュータのプログラム番地設定部分のブ四ツク図で
ある。第１図において１ｏはブーグラムカウンタ（ＰＣ
）であり１６ビツト長で構成されている。１１はプログ
ラムカウンタの内容なインクリメントするインクリメン
タ、１２及び１３はそれぞれテンポラリレジスタＴＡ、
ＴＢである。
コンピュータのプログラム番地設定部分のブ四ツク図で
ある。第１図において１ｏはブーグラムカウンタ（ＰＣ
）であり１６ビツト長で構成されている。１１はプログ
ラムカウンタの内容なインクリメントするインクリメン
タ、１２及び１３はそれぞれテンポラリレジスタＴＡ、
ＴＢである。
１４は内部データバスを表わしている。２１はインバー
タ、２２．２３はアンドゲートである。またプログラム
カウンタ（ＰＣ） ／Ｏの出力は内部アドレスバス１５
に導出されている。
タ、２２．２３はアンドゲートである。またプログラム
カウンタ（ＰＣ） ／Ｏの出力は内部アドレスバス１５
に導出されている。
ここで第２図に示すリセット番地生成のマイクロプログ
ラムのフローチャート及び第３図のメモリマツプをも参
照してプログラムスタート番地の設定の動作について説
明する。
ラムのフローチャート及び第３図のメモリマツプをも参
照してプログラムスタート番地の設定の動作について説
明する。
まず、リセット信号（ＲＥＳＥＴ）によりＰＣＩＯがリ
セットされるが、モード設定信号（ＭＤ）が論理レベル
“１”であればＰＣＩＯは全ビットリセットされ内容は
００００Ｈとなる、リセット信号が解除されればマイク
ロプログラムが動作を開始する。マイクロプログラムの
制御によりｏｏ。
セットされるが、モード設定信号（ＭＤ）が論理レベル
“１”であればＰＣＩＯは全ビットリセットされ内容は
００００Ｈとなる、リセット信号が解除されればマイク
ロプログラムが動作を開始する。マイクロプログラムの
制御によりｏｏ。
Ｈ番地の内容がＴＡ１２に０ＯＯＩＨ番地の内容がＴＥ
０１に取り入れられ最終的にＰＣＩＯに転送されてここ
からプログラムが走りはじめる。いま内部ＲＯＭとして
０ＯＯＨ〜３ＦＦ’Ｆ’Ｈ番地の１６にバイトが設定さ
れているのでプログラムスタート番地情報は内部ＲＯＭ
内に書き込まれていなければならないが、この状態はマ
イクロコンピュータ応用装置のソフトウェアが比較的小
規模で特にプログラムがすべて１６にバイトの内部ＲＯ
Ｍに納まる場合に有効となる。
０１に取り入れられ最終的にＰＣＩＯに転送されてここ
からプログラムが走りはじめる。いま内部ＲＯＭとして
０ＯＯＨ〜３ＦＦ’Ｆ’Ｈ番地の１６にバイトが設定さ
れているのでプログラムスタート番地情報は内部ＲＯＭ
内に書き込まれていなければならないが、この状態はマ
イクロコンピュータ応用装置のソフトウェアが比較的小
規模で特にプログラムがすべて１６にバイトの内部ＲＯ
Ｍに納まる場合に有効となる。
次にモード信号（ＭＤ）が論理値“０”の場合、リセッ
ト信号（ＲＥＳＥＴ）によりＰＣＩＯの最上位から２ビ
ツト目がセットされ残りのビットはリセットされＰＣＩ
Ｏの内容として４０００Ｈとなる。リセット信号が解除
されれば同様にマイクロプログラムが動作して最終的に
ＰＣＩＯの内容として４０００Ｈ，４００１Ｈ番地の内
容が取りこまれプログラム実行がスタートする。４００
０Ｈ及び４００１Ｈは外部メモリ領域にあるのでソフト
ウェア設計者は内部ＲＯＭに特に書き込む処理をするこ
となく適当な番地からプログラム実行を開始する事が出
来る。この状態はシングルチ。
ト信号（ＲＥＳＥＴ）によりＰＣＩＯの最上位から２ビ
ツト目がセットされ残りのビットはリセットされＰＣＩ
Ｏの内容として４０００Ｈとなる。リセット信号が解除
されれば同様にマイクロプログラムが動作して最終的に
ＰＣＩＯの内容として４０００Ｈ，４００１Ｈ番地の内
容が取りこまれプログラム実行がスタートする。４００
０Ｈ及び４００１Ｈは外部メモリ領域にあるのでソフト
ウェア設計者は内部ＲＯＭに特に書き込む処理をするこ
となく適当な番地からプログラム実行を開始する事が出
来る。この状態はシングルチ。
プマイクロコンピュータの内部ＲＯＭに汎用プログラム
を予め書き込み、これを汎用のマイクロコンピュータと
して扱う場合に有効である。
を予め書き込み、これを汎用のマイクロコンピュータと
して扱う場合に有効である。
〔実施例２〕
さらに本発明の他の実施例を図を参照して説明する。第
４図は本発明の他の実施例におけるシングルチップマイ
クロコンピュータのプログラム番地設定部分のブロック
図、第５図はリセット番地生成のマイクロプログラムの
フローチャート、第６図は本実施例のシングルチップマ
イクロコンピュータのメモリマツプである。第４図は基
本的に第１図と同じであり同一ブロックには同じ番号を
付しである。相異点はＰＣＩＯはリセット信号（ＲＥＳ
ＥＴ）によって常に００００Ｈにリセットされること及
び１６の定数発生器（ＣＯＮＳＴ）が加わっていること
である。
４図は本発明の他の実施例におけるシングルチップマイ
クロコンピュータのプログラム番地設定部分のブロック
図、第５図はリセット番地生成のマイクロプログラムの
フローチャート、第６図は本実施例のシングルチップマ
イクロコンピュータのメモリマツプである。第４図は基
本的に第１図と同じであり同一ブロックには同じ番号を
付しである。相異点はＰＣＩＯはリセット信号（ＲＥＳ
ＥＴ）によって常に００００Ｈにリセットされること及
び１６の定数発生器（ＣＯＮＳＴ）が加わっていること
である。
本実施例においてはプログラムスタート番地をいずれに
設定するかはマイクロプログラムによって決定される。
設定するかはマイクロプログラムによって決定される。
即ち第５図のマイクロプログラムに従えばモード設定信
号ＭＤが“１”ならばプログラムスタート番地情報とし
て００００Ｈ番地。
号ＭＤが“１”ならばプログラムスタート番地情報とし
て００００Ｈ番地。
０００１Ｈ番地が当てられる。ＭＤが“θ″ならば定数
発生器１６から４０Ｈ，ＯＯＨをそれぞれＴＡ、ＴＢに
書き込みこれをＰＣＩＯに転送してプログラムスタート
番地４０００Ｈを生成する。
発生器１６から４０Ｈ，ＯＯＨをそれぞれＴＡ、ＴＢに
書き込みこれをＰＣＩＯに転送してプログラムスタート
番地４０００Ｈを生成する。
［発明の効果〕
以上説明した様に本発明は状態設定信号によりプログラ
ムスタート番地情報を、内部ＲＯＭ内からとそれ以外か
らのいずれからも得られる手段を設けているので内部Ｒ
ＯＭに予め汎用プログラムを書き込んであるマイクロコ
ンピータを汎珀製品として扱うことが可能となりソフト
ウェア開発期間の短縮及びマイクロコンピュータそのも
ののコスト低減に大きな効果を有する。
ムスタート番地情報を、内部ＲＯＭ内からとそれ以外か
らのいずれからも得られる手段を設けているので内部Ｒ
ＯＭに予め汎用プログラムを書き込んであるマイクロコ
ンピータを汎珀製品として扱うことが可能となりソフト
ウェア開発期間の短縮及びマイクロコンピュータそのも
ののコスト低減に大きな効果を有する。
第１図は本発明の第１の実施例のシングルチ。
ブマイクロコンピュータにおけるプログラム番地設定部
分のブロック図、第２図はプログラムスタート番地生成
のマイクロプログラムのフローチャート、第３図はメモ
リマツプである。 第４図は本発明の他の実施例によるシングルチップマイ
クロフンピユータにおけるプログラム番地設定部分のブ
ロック図、第５図はプログラムスタート番地生成のマイ
クロプログラムのフローチャート、第６図はメモリマツ
プである。 第７図は従来例のシングルチップマイクロコンピュータ
のメモリマツプである。 第１図、第４図において ／Ｏ・・・・・・プログラムカウンタ（ＰＣ）、１１・
・・・・・インクリメンタ（ＩＮＣ）、１２，１３・・
・・・・テンポラリレジスタ、１４・・・・・・内部デ
ータバス、１５・・・・・・内部７ドレスバス、１６・
・・・・・定数発生器（ＣＯＮＳＴ）、２１・・・・・
・インバータ、２２，２３・・・・・・アンドゲート。 代理人 弁理士 内 原 音 、２５１ 回 第３回 第４図 翁Ｉ５図 ￥Ｊ１図
分のブロック図、第２図はプログラムスタート番地生成
のマイクロプログラムのフローチャート、第３図はメモ
リマツプである。 第４図は本発明の他の実施例によるシングルチップマイ
クロフンピユータにおけるプログラム番地設定部分のブ
ロック図、第５図はプログラムスタート番地生成のマイ
クロプログラムのフローチャート、第６図はメモリマツ
プである。 第７図は従来例のシングルチップマイクロコンピュータ
のメモリマツプである。 第１図、第４図において ／Ｏ・・・・・・プログラムカウンタ（ＰＣ）、１１・
・・・・・インクリメンタ（ＩＮＣ）、１２，１３・・
・・・・テンポラリレジスタ、１４・・・・・・内部デ
ータバス、１５・・・・・・内部７ドレスバス、１６・
・・・・・定数発生器（ＣＯＮＳＴ）、２１・・・・・
・インバータ、２２，２３・・・・・・アンドゲート。 代理人 弁理士 内 原 音 、２５１ 回 第３回 第４図 翁Ｉ５図 ￥Ｊ１図
Claims (1)
- 読み出し専用メモリ（ＲＯＭ）と中央処理装置（ＣＰＵ
）と周辺Ｉ／Ｏユニットとを同一半導体基板上に構成し
てなるシングルチップマイクロコンピュータにおいて該
シングルチップマイクロコンピュータ外部から与えられ
る特定の状態設定信号に基いてプログラム実行のスター
ト番地を決定する情報を前記ＲＯＭ内から得るかこれ以
外の記憶手段から得るかを選択する手段を有する事を特
徴とするシングルチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011355A JPH01184532A (ja) | 1988-01-19 | 1988-01-19 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011355A JPH01184532A (ja) | 1988-01-19 | 1988-01-19 | シングルチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184532A true JPH01184532A (ja) | 1989-07-24 |
Family
ID=11775723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63011355A Pending JPH01184532A (ja) | 1988-01-19 | 1988-01-19 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184532A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310929A (en) * | 1976-07-19 | 1978-01-31 | Toshiba Corp | Starting system of computer |
| JPS54141536A (en) * | 1978-04-26 | 1979-11-02 | Nec Corp | Information processing system |
-
1988
- 1988-01-19 JP JP63011355A patent/JPH01184532A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310929A (en) * | 1976-07-19 | 1978-01-31 | Toshiba Corp | Starting system of computer |
| JPS54141536A (en) * | 1978-04-26 | 1979-11-02 | Nec Corp | Information processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6401197B1 (en) | Microprocessor and multiprocessor system | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JP2021515308A (ja) | デバイスをデバッグするときにメタデータにアクセスするための装置及び方法 | |
| JP7394849B2 (ja) | メモリ組込み自己テストコントローラを用いる読み出し専用メモリのテスト | |
| JPH01184532A (ja) | シングルチップマイクロコンピュータ | |
| EP0560393B1 (en) | Microprocessor and data processing system with register file | |
| US7237099B2 (en) | Multiprocessor system having a plurality of control programs stored in a continuous range of addresses of a common memory and having identification registers each corresponding to a processor and containing data used in deriving a starting address of a CPU-linked interrupt handler program to be executed by the corresponding processor | |
| JP2001256044A (ja) | データ処理装置 | |
| US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
| JP3214459B2 (ja) | シミュレーション方法及び装置 | |
| JPH1040130A (ja) | マイクロコンピュータ | |
| JP2731618B2 (ja) | エミュレータ | |
| JP3323341B2 (ja) | エミュレーション用プロセッサおよびそれを搭載したエミュレータ | |
| JPS608557B2 (ja) | プログラマブル・リードオンリー・メモリを有する計算機 | |
| JP2001147863A (ja) | フラッシュメモリ書き替え装置 | |
| JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
| JP2654105B2 (ja) | マイクロプロセッサ | |
| JP2876909B2 (ja) | 割込みエミュレータ | |
| JP2531112B2 (ja) | 情報処理装置 | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| JPS6252334B2 (ja) | ||
| JPH096641A (ja) | 情報処理装置 | |
| JPH0320834A (ja) | 情報処理装置の初期診断方法 | |
| JPH0697435B2 (ja) | エバリエーションチップ | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ |