JPH01175352U - - Google Patents
Info
- Publication number
- JPH01175352U JPH01175352U JP7305688U JP7305688U JPH01175352U JP H01175352 U JPH01175352 U JP H01175352U JP 7305688 U JP7305688 U JP 7305688U JP 7305688 U JP7305688 U JP 7305688U JP H01175352 U JPH01175352 U JP H01175352U
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- frame memory
- memory
- shared memory
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Image Generation (AREA)
- Multi Processors (AREA)
Description
第１図は本発明の一実施例を示すブロツク図、
第２図はその動作を説明するためのフローチヤー
ト、第３図は従来装置を示すブロツク図である。 １１，１２……第１のＣＰＵ、２……プログラ
ムメモリ、３……フレームバツフア、４……モニ
ター、５……第２のＣＰＵ、６１，６２……共有
メモリ。
第２図はその動作を説明するためのフローチヤー
ト、第３図は従来装置を示すブロツク図である。 １１，１２……第１のＣＰＵ、２……プログラ
ムメモリ、３……フレームバツフア、４……モニ
ター、５……第２のＣＰＵ、６１，６２……共有
メモリ。
Claims (1)
- 描画の演算処理を行なうための複数の第１のＣ
ＰＵと、該第１のＣＰＵ間のデータの受渡しを行
なうために夫々第１のＣＰＵ間に設けた共有メモ
リと、映像信号を記録するためのフレームメモリ
と、前記共有メモリから受渡されたデータを前記
フレームメモリに対して描画を行なうための第２
のＣＰＵとから構成してなることを特徴とする描
画処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7305688U JPH01175352U (ja) | 1988-06-01 | 1988-06-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7305688U JPH01175352U (ja) | 1988-06-01 | 1988-06-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175352U true JPH01175352U (ja) | 1989-12-13 |
Family
ID=31298206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7305688U Pending JPH01175352U (ja) | 1988-06-01 | 1988-06-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175352U (ja) |
-
1988
- 1988-06-01 JP JP7305688U patent/JPH01175352U/ja active Pending