JPS6435442U - - Google Patents
Info
- Publication number
- JPS6435442U JPS6435442U JP12831587U JP12831587U JPS6435442U JP S6435442 U JPS6435442 U JP S6435442U JP 12831587 U JP12831587 U JP 12831587U JP 12831587 U JP12831587 U JP 12831587U JP S6435442 U JPS6435442 U JP S6435442U
- Authority
- JP
- Japan
- Prior art keywords
- host computer
- direct memory
- data
- counter
- counts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案を実施したＩ／Ｏチヤネル制御
装置の構成を表わす図、第２図は従来のＩ／Ｏチ
ヤネル制御装置の構成を表わす図である。 １０……Ｉ／Ｏチヤネル制御装置、１１……ダ
イレクト・メモリ・アクセス制御部、１２……バ
ツフア・メモリ、１３……Ｉ／Ｏチヤネル・イン
ターフエイス、１４……ダイレクト・メモリ・ア
クセス転送カウンタ、１５……チヤネル・データ
・カウンタ、１６……カウンタ制御部、２……ホ
スト計算機、２１……ホスト・メモリ、３……デ
バイス、ＳＢ……システム・バス。
装置の構成を表わす図、第２図は従来のＩ／Ｏチ
ヤネル制御装置の構成を表わす図である。 １０……Ｉ／Ｏチヤネル制御装置、１１……ダ
イレクト・メモリ・アクセス制御部、１２……バ
ツフア・メモリ、１３……Ｉ／Ｏチヤネル・イン
ターフエイス、１４……ダイレクト・メモリ・ア
クセス転送カウンタ、１５……チヤネル・データ
・カウンタ、１６……カウンタ制御部、２……ホ
スト計算機、２１……ホスト・メモリ、３……デ
バイス、ＳＢ……システム・バス。
Claims (1)
- ホスト計算機とデバイスの間に設置され、前記
ホスト計算機側と前記デバイスとの間でデータを
転送するダイレクト・メモリ・アクセス制御部と
、このダイレクト・メモリ・アクセス回数をカウ
ントするダイレクト・メモリ・アクセス転送カウ
ンタとを有するＩ／Ｏチヤネル制御装置において
、前記デバイスとの間でデータ転送数をカウント
し、前記ホスト計算機から読み出し可能であると
ともに前記デバイスからカウント値修正要求を受
信する受信手段を有するチヤネル・データ・カウ
ンタを設けることを特徴とするＩ／Ｏチヤネル制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12831587U JPS6435442U (ja) | 1987-08-24 | 1987-08-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12831587U JPS6435442U (ja) | 1987-08-24 | 1987-08-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6435442U true JPS6435442U (ja) | 1989-03-03 |
Family
ID=31381539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12831587U Pending JPS6435442U (ja) | 1987-08-24 | 1987-08-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6435442U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991342A (ja) * | 1972-12-29 | 1974-08-31 |
-
1987
- 1987-08-24 JP JP12831587U patent/JPS6435442U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991342A (ja) * | 1972-12-29 | 1974-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6435442U (ja) | ||
| JP2501879B2 (ja) | チャネルアクセス方式 | |
| JPS6424465U (ja) | ||
| JPH0444051U (ja) | ||
| JPS61172340U (ja) | ||
| JPS5832543U (ja) | 共有記憶装置 | |
| JPS61180337U (ja) | ||
| JPS60148650U (ja) | 共有メモリ制御装置 | |
| JPH0263115U (ja) | ||
| JPS6214541U (ja) | ||
| JPS6034652U (ja) | 情報転送装置 | |
| JPS6218759U (ja) | ||
| JPS61653U (ja) | Ｄｍａ転送回路 | |
| JPS62169851U (ja) | ||
| JPH02149448U (ja) | ||
| JPH0334148U (ja) | ||
| JPH0341352U (ja) | ||
| JPH0284955U (ja) | ||
| JPS5851336U (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS6010349U (ja) | メモリ共有装置 | |
| JPS62100539U (ja) | ||
| JPS6353153U (ja) | ||
| JPS6057855U (ja) | デュアルｃｐｕ方式情報処理装置 | |
| JPH01175352U (ja) |