JPH01162417A - ディジタル位相検出器及び該ディジタル位相検出器を有する周波数シンセサイザ - Google Patents
ディジタル位相検出器及び該ディジタル位相検出器を有する周波数シンセサイザInfo
- Publication number
- JPH01162417A JPH01162417A JP63292245A JP29224588A JPH01162417A JP H01162417 A JPH01162417 A JP H01162417A JP 63292245 A JP63292245 A JP 63292245A JP 29224588 A JP29224588 A JP 29224588A JP H01162417 A JPH01162417 A JP H01162417A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- digital
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 18
- 238000001514 detection method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 230000007704 transition Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、−殻内に、ラジオ周波数(RF)通信回路に
関し、かつ、よシ具体的には周波数シンセサイザに関す
るものである。
関し、かつ、よシ具体的には周波数シンセサイザに関す
るものである。
従来技術の説明
ディジタル(3値としてもまた知られている)位相検出
器を用いる周波数シンセサイザは、広く一般的に安定し
た信号を与えるべく用いられておシ送信器及び/或いは
受信器によって用いられている。典型的なシンセサイザ
の設計においては、電圧制御発振器(VCO)が、リフ
ァレンス(参照)信号に対して位相ロックされる出力信
号を与えるように用いられている。位相検出器はリファ
レンス信号をその出力信号に比例する周波数信号と比較
するために用いられている。これらの信号の間のどのよ
うな差も、誤差信号をそこに与えることによって補正回
路(corection circuit)へ表示され
る。補正回路は誤差電圧を発生し、その出力信号がリフ
ァレンス信号の位相を追跡するようにこの電圧は電圧制
御発振器(VCO)の周波数を補正するように用いられ
る。
器を用いる周波数シンセサイザは、広く一般的に安定し
た信号を与えるべく用いられておシ送信器及び/或いは
受信器によって用いられている。典型的なシンセサイザ
の設計においては、電圧制御発振器(VCO)が、リフ
ァレンス(参照)信号に対して位相ロックされる出力信
号を与えるように用いられている。位相検出器はリファ
レンス信号をその出力信号に比例する周波数信号と比較
するために用いられている。これらの信号の間のどのよ
うな差も、誤差信号をそこに与えることによって補正回
路(corection circuit)へ表示され
る。補正回路は誤差電圧を発生し、その出力信号がリフ
ァレンス信号の位相を追跡するようにこの電圧は電圧制
御発振器(VCO)の周波数を補正するように用いられ
る。
理想的には、位相検出器は電圧制御発振器(VCO)の
周波数を最大的にステアリング(steering)す
るべく設計されておシ、発振器の周波数信号は最適な時
間間隔(time 5pan)の範囲内で訂正されるよ
うになされている。最大ステアリング(Max imu
msteering)はその周波数差の持続時間に対し
てその補正回路に対して、その最大出力レベルに維持す
ること課す。
周波数を最大的にステアリング(steering)す
るべく設計されておシ、発振器の周波数信号は最適な時
間間隔(time 5pan)の範囲内で訂正されるよ
うになされている。最大ステアリング(Max imu
msteering)はその周波数差の持続時間に対し
てその補正回路に対して、その最大出力レベルに維持す
ること課す。
最適な補正時間をこのような位相検出器に与えることの
今までの試みは不成功であった。各々の試みは貧弱なル
ープ利得特性を示してbた。即ち、各々は、スタートア
ップ(5tart−up )状態から即座に信号に位相
ロック(phase−1ock )を行なわせることに
失敗していた。1つの以前の試みにおいて、このような
貧弱な特性は、リファレンス(参照)周波数と発振器の
周波数と゛の間のいかなる周波数差に対しても位相検出
器の誤シ出力パルスによっている。このことから、結果
として、最適値よりも充分低い周波数ステアリングの平
均値を与えることになる。結局、結果としてループ利得
特性が劣ったものとなっている。
今までの試みは不成功であった。各々の試みは貧弱なル
ープ利得特性を示してbた。即ち、各々は、スタートア
ップ(5tart−up )状態から即座に信号に位相
ロック(phase−1ock )を行なわせることに
失敗していた。1つの以前の試みにおいて、このような
貧弱な特性は、リファレンス(参照)周波数と発振器の
周波数と゛の間のいかなる周波数差に対しても位相検出
器の誤シ出力パルスによっている。このことから、結果
として、最適値よりも充分低い周波数ステアリングの平
均値を与えることになる。結局、結果としてループ利得
特性が劣ったものとなっている。
別の以前の試みにおいては、位相検出器は、位相検出器
によって受信された信号が周波数において2対1或いは
それ以上の比で異なっている時を検出し、表示するため
の回路を含んでbる。この条件に対応して、位相検出器
は発振器への最大ステアリングを与えるようにステアリ
ング信号をラッチする。しかしながら、2つの周波数信
号の間の比が2対1よりも低い時、最大ステアリングは
与えられない。
によって受信された信号が周波数において2対1或いは
それ以上の比で異なっている時を検出し、表示するため
の回路を含んでbる。この条件に対応して、位相検出器
は発振器への最大ステアリングを与えるようにステアリ
ング信号をラッチする。しかしながら、2つの周波数信
号の間の比が2対1よりも低い時、最大ステアリングは
与えられない。
このような以前の試みに対して知られている別の問題は
位相検出器によって与えられる位相ロック表示(pha
se 1ock 1ndication)の性質を含ん
でいる。ロック表示(lock 1ndication
)は、典型的K、論理回路に結合しておシ、しかも、ラ
ジオ(無線装置) VCO周波数信号が安定化した時を
知らせるために用いられてbる。位相ロックされた時、
位相検出器の位相ロック表示は、レベルタイプ(lev
el−type)表示を与えるための集積回路とともに
さらに処理されなければならない狭いパルスを含んでい
る。レベルタイプ表示は結局において用いられているが
、その表示の正確さは、その集積回路に固有の評価関数
によシ低下される。
位相検出器によって与えられる位相ロック表示(pha
se 1ock 1ndication)の性質を含ん
でいる。ロック表示(lock 1ndication
)は、典型的K、論理回路に結合しておシ、しかも、ラ
ジオ(無線装置) VCO周波数信号が安定化した時を
知らせるために用いられてbる。位相ロックされた時、
位相検出器の位相ロック表示は、レベルタイプ(lev
el−type)表示を与えるための集積回路とともに
さらに処理されなければならない狭いパルスを含んでい
る。レベルタイプ表示は結局において用いられているが
、その表示の正確さは、その集積回路に固有の評価関数
によシ低下される。
従って、前述の欠陥を克服するシンセサイザに使用され
る位相検出器は必要とされている。
る位相検出器は必要とされている。
本発明の目的
前述の欠点を克服する周波数シンセサイザを提供するこ
とが本発明の一般的な目的である。よシ具体的に、本発
明の目的の1つは、最大ループ利得特性を与え、レベル
タイプ位相ロック表示装置を与えるディジタル位相検出
器を提供することである。
とが本発明の一般的な目的である。よシ具体的に、本発
明の目的の1つは、最大ループ利得特性を与え、レベル
タイプ位相ロック表示装置を与えるディジタル位相検出
器を提供することである。
新規であると信じられている本発明の特徴は、特に、添
付された特許請求の範囲において述べられている。その
発明は、そのものが持つさらなる目的と利点とともに、
添付した図面とともに後述の記述を参照することによっ
てもつとも良く理解されるであろう。
付された特許請求の範囲において述べられている。その
発明は、そのものが持つさらなる目的と利点とともに、
添付した図面とともに後述の記述を参照することによっ
てもつとも良く理解されるであろう。
本発明は、ラジオシンセサイザ(110)において用い
られるディジタル位相検出器(118)であって、リフ
ァレンス発振器(117)によって与えられるリファレ
ンス信号と電圧制御発振器(112)によって与えられ
る出力周波数信号(114)の間の位相誤差を表示して
いる。ディジタル位相検出器(118)は、発振器(1
17及び112)によって与えられる周波数信号(11
6及び120)を受信する4つのフリップ・フロップ(
310,312,314及び316)を含んでおシ、そ
の結果、周波数信号(116,120)の間の周波数差
が存在する時に最適な(最大)周波数ステアリングを与
えることは勿論、周波数信号(116及び120)間の
位相誤差を最適に表示するステアリング信号を発生する
。フリップ・フロップに応答して、ディジタル論理回路
(306)は、周波数信号(116及び120)が位相
ロックされている時、非積分(non−integra
ted)レベルタイプ表示を与えるように使用される。
られるディジタル位相検出器(118)であって、リフ
ァレンス発振器(117)によって与えられるリファレ
ンス信号と電圧制御発振器(112)によって与えられ
る出力周波数信号(114)の間の位相誤差を表示して
いる。ディジタル位相検出器(118)は、発振器(1
17及び112)によって与えられる周波数信号(11
6及び120)を受信する4つのフリップ・フロップ(
310,312,314及び316)を含んでおシ、そ
の結果、周波数信号(116,120)の間の周波数差
が存在する時に最適な(最大)周波数ステアリングを与
えることは勿論、周波数信号(116及び120)間の
位相誤差を最適に表示するステアリング信号を発生する
。フリップ・フロップに応答して、ディジタル論理回路
(306)は、周波数信号(116及び120)が位相
ロックされている時、非積分(non−integra
ted)レベルタイプ表示を与えるように使用される。
本明細書において開示される装置は、特にラジオ周波数
シンセサイザに対して用いられている。
シンセサイザに対して用いられている。
さらに具体的には、ここで開示された装置は、新しいデ
ィジタル位相検出器によって特徴づけられる改良された
シンセサイザを指向したものである。
ィジタル位相検出器によって特徴づけられる改良された
シンセサイザを指向したものである。
第1図はこのような改良されたシンセサイザ110を示
している。シンセサイザ110は、従来の結晶発振器1
17によって与えられるリファレンス(基準)信号(f
R)116に位相ロックしている出力信号114を与え
る従来のVCO112を利用している。出力信号114
は、例えば、モトローラから商品化されているMC14
5158のような出力信号114に比例した周波数信号
(7v) 120を与えるプログラム可能なディジタル
分周回路(1/N ) 122によって1/N倍に分周
される。従来型のマイクロコンピュータ119は分周回
路122の分周比(N)を選択している。
している。シンセサイザ110は、従来の結晶発振器1
17によって与えられるリファレンス(基準)信号(f
R)116に位相ロックしている出力信号114を与え
る従来のVCO112を利用している。出力信号114
は、例えば、モトローラから商品化されているMC14
5158のような出力信号114に比例した周波数信号
(7v) 120を与えるプログラム可能なディジタル
分周回路(1/N ) 122によって1/N倍に分周
される。従来型のマイクロコンピュータ119は分周回
路122の分周比(N)を選択している。
リファレンス信号116と周波数信号120の間の僅か
な差を決定するために、位相検出器118はリファレン
ス信号116の周波数と位相を周波数信号120の周波
数と位相に比較する。信号120と116の間の周波数
及び位相におけるいかなる差も、必要なステアリング方
向(steering direction)を最適に
表示するup / downステアリング信号126を
与えることによって、補正回路124に指示されている
。
な差を決定するために、位相検出器118はリファレン
ス信号116の周波数と位相を周波数信号120の周波
数と位相に比較する。信号120と116の間の周波数
及び位相におけるいかなる差も、必要なステアリング方
向(steering direction)を最適に
表示するup / downステアリング信号126を
与えることによって、補正回路124に指示されている
。
補正回路124は、出力信号114がリファレンス信号
116の位相を追跡するようにVCO112の周波数を
補正する(増加させるか減少させる)ために用いられる
誤差電圧を発生する。補正回路124は、またシンセサ
イザのフィードバックループ特性を決定するループフィ
ルタを組み入れている。このことは、チャージポンプ回
路を用いることで達成されるかもしれない。チャージポ
ンプ回路の例としては、例えば、モトローラシーアンド
イーパーツ、米国イリノイ州60196シヤンバーグ、
アルゴンフィン・ロード1313から発行されている1
パルサ−VHF移動無線電話(Pulsar VHFM
obile Radi。
116の位相を追跡するようにVCO112の周波数を
補正する(増加させるか減少させる)ために用いられる
誤差電圧を発生する。補正回路124は、またシンセサ
イザのフィードバックループ特性を決定するループフィ
ルタを組み入れている。このことは、チャージポンプ回
路を用いることで達成されるかもしれない。チャージポ
ンプ回路の例としては、例えば、モトローラシーアンド
イーパーツ、米国イリノイ州60196シヤンバーグ、
アルゴンフィン・ロード1313から発行されている1
パルサ−VHF移動無線電話(Pulsar VHFM
obile Radi。
Te1ephone”(出版番号68P!81020
E 05−0 )の送信器及び受信器の論理の項(Tr
ansmitter and Re−ceiver L
ogic 5ection)の中に述べられているよう
な回路である。
E 05−0 )の送信器及び受信器の論理の項(Tr
ansmitter and Re−ceiver L
ogic 5ection)の中に述べられているよう
な回路である。
位相検出器118は、正確なステアリング信号126を
補正回路124へ供給するばかシではなく、マイクロコ
ンピュータ119が信号116及び120が位相ロック
(phase 1ocked)となる時を表示するべく
、正確なレベルタイプ(level−type)の位相
ロック表示(phase−1ocked 1ndica
tion) 128を発生している。マイクロコンピュ
ータ119は、例えば送信器を動作させるようなラジオ
機能を制御するためのレベルタイプの位相ロック表示1
28を与えている。
補正回路124へ供給するばかシではなく、マイクロコ
ンピュータ119が信号116及び120が位相ロック
(phase 1ocked)となる時を表示するべく
、正確なレベルタイプ(level−type)の位相
ロック表示(phase−1ocked 1ndica
tion) 128を発生している。マイクロコンピュ
ータ119は、例えば送信器を動作させるようなラジオ
機能を制御するためのレベルタイプの位相ロック表示1
28を与えている。
−殻内によく知られた位相検出器と違って、位相ロック
表示128はもはやさらなる処理(積分)を必要としな
い。
表示128はもはやさらなる処理(積分)を必要としな
い。
第2図及び第3図は、本発明に従って、位相検出器11
8の動作を示している。さらに具体的には第2図は、第
3図において示される位相検出回路の状態図を示してい
る。
8の動作を示している。さらに具体的には第2図は、第
3図において示される位相検出回路の状態図を示してい
る。
第2図において、状態A、B及びEは、第3図の位相検
出器が位相ロック信号を受信している時の条件に対応し
ている。状態C及びDは、位相検出器がfRの周波数が
fvの周波数よりも太きいということを検出する時の条
件に対応している。状態F及びGは、位相検出器が、f
vの周波数がfRの周波数よりも大きいということを検
出する時の条件に対応している。
出器が位相ロック信号を受信している時の条件に対応し
ている。状態C及びDは、位相検出器がfRの周波数が
fvの周波数よりも太きいということを検出する時の条
件に対応している。状態F及びGは、位相検出器が、f
vの周波数がfRの周波数よりも大きいということを検
出する時の条件に対応している。
位相検出器が状態B、C及びDにある時、このことは信
号fv及びfRを位相ロックするために、fvの周波数
に対してup ” (D=O、U=1)補正が必要とさ
れるということを示している。位相検出器が状態E、F
及びGにある時、このことは、信号fv及びfRを位相
ロックするためにfvの周波数に対してdown” (
D=1 、 U=0 )補正が必要とされるということ
を示している。状態Aにおいてのみ、位相検出器はfv
の周波数に対する補正が必ずしも必要でない(D:0.
’U=o)ということを示している。
号fv及びfRを位相ロックするために、fvの周波数
に対してup ” (D=O、U=1)補正が必要とさ
れるということを示している。位相検出器が状態E、F
及びGにある時、このことは、信号fv及びfRを位相
ロックするためにfvの周波数に対してdown” (
D=1 、 U=0 )補正が必要とされるということ
を示している。状態Aにおいてのみ、位相検出器はfv
の周波数に対する補正が必ずしも必要でない(D:0.
’U=o)ということを示している。
状態間の遷移は受信した信号fRかfvのどちらかのエ
ツジ(edge)(正方向positive goin
g)の検出において起こる。今後、6エツジ(edge
) ’という言葉で表示されるどのような表示も、用い
られる論理回路に依存して正方向のエツジ(posit
ivegoing edge)を意味するか、もしくは
、負方向の@ 、 エツジ(negati golng edge)を意味
している。後に続く議論は様々な状態間の流れを説明す
るために与えられている。
ツジ(edge)(正方向positive goin
g)の検出において起こる。今後、6エツジ(edge
) ’という言葉で表示されるどのような表示も、用い
られる論理回路に依存して正方向のエツジ(posit
ivegoing edge)を意味するか、もしくは
、負方向の@ 、 エツジ(negati golng edge)を意味
している。後に続く議論は様々な状態間の流れを説明す
るために与えられている。
位相検出器が状態Aにおいて始まるとしよう。
もしも検出される次のエツジ(edge )がfRから
であるならば、状態Aから状態Bへの遷移が起こるであ
ろう。逆に、検出される次のエツジ(edge)がfv
からであるならば、状態Aから状態Eへの遷移が起こる
であろう。もしも、検出される次のエツジ(edge
)がすぐ前に先行している信号と同じ信号から発生して
いないならば、状態BもしくはEから状態Aへの遷移が
起こるであろう。従って、検出されたエツジ(edge
)がfRかfvのどちらかの信号からのものである限
シ、状態A、B及びE以外のどのような遷移も発生しな
いであろう。
であるならば、状態Aから状態Bへの遷移が起こるであ
ろう。逆に、検出される次のエツジ(edge)がfv
からであるならば、状態Aから状態Eへの遷移が起こる
であろう。もしも、検出される次のエツジ(edge
)がすぐ前に先行している信号と同じ信号から発生して
いないならば、状態BもしくはEから状態Aへの遷移が
起こるであろう。従って、検出されたエツジ(edge
)がfRかfvのどちらかの信号からのものである限
シ、状態A、B及びE以外のどのような遷移も発生しな
いであろう。
八及びfvの周波数が同じであシ、かつ位相検出器が受
信され信号fR及びfvが位相ロック(L= 1 )さ
れているということを示すであろう。
信され信号fR及びfvが位相ロック(L= 1 )さ
れているということを示すであろう。
位相検出器は、受信された信号fR及びfvが周波数的
に異なっているということを位相検出器が検出する時、
fR及びfvは位相ロックされていない(L=0)とい
うことを示す。状態Aから状態B。
に異なっているということを位相検出器が検出する時、
fR及びfvは位相ロックされていない(L=0)とい
うことを示す。状態Aから状態B。
状態Cへの遷移は、もしもfRの周波数がfvの周波数
よりも大きい場合に起こシ、状態Aから状態E、状態F
への遷移はfvの周波数がfRの周波数よりも大きい場
合に起こる。この場合、ステアリング信号は状態A、B
及びEに維持されていて、パルス的な動作はせず、従っ
て、補正回路への最大ステアリングが維持されている。
よりも大きい場合に起こシ、状態Aから状態E、状態F
への遷移はfvの周波数がfRの周波数よりも大きい場
合に起こる。この場合、ステアリング信号は状態A、B
及びEに維持されていて、パルス的な動作はせず、従っ
て、補正回路への最大ステアリングが維持されている。
さらに具体的には、このような、状態Aから、状態B及
び状態Cへの遷移、或いは状態E及び状態Fへの遷移は
、同じ信号から2つの連続したエツジ(edges)が
検出される時に生ずる。”連続した(consecut
ive) ”という言葉は、他の信号カラノ中間的なエ
ツジ(intervening edge)がこの期間
中検出されないということを意味している。もしも連続
した(consecutive) エツジがfRから検
出されるならば、第1のエツジで状態Aから状態Bへの
流れが遷移し、第2のエツジで状態Bから状態Cへの流
れが遷移する。もしも、連続した( conse cu
−tive)エツジがfvから検出されるならば、第1
のエツジで状態Aから状態Eへの流れが遷移し、第2の
エツジで状態Eから状態Fへの流れが遷移する。
び状態Cへの遷移、或いは状態E及び状態Fへの遷移は
、同じ信号から2つの連続したエツジ(edges)が
検出される時に生ずる。”連続した(consecut
ive) ”という言葉は、他の信号カラノ中間的なエ
ツジ(intervening edge)がこの期間
中検出されないということを意味している。もしも連続
した(consecutive) エツジがfRから検
出されるならば、第1のエツジで状態Aから状態Bへの
流れが遷移し、第2のエツジで状態Bから状態Cへの流
れが遷移する。もしも、連続した( conse cu
−tive)エツジがfvから検出されるならば、第1
のエツジで状態Aから状態Eへの流れが遷移し、第2の
エツジで状態Eから状態Fへの流れが遷移する。
もしもいったん位相検出器が、受信した信号fR及びf
vが位相ロックされていない(L=0)ということを示
すならば、その位相検出器は、他の信号(L=Oの表示
を生じた信号とは別の信号)からの2つの連続した(c
onsecutive)エツジが検出されない限シ、L
=Oの表示を継続するであろう。
vが位相ロックされていない(L=0)ということを示
すならば、その位相検出器は、他の信号(L=Oの表示
を生じた信号とは別の信号)からの2つの連続した(c
onsecutive)エツジが検出されない限シ、L
=Oの表示を継続するであろう。
例えば、いったん状態Cにあって、fRからの別のエツ
ジが検出されても、位相検出器は状態Cのままに留まる
であろう。もしも、fRからのエツジに引き続いてfv
からのエツジが検出されるならば、位相検出器は状態C
から状態りへさらに再び状態Cへ遷移するであろう。f
vをfRで置き換えることによって、同じ結果が状態F
とGに関して生ずるであろう。
ジが検出されても、位相検出器は状態Cのままに留まる
であろう。もしも、fRからのエツジに引き続いてfv
からのエツジが検出されるならば、位相検出器は状態C
から状態りへさらに再び状態Cへ遷移するであろう。f
vをfRで置き換えることによって、同じ結果が状態F
とGに関して生ずるであろう。
もしも、いったん、他の信号からの2つの連続的(co
nsecutive)なエツジが検出されるならば、位
相検出器はL=OをL=1の表示に変えることによって
信号が位相ロックされるということを表示するであろう
。例えば、信号が位相ロックされていない場合、fvか
らの2つの連続的な(consecu−tive)エツ
ジによってのみ、位相検出器が状態Cから状態りを介し
て、初期状態Eの位相ロックされた条件に帰還すること
を可能にするであろう。
nsecutive)なエツジが検出されるならば、位
相検出器はL=OをL=1の表示に変えることによって
信号が位相ロックされるということを表示するであろう
。例えば、信号が位相ロックされていない場合、fvか
らの2つの連続的な(consecu−tive)エツ
ジによってのみ、位相検出器が状態Cから状態りを介し
て、初期状態Eの位相ロックされた条件に帰還すること
を可能にするであろう。
同様に、fRからの2つの連続的な(consecut
ive)エツジによってのみ、位相検出器が、状態Fか
ら状態Gを介して初期状態Bに位相ロックされた条件に
帰還することを可能にするであろう。どちらの例におい
ても、位相検出器が2つの連続的(con−secut
ive)なfvsかfRBを位相ロックされた条件に帰
還する場合には、位相検出器は、それが2つの連続的な
fR8かfVBを各々検出するまで位相ロックされた条
件のままに留まるであろう。
ive)エツジによってのみ、位相検出器が、状態Fか
ら状態Gを介して初期状態Bに位相ロックされた条件に
帰還することを可能にするであろう。どちらの例におい
ても、位相検出器が2つの連続的(con−secut
ive)なfvsかfRBを位相ロックされた条件に帰
還する場合には、位相検出器は、それが2つの連続的な
fR8かfVBを各々検出するまで位相ロックされた条
件のままに留まるであろう。
このことによって、位相検出器は過剰な補償をさけるこ
とを行ないつつ即座にfvの周波数を訂正することを可
能にするであろう。(上述の動作は選択的になされるで
あろうが、状態GからEもしくはAへ或いは状態りから
AもしくはBへのどちらか一方の状態遷移がなされるで
あろうということに注意すべきであろう。) 例えば、状態Cから%fVからの2つの連続的(con
secutive)なエツジによって、位相検出器が状
態Eへ状態りを介して遷移することを可能にするであろ
う。ここで位相検出器は位相ロックされた信号を表示し
、かつfvに対して必要とされたdown ” (D=
1 )訂正を表示するであろう。状態Eから、fvか
らの別の連続的な(consecutive)エツジに
よって、位相検出器が位相ロックされない信号を表示し
、かつ、fvに対して必要とされたu p j″(D=
1)訂正を表示する所の、状態Fへの状態遷移を可能に
するであろう。fvをfRで置き換えることによって、
同様の結果が状態F、G及びBに関して生ずるであろう
。
とを行ないつつ即座にfvの周波数を訂正することを可
能にするであろう。(上述の動作は選択的になされるで
あろうが、状態GからEもしくはAへ或いは状態りから
AもしくはBへのどちらか一方の状態遷移がなされるで
あろうということに注意すべきであろう。) 例えば、状態Cから%fVからの2つの連続的(con
secutive)なエツジによって、位相検出器が状
態Eへ状態りを介して遷移することを可能にするであろ
う。ここで位相検出器は位相ロックされた信号を表示し
、かつfvに対して必要とされたdown ” (D=
1 )訂正を表示するであろう。状態Eから、fvか
らの別の連続的な(consecutive)エツジに
よって、位相検出器が位相ロックされない信号を表示し
、かつ、fvに対して必要とされたu p j″(D=
1)訂正を表示する所の、状態Fへの状態遷移を可能に
するであろう。fvをfRで置き換えることによって、
同様の結果が状態F、G及びBに関して生ずるであろう
。
従って、fRとfvの周波数が異なっている間は、位相
検出器は状態CかD或いは状態FかGに存在する。fv
の周波数が訂正されるまでは位相検出器はそれらの状態
に留まるであろう。九とfvの周波数が互いに逆の方向
においてわずかに異なシ、従って、状態Eかもしくは状
態Bに、fvのわずかな過剰訂正を反作用で中和するよ
うに、逆の誤差信号パルスを発生することによって入る
ようになるであろう。
検出器は状態CかD或いは状態FかGに存在する。fv
の周波数が訂正されるまでは位相検出器はそれらの状態
に留まるであろう。九とfvの周波数が互いに逆の方向
においてわずかに異なシ、従って、状態Eかもしくは状
態Bに、fvのわずかな過剰訂正を反作用で中和するよ
うに、逆の誤差信号パルスを発生することによって入る
ようになるであろう。
第3図は、本発明に従って、第2図の状態図に従って動
作するディジタル位相検出器118を示している。位相
検出器118は4つのDタイプフリップ・フロップCf
/f6) 310.312.314及び316を含んで
いる。これらのDタイプフリップフロップは信号へとf
vを受信する。位相検出器118はさらにfR,!:f
vO間の位相/周波数関係を表示するための3つのゲー
) 302.304及び306を含んでいる。ゲート3
02はfvの周波数が増加されるべき(社)時を表示し
、ゲート304はfvの周波数が減少されるべき(D)
時を表示し、かつ、ゲート3o6はfv及びfRが位相
ロックされた時を表示している。
作するディジタル位相検出器118を示している。位相
検出器118は4つのDタイプフリップ・フロップCf
/f6) 310.312.314及び316を含んで
いる。これらのDタイプフリップフロップは信号へとf
vを受信する。位相検出器118はさらにfR,!:f
vO間の位相/周波数関係を表示するための3つのゲー
) 302.304及び306を含んでいる。ゲート3
02はfvの周波数が増加されるべき(社)時を表示し
、ゲート304はfvの周波数が減少されるべき(D)
時を表示し、かつ、ゲート3o6はfv及びfRが位相
ロックされた時を表示している。
第2図の状態図のAからGへの状態は各々の7リツプフ
ロツグ(f/f )のQ出力に対応している。
ロツグ(f/f )のQ出力に対応している。
第2図の状態図を実施するのには、わずか7つの状態が
必要されるにすぎないけれども、16の段階を表わすこ
とのできる4つのフリップ・フロップ(f/f8)が用
いられている。位相検出器118はフリップ・フロップ
Cf/f)312のQ出力がセットされる(Q=1)時
のみ、状態Bに存在している。
必要されるにすぎないけれども、16の段階を表わすこ
とのできる4つのフリップ・フロップ(f/f8)が用
いられている。位相検出器118はフリップ・フロップ
Cf/f)312のQ出力がセットされる(Q=1)時
のみ、状態Bに存在している。
状態Eはフリップ・フロッグCf/f)314のQ出力
がセットされるときにのみ表示されている。状態Cはフ
リップ・フロッグCf/f) 310及びクリップ・フ
ロップCf/f)3120両方のQ出力がともにセット
されるときに限って表示されている。
がセットされるときにのみ表示されている。状態Cはフ
リップ・フロッグCf/f) 310及びクリップ・フ
ロップCf/f)3120両方のQ出力がともにセット
されるときに限って表示されている。
状態Fはフリップ・フロップCf/f)314とフリッ
プ・フロップCf/f) 316の両方のQ出力がとも
にセットされるときに限って表示されている。
プ・フロップCf/f) 316の両方のQ出力がとも
にセットされるときに限って表示されている。
状態りはフリップ・フロップ(f/f)atoのQ出力
がセットされるときに限って表示されている。
がセットされるときに限って表示されている。
状態Gはフリップ・フロップCf/f)316のQ出力
がセットされるときに限って表示されている。
がセットされるときに限って表示されている。
状態Aは特別なゲートであって、−殻内に、すべてのフ
リップ・フロップCf/fB) 310.312.31
4及び316がリセットされるときに表示されるであろ
う。
リップ・フロップCf/fB) 310.312.31
4及び316がリセットされるときに表示されるであろ
う。
後述の表によって、第2図において示された状態と各々
のフリップ・フロップ(f/f ) alo、 312
゜314及び316のQ出力の間の対応関係がまとめら
れている。すなわち A ooo。
のフリップ・フロップ(f/f ) alo、 312
゜314及び316のQ出力の間の対応関係がまとめら
れている。すなわち A ooo。
B o 1 o。
C1100
D 1000E
0010F
0011G 0001後述す
る議論は、フリップ・フロップ(f/fS)310、3
12.314及び316の各々のセツティング(set
ting)及びリセッティング(resetting
)状態を理解する上で役立つかもしれない。
0010F
0011G 0001後述す
る議論は、フリップ・フロップ(f/fS)310、3
12.314及び316の各々のセツティング(set
ting)及びリセッティング(resetting
)状態を理解する上で役立つかもしれない。
第2図及び第3図を参照すると、位相検出器が状態Aに
あると仮定し、九からのエツジが7リツプ・フロップC
f/fs)310及び312のクロック入力において受
信される時、フリップ・フロップ312のQ出力は、九
がfvの前に受信され(フリップ・フロップCf/fs
) 312及び314のD入力が常に・・イ(hig
h )レベルにあシ)かつ位相検出器が状態Aから状態
Bへ状態遷移することから、Q位相誤差をセットするべ
くセットされるであろう。
あると仮定し、九からのエツジが7リツプ・フロップC
f/fs)310及び312のクロック入力において受
信される時、フリップ・フロップ312のQ出力は、九
がfvの前に受信され(フリップ・フロップCf/fs
) 312及び314のD入力が常に・・イ(hig
h )レベルにあシ)かつ位相検出器が状態Aから状態
Bへ状態遷移することから、Q位相誤差をセットするべ
くセットされるであろう。
フリップ・フロップCf/f)atoのQ出力は、その
D入力がハイ(high) レベルにある時に、fR
エツジが受信されるまではセットされないであろう。f
Rエツジが検出された時位相検出器118が状態B、C
或いはDに存在しないかぎシ、このことは起こらないで
あろう。1つのORゲート318は、フリップ・フロッ
プ(f/fS)310及び312のQ出力を、この機能
をフリップ・フロッグ(f/f )310のD入力へ与
えるために受信する。従って、第2の連続的な(cos
ecutive) fRエツジの後、フリップ・フロッ
プCf/fs) 310及び312の両方のQ出力はf
Rの期間がfvの期間よりも短いものとして検出され、
かつ位相検出器は状態Cに存在するであろうから周波数
差を表示するべくセットされるであろう。
D入力がハイ(high) レベルにある時に、fR
エツジが受信されるまではセットされないであろう。f
Rエツジが検出された時位相検出器118が状態B、C
或いはDに存在しないかぎシ、このことは起こらないで
あろう。1つのORゲート318は、フリップ・フロッ
プ(f/fS)310及び312のQ出力を、この機能
をフリップ・フロッグ(f/f )310のD入力へ与
えるために受信する。従って、第2の連続的な(cos
ecutive) fRエツジの後、フリップ・フロッ
プCf/fs) 310及び312の両方のQ出力はf
Rの期間がfvの期間よりも短いものとして検出され、
かつ位相検出器は状態Cに存在するであろうから周波数
差を表示するべくセットされるであろう。
もしも、第3の連続的(consecutive)なf
Rエツジが検出されるならば、フリップ・フロップCf
/fs)にいかなる変化も起こらず、しかも位相検出器
118は状態Cに留まるであろう。
Rエツジが検出されるならば、フリップ・フロップCf
/fs)にいかなる変化も起こらず、しかも位相検出器
118は状態Cに留まるであろう。
なおも状態Cのままに留まっている間、もしも、fvエ
ツジが7リツプ・フロップ(f/fB) 314及び3
16のクロック人力において位相検出器118によって
受信されるならば、フリップ・フロップ(f/、?”)
314は瞬間的にセットされ、かつリセットされ、フリ
ップ・フロップCf/f)312はリセットされ、かつ
位相検出器118は状態Cから状態りへ状態遷移するで
あろう。フリップ・フロップ(f/、f8) 312及
び314のリセッティングは、フリップ・フロップCf
/f8) 312及び314の2つのQ出力を、ゲート
322でAND論理を取ること(AND i ng )
によって達成されている。ゲート322の出力はフリッ
プ・フロップ312及び314の両方をリセットするよ
うに結合している。
ツジが7リツプ・フロップ(f/fB) 314及び3
16のクロック人力において位相検出器118によって
受信されるならば、フリップ・フロップ(f/、?”)
314は瞬間的にセットされ、かつリセットされ、フリ
ップ・フロップCf/f)312はリセットされ、かつ
位相検出器118は状態Cから状態りへ状態遷移するで
あろう。フリップ・フロップ(f/、f8) 312及
び314のリセッティングは、フリップ・フロップCf
/f8) 312及び314の2つのQ出力を、ゲート
322でAND論理を取ること(AND i ng )
によって達成されている。ゲート322の出力はフリッ
プ・フロップ312及び314の両方をリセットするよ
うに結合している。
状態りにある間、もしもfRエツジが受信されるならば
、フリップ・・フロップ312はセットされ、かつ位相
検出器118は状態りがら状態Cへ状態遷移する。もし
も状態りにある間、フリップ・フロップCf/fs)
314及び316のクロック入力においてfvエツジが
受信されるならば、フリップ・フロップ314はセット
され、フリップ・フロップ310はリセットされ、しか
も位相検出器118は、状態りから状態Eへ状態遷移す
る。フリップ・フロップf/f aloをリセットする
ことは、望ましくない状態及び/或いは用いられない状
態への遷移をさけるために起こってくる。
、フリップ・・フロップ312はセットされ、かつ位相
検出器118は状態りがら状態Cへ状態遷移する。もし
も状態りにある間、フリップ・フロップCf/fs)
314及び316のクロック入力においてfvエツジが
受信されるならば、フリップ・フロップ314はセット
され、フリップ・フロップ310はリセットされ、しか
も位相検出器118は、状態りから状態Eへ状態遷移す
る。フリップ・フロップf/f aloをリセットする
ことは、望ましくない状態及び/或いは用いられない状
態への遷移をさけるために起こってくる。
これはフリップ・フロップf/f310が3つの条件の
存在のもとでのみリセットされるということを保証する
ためにゲート324の出力をフリップ・フロップf/f
310のリセツ) (R)入力に結合することによっ
て達成される。各々の条件は、それぞれゲート324へ
の3つの入力のうちの1つにおいて結合している。すな
わちフリップ・フロップf/f 310からの反転Q出
力、ゲート322の出力及びANDゲート326の出力
である。
存在のもとでのみリセットされるということを保証する
ためにゲート324の出力をフリップ・フロップf/f
310のリセツ) (R)入力に結合することによっ
て達成される。各々の条件は、それぞれゲート324へ
の3つの入力のうちの1つにおいて結合している。すな
わちフリップ・フロップf/f 310からの反転Q出
力、ゲート322の出力及びANDゲート326の出力
である。
フリップ・フロップ310の反転Q出力はゲート324
によってフリップ・フロップ310が、もしも位相検出
器118が状態Cもしくは状態りに存在しないならば、
リセットされないということを保証するために、受信さ
れるであろう。ゲート322の出力はゲート324によ
って、フリップ・フロップf/f6314及び316が
リセットされスリップ・フロップ310をリセットする
ことをさけるために、受信されるであろう。ゲート32
6の出力はゲート324によって、フリップ・フロップ
310をリセットすることをさけるために、フリップ・
フロップ314及び316がリセットされない限夛、受
信されるであろう。この後の方の機能はフリップ・フロ
ップf/fs314及び316の2つの反転Q出力をゲ
−) 326の入力に結合することによって達成される
であろう。
によってフリップ・フロップ310が、もしも位相検出
器118が状態Cもしくは状態りに存在しないならば、
リセットされないということを保証するために、受信さ
れるであろう。ゲート322の出力はゲート324によ
って、フリップ・フロップf/f6314及び316が
リセットされスリップ・フロップ310をリセットする
ことをさけるために、受信されるであろう。ゲート32
6の出力はゲート324によって、フリップ・フロップ
310をリセットすることをさけるために、フリップ・
フロップ314及び316がリセットされない限夛、受
信されるであろう。この後の方の機能はフリップ・フロ
ップf/fs314及び316の2つの反転Q出力をゲ
−) 326の入力に結合することによって達成される
であろう。
ひとたび、位相検出器118が状態りから状態Eへ状態
遷移する場合には、もしも次の検出されるエツジがfR
からのものであるならば、フリップ・フロップ(f/f
)314は瞬間的に位相誤差を表示するべくセットされ
、かつ、その後リセットされ、そして位相検出器118
は状態Aへもどることになる。もしも検出される次のエ
ツジがfRよりはむしろfvからのものであるならば、
スリップ・フロップf/f 316は周波数差を表示す
るべくセットされるであろう。なぜならば、fvの期間
はfRの期間よりも少ないものとして検出され、かつ位
相検出器118は状態Eから状態Fへ状態遷移するから
である。フリップ・フロップf/fsx6のセツティン
グはその入力としてフリップ・フロップf/fs314
及び316のQ出力を受信するゲート320を介して達
成されるであろう。フリップ・フロップf/f316に
関するゲート320の機能はフリップ・フロップf/f
316に関するゲート318の機能に類似している。
遷移する場合には、もしも次の検出されるエツジがfR
からのものであるならば、フリップ・フロップ(f/f
)314は瞬間的に位相誤差を表示するべくセットされ
、かつ、その後リセットされ、そして位相検出器118
は状態Aへもどることになる。もしも検出される次のエ
ツジがfRよりはむしろfvからのものであるならば、
スリップ・フロップf/f 316は周波数差を表示す
るべくセットされるであろう。なぜならば、fvの期間
はfRの期間よりも少ないものとして検出され、かつ位
相検出器118は状態Eから状態Fへ状態遷移するから
である。フリップ・フロップf/fsx6のセツティン
グはその入力としてフリップ・フロップf/fs314
及び316のQ出力を受信するゲート320を介して達
成されるであろう。フリップ・フロップf/f316に
関するゲート320の機能はフリップ・フロップf/f
316に関するゲート318の機能に類似している。
いったん、位相検出器118が状態Eから状態Fへ状態
遷移する場合には、次の検出されるエツジがfvから生
ずるのであれば、位相検出器118は状態Fに留まるこ
とになる。
遷移する場合には、次の検出されるエツジがfvから生
ずるのであれば、位相検出器118は状態Fに留まるこ
とになる。
なおも状態Fに留まる間、もしも1つのfRエツジが位
相検出器118によって受信されるならば、フリップ・
フロップf/f312は瞬間的にセットされかつリセッ
トされ、フリップ・フロップf/f 314はリセット
され、そして位相検出器118は状態Fから状態Gへ状
態遷移する。フリップ・フロップf/f8312及び3
14をリセットすることは前に述べられたのと同様にし
て達成される。
相検出器118によって受信されるならば、フリップ・
フロップf/f312は瞬間的にセットされかつリセッ
トされ、フリップ・フロップf/f 314はリセット
され、そして位相検出器118は状態Fから状態Gへ状
態遷移する。フリップ・フロップf/f8312及び3
14をリセットすることは前に述べられたのと同様にし
て達成される。
状態Gに存在する間、もしも1つのfvエツジが受信さ
れるならば、クリップ・フロップ314はセットされ、
かつ位相検出器118は状態Gから状態Fへ状態遷移す
る。
れるならば、クリップ・フロップ314はセットされ、
かつ位相検出器118は状態Gから状態Fへ状態遷移す
る。
もしも、状態Gに存在する間に1つのfRエツジが検出
されるならば、フリップ・フロップf/f316はリセ
ットされ、そして位相検出器118は状態Gから状態B
へ状態遷移する。フリップ・フロップ316をリセット
することはゲート324のかわシにゲート328を用い
ることを除いてフリップ・フロップ310をリセットす
ることと同様に達成される。
されるならば、フリップ・フロップf/f316はリセ
ットされ、そして位相検出器118は状態Gから状態B
へ状態遷移する。フリップ・フロップ316をリセット
することはゲート324のかわシにゲート328を用い
ることを除いてフリップ・フロップ310をリセットす
ることと同様に達成される。
ゲート324は、フリップ・フロップf/f 316が
、3つの条件の存在のもとでのみ、リセットされるとい
うことを保証している。ここで3つの条件のうちの各々
は、ゲート328への3つの入力のうちの1つにおいて
与えられている。すなわちフリップ・フロラプルq31
6からの反転Q出力、ゲート322の出力そして、にN
Dゲート330の出力である。
、3つの条件の存在のもとでのみ、リセットされるとい
うことを保証している。ここで3つの条件のうちの各々
は、ゲート328への3つの入力のうちの1つにおいて
与えられている。すなわちフリップ・フロラプルq31
6からの反転Q出力、ゲート322の出力そして、にN
Dゲート330の出力である。
フリップ・フロップf/f316の反転Q出力はゲート
324によって、フリップ・フロップf/f 316は
もしも位相検出器118が状態Fもしくは状態Gに存在
しないならば、リセットされないということを保証する
ために受信される。ゲート322の出力はゲート324
によって、フリップ・フロップf/f8312及び31
4がリセットされている時に7リツプ・フロップf/f
316がリセットされることを防止するために受信され
ている。ゲー) 330の出力はゲート328によって
、フリップ・フロップf/f。
324によって、フリップ・フロップf/f 316は
もしも位相検出器118が状態Fもしくは状態Gに存在
しないならば、リセットされないということを保証する
ために受信される。ゲート322の出力はゲート324
によって、フリップ・フロップf/f8312及び31
4がリセットされている時に7リツプ・フロップf/f
316がリセットされることを防止するために受信され
ている。ゲー) 330の出力はゲート328によって
、フリップ・フロップf/f。
310及び312がリセットされない限シフリップ・フ
ロップ316がリセットされることを防止するために受
信されている。この後の方の機能は、フリップ・フロッ
プf/fs310及び312の反転されたQ出力をゲー
ト330の入力に結合することによって達成されている
。
ロップ316がリセットされることを防止するために受
信されている。この後の方の機能は、フリップ・フロッ
プf/fs310及び312の反転されたQ出力をゲー
ト330の入力に結合することによって達成されている
。
前にも議論されたように、ゲー) 302.304及び
306は、それぞれfvの周波数が増加される(U)べ
き時、fvの周波数が減少される(D)べき時、及びf
v及びfRが位相ロックされている時のそれぞれを表示
することに対して用いられている。fvの周波数が増加
されるべきであるという表示は、ゲ−) 302を介し
て、フリップ・フロップf/fs310及び312のQ
出力をゲート302において、OR結合亭 すること(ORingすると)によって、達成されてい
る。もしも、フリップ・フロッグf/f6310及び3
12のQ出力のうちの1つもしくはそれ以上がセットさ
れるならば、その時位相検出器は状態B。
306は、それぞれfvの周波数が増加される(U)べ
き時、fvの周波数が減少される(D)べき時、及びf
v及びfRが位相ロックされている時のそれぞれを表示
することに対して用いられている。fvの周波数が増加
されるべきであるという表示は、ゲ−) 302を介し
て、フリップ・フロップf/fs310及び312のQ
出力をゲート302において、OR結合亭 すること(ORingすると)によって、達成されてい
る。もしも、フリップ・フロッグf/f6310及び3
12のQ出力のうちの1つもしくはそれ以上がセットさ
れるならば、その時位相検出器は状態B。
C或いはDKなるであろう。従って、fvの周波数は増
加されるべきである。
加されるべきである。
fvの周波数が減少されるべきであるという表示は、ゲ
ート304を介して、フリップ・フロップf/fs31
4及び316のQ出力をゲート304においてOR結合
することによって達成されている。もしも、フリップ・
フロップf/fs314及び316のQ出力のうちの1
つもしくはそれ以上がセットされるならば、その時位相
検出器は状態E、FもしくはGになるであろう。そして
、fvの周波数は減少されるべきであろう。
ート304を介して、フリップ・フロップf/fs31
4及び316のQ出力をゲート304においてOR結合
することによって達成されている。もしも、フリップ・
フロップf/fs314及び316のQ出力のうちの1
つもしくはそれ以上がセットされるならば、その時位相
検出器は状態E、FもしくはGになるであろう。そして
、fvの周波数は減少されるべきであろう。
fv及びfRが位相ロックされているという表示は、ゲ
ート306を介して、フリップ・フロップf/fS31
0及び316のQ出力をゲート3(16においてNOR
結合すること(NORing )によって達成されてい
る。もしも、クリップ・フロツブルグ。310及び31
6のQ出力のうちのいずれもセットされないならば、そ
の時には、位相検出器は状態A、BもしくはEに存在す
ることになシ、そしてfvはfRに位相ロックされるこ
とになる。
ート306を介して、フリップ・フロップf/fS31
0及び316のQ出力をゲート3(16においてNOR
結合すること(NORing )によって達成されてい
る。もしも、クリップ・フロツブルグ。310及び31
6のQ出力のうちのいずれもセットされないならば、そ
の時には、位相検出器は状態A、BもしくはEに存在す
ることになシ、そしてfvはfRに位相ロックされるこ
とになる。
位相検出器118の、ゲート302及び304からの。
出力(U及びD)は訂正回路(第1図における124)
に適用されることになシ、結果として、最適な位相利得
特性を有する改善されたシンセサイザを提供することに
なる。
に適用されることになシ、結果として、最適な位相利得
特性を有する改善されたシンセサイザを提供することに
なる。
一方、ゲート306からの出力(L)は非積分型(no
n−integrated) vベルタイプ(leve
l−type)表示であって、シンセサイザが位相ロッ
クされている時をラジオに知らせるために、直接的にラ
ジオ論理、 ÷ 回路(radio logic cxrcuity)
に適用されるかもしれない。
n−integrated) vベルタイプ(leve
l−type)表示であって、シンセサイザが位相ロッ
クされている時をラジオに知らせるために、直接的にラ
ジオ論理、 ÷ 回路(radio logic cxrcuity)
に適用されるかもしれない。
当業者によって、種々な改良及び変更が本発明に対して
、本発明の精神と範囲よシ逸脱することなしになされる
ということは理解されるであろう。
、本発明の精神と範囲よシ逸脱することなしになされる
ということは理解されるであろう。
第1図は、本発明によるラジオ(radio)シンセサ
イザのブロック図である。 第2図は、第1図に図示された位相検出器の動作を説明
する本発明の状態図である。 第3図は、本発明による第1図に図示の位相検出器11
8の回路図を示す。 第1図において 112・・・電圧制御発振器 117・・・クリスタル発振器 118・・・位相検出器 119・・・マイクロコンピュータ 122・・・1/N分周器 124・・・補正回路
イザのブロック図である。 第2図は、第1図に図示された位相検出器の動作を説明
する本発明の状態図である。 第3図は、本発明による第1図に図示の位相検出器11
8の回路図を示す。 第1図において 112・・・電圧制御発振器 117・・・クリスタル発振器 118・・・位相検出器 119・・・マイクロコンピュータ 122・・・1/N分周器 124・・・補正回路
Claims (1)
- 【特許請求の範囲】 1、第1、第2ディジタル周波数信号に応答し、第1及
び第2の周波数信号の間の位相誤差を検出し、かつ対応
した上昇(up)及び下降(down)ステアリング信
号を提供する位相検出手段、 位相検出手段に応答し、第1及び第2のディジタル周波
数信号の間の周波数における差を検出する周波数検出手
段、 周波数検出手段に応答し、第1及び第2のディジタル周
波数信号が位相ロックされている時を表示するレベルタ
イプ表示手段、 を具備し、第1及び第2のディジタル周波数信号の間の
位相誤差を表示するためのディジタル位相検出器。 2、安定な周波数を有するリフアレンス信号を発生する
ための周波数発振器、 1つの出力周波数信号を有する電圧制御された発振器(
VCO)、 出力周波数信号に応答し、出力周波数信号に比例した1
つの周波数を有するVCO信号を発生する分周手段、 及びディジタル位相検出器を具え、 前記ディジタル位相検出器は、VCO信号及びリフアレ
ンス信号に応答し、VCO信号とリフアレンス信号の間
の位相誤差を決定し、対応する上昇(up)及び下降(
down)ステアリング信号を提供する位相検出手段、 位相検出手段に応答し、VCO信号とリフアレンス信号
の間の周波数差を検出する周波数検出手段、周波数検出
手段に応答し、VCO信号及びリフアレンス信号が位相
ロックされた時を表示するレベルタイプ表示手段、を具
え、 上昇(up)及び下降(down)ステアリング信号に
応答し、VCOの出力周波数信号の位相及び周波数をリ
フアレンス信号の位相及び周波数に対して制御する補正
手段、を更に具備することを特徴とする周波数シンセサ
イザ。 3、第1、第2ディジタル周波数間の位相誤差を表示す
るディジタル位相検出器にして、 第1、第2ディジタル周波数信号に応答し、第1及び第
2のディジタル周波数信号の間の位相誤差を決定し、か
つ、その位相誤差の極性を表示するように対応する上昇
(up)及び下降(down)ステアリング信号を提供
する位相検出手段、 位相検出手段及び第1、第2ディジタル周波数信号に応
答し、第1のディジタル周波数信号の周波数が第2のデ
ィジタル周波数信号の周波数よりも大きい時を検出し、
かつ、その代表としての第1の表示を提供する第1の周
波数検出手段、位相検出手段及び第1、第2ディジタル
周波数信号に応答し、第1のディジタル周波数信号の周
波数が第2のディジタル周波数信号の周波数よりも低い
時を検出し、かつその代表としての第2の表示を提供す
る第2の周波数検出手段、を具え、ここで、第1のディ
ジタル周波数信号は、第2のディジタル周波数信号の周
波数よりも低いということを第2の周波数検出手段が検
出するまで第1の表示は変化せず、かつ第1のディジタ
ル周波数信号は、第2のディジタル周波数信号の周波数
よりも大きいということを第1の周波数検出手段が検出
するまで、第2の表示は変化しないものであり、 更に、第1及び第2のディジタル周波数信号が周波数に
おいて異なつているということを検出する第1及び第2
の周波数検出手段の不在に応答し、第1ディジタル周波
数信号が第2ディジタル周波数信号に位相ロックされる
レベルタイプ表示手段、を具備するディジタル位相検出
器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US123,415 | 1987-11-20 | ||
US07/123,415 US4764737A (en) | 1987-11-20 | 1987-11-20 | Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01162417A true JPH01162417A (ja) | 1989-06-26 |
JP2594141B2 JP2594141B2 (ja) | 1997-03-26 |
Family
ID=22408564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63292245A Expired - Fee Related JP2594141B2 (ja) | 1987-11-20 | 1988-11-18 | ディジタル位相検出器及び該ディジタル位相検出器を有する周波数シンセサイザ |
Country Status (7)
Country | Link |
---|---|
US (1) | US4764737A (ja) |
EP (1) | EP0316543B1 (ja) |
JP (1) | JP2594141B2 (ja) |
KR (1) | KR970002219B1 (ja) |
AT (1) | ATE95960T1 (ja) |
CA (1) | CA1299255C (ja) |
DE (1) | DE3884909T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04249918A (ja) * | 1991-01-08 | 1992-09-04 | Fujitsu General Ltd | 電圧制御発振装置 |
JP2006518151A (ja) * | 2003-02-14 | 2006-08-03 | フリースケール セミコンダクター インコーポレイテッド | 2パイ・スリップ検出を用いて位相同期ループ(pll)シンセサイザを粗調整するためのシステムおよび方法 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2202398A (en) * | 1987-03-18 | 1988-09-21 | Marconi Instruments Ltd | Phase comparator |
US4901026A (en) * | 1987-07-01 | 1990-02-13 | Rockwell International Corporation | Phase detector circuit having latched output characteristic |
JP2619448B2 (ja) * | 1987-12-24 | 1997-06-11 | 富士通株式会社 | ディジタル式位相比較回路 |
US4806870A (en) * | 1988-01-11 | 1989-02-21 | Data General Corporation | Phase comparator and data separator |
US4827225A (en) * | 1988-06-13 | 1989-05-02 | Unisys Corporation | Fast locking phase-locked loop utilizing frequency estimation |
US4935707A (en) * | 1989-05-01 | 1990-06-19 | Motorola, Inc. | Current reduction of a synthesizer |
US4975650A (en) * | 1989-07-24 | 1990-12-04 | Motorola, Inc. | Phase detector |
US5099202A (en) * | 1990-02-26 | 1992-03-24 | General Electric Company | Phase shift generator |
US4970475A (en) * | 1990-03-28 | 1990-11-13 | Motorola Inc. | Linearized three state phase detector |
US5168245A (en) * | 1991-10-30 | 1992-12-01 | International Business Machines Corporation | Monolithic digital phaselock loop circuit having an expanded pull-in range |
US5686864A (en) * | 1995-09-05 | 1997-11-11 | Motorola, Inc. | Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer |
US6023198A (en) * | 1998-06-08 | 2000-02-08 | Motorola, Inc. | Self-tuning and temperature compensated voltage controlled oscillator |
EP0991193A1 (fr) * | 1998-09-29 | 2000-04-05 | Koninklijke Philips Electronics N.V. | Appareil radioélectrique comportant un synthétiseur de fréquence et discriminateur de phase pour un tel appareil |
US6448820B1 (en) * | 1998-11-04 | 2002-09-10 | Altera Corporation | Fast locking phase frequency detector |
US6107890A (en) * | 1999-05-05 | 2000-08-22 | Nortel Networks Corporation | Digital phase comparator and frequency synthesizer |
US6157218A (en) * | 1999-07-14 | 2000-12-05 | Realtex Semiconductor Corp. | Phase-frequency detection with no dead zone |
US6188287B1 (en) | 1999-09-27 | 2001-02-13 | Motorola, Inc. | Method and apparatus for reducing phase noise in a voltage controlled oscillator circuit |
US6194975B1 (en) | 1999-12-13 | 2001-02-27 | Motorola, Inc. | Dual band VCO with improved phase noise |
EP1158680B1 (en) * | 2000-05-19 | 2005-02-16 | Yazaki Corporation | Phase comparator and clock recovery circuit |
US6281712B1 (en) | 2000-09-05 | 2001-08-28 | Motorola, Inc. | Phase detector with frequency steering |
US6441691B1 (en) * | 2001-03-09 | 2002-08-27 | Ericsson Inc. | PLL cycle slip compensation |
FR2832564B1 (fr) * | 2001-11-19 | 2004-01-30 | Stepmind | Procede et dispositif de comparaison de phase et de frequence |
JP2003163592A (ja) * | 2001-11-26 | 2003-06-06 | Mitsubishi Electric Corp | 位相比較器およびそれを用いたクロック発生回路 |
US8134393B1 (en) | 2010-09-29 | 2012-03-13 | Motorola Solutions, Inc. | Method and apparatus for correcting phase offset errors in a communication device |
US11595047B1 (en) * | 2022-03-03 | 2023-02-28 | Ciena Corporation | Apparatus and methods for a phase frequency detector with a wide operational range |
GB202219593D0 (en) * | 2022-12-22 | 2023-02-08 | Novelda As | Phase lock detector |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5525206A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Denshi Ltd | Synchronous supervisory system |
JPS5531310A (en) * | 1978-08-27 | 1980-03-05 | Japan Radio Co Ltd | Detection circuit for phase difference fluctuation |
JPS57164620A (en) * | 1981-04-02 | 1982-10-09 | Sony Corp | Phase comparator |
JPS57173223A (en) * | 1981-04-17 | 1982-10-25 | Toshiba Corp | Phase comparator circuit |
JPS59198028A (ja) * | 1983-04-26 | 1984-11-09 | Anritsu Corp | 位相同期回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4122405A (en) * | 1977-10-21 | 1978-10-24 | National Semiconductor Corporation | Digital logic level signal indication of phase and frequency lock condition in a phase-locked loop |
US4237423A (en) * | 1978-12-08 | 1980-12-02 | Rca Corporation | Digital phase detector |
JPS6010458B2 (ja) * | 1979-08-23 | 1985-03-18 | 富士通株式会社 | フエ−ズ・ロツクド・ル−プ回路 |
JPS6130814A (ja) * | 1984-07-10 | 1986-02-13 | ジヨン・フリユ−ク・マニフアクチヤリング.カムパニ−,インコ−ポレ−テツド | デジタル式位相検波器 |
-
1987
- 1987-11-20 US US07/123,415 patent/US4764737A/en not_active Expired - Lifetime
-
1988
- 1988-08-23 CA CA000575396A patent/CA1299255C/en not_active Expired - Lifetime
- 1988-09-22 DE DE88115597T patent/DE3884909T2/de not_active Expired - Fee Related
- 1988-09-22 EP EP88115597A patent/EP0316543B1/en not_active Expired - Lifetime
- 1988-09-22 AT AT88115597T patent/ATE95960T1/de not_active IP Right Cessation
- 1988-11-18 KR KR1019880015207A patent/KR970002219B1/ko not_active IP Right Cessation
- 1988-11-18 JP JP63292245A patent/JP2594141B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5525206A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Denshi Ltd | Synchronous supervisory system |
JPS5531310A (en) * | 1978-08-27 | 1980-03-05 | Japan Radio Co Ltd | Detection circuit for phase difference fluctuation |
JPS57164620A (en) * | 1981-04-02 | 1982-10-09 | Sony Corp | Phase comparator |
JPS57173223A (en) * | 1981-04-17 | 1982-10-25 | Toshiba Corp | Phase comparator circuit |
JPS59198028A (ja) * | 1983-04-26 | 1984-11-09 | Anritsu Corp | 位相同期回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04249918A (ja) * | 1991-01-08 | 1992-09-04 | Fujitsu General Ltd | 電圧制御発振装置 |
JP2006518151A (ja) * | 2003-02-14 | 2006-08-03 | フリースケール セミコンダクター インコーポレイテッド | 2パイ・スリップ検出を用いて位相同期ループ(pll)シンセサイザを粗調整するためのシステムおよび方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0316543A2 (en) | 1989-05-24 |
ATE95960T1 (de) | 1993-10-15 |
CA1299255C (en) | 1992-04-21 |
KR970002219B1 (ko) | 1997-02-25 |
EP0316543A3 (en) | 1989-10-11 |
DE3884909D1 (de) | 1993-11-18 |
KR890009067A (ko) | 1989-07-15 |
EP0316543B1 (en) | 1993-10-13 |
US4764737A (en) | 1988-08-16 |
DE3884909T2 (de) | 1994-02-03 |
JP2594141B2 (ja) | 1997-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01162417A (ja) | ディジタル位相検出器及び該ディジタル位相検出器を有する周波数シンセサイザ | |
US5952888A (en) | Roving range control to limit receive PLL frequency of operation | |
EP0304791B1 (en) | Phase-locked loop having elongated time for charge and discharge | |
US5752174A (en) | Radio receiver with automatic adjustment of oscillation frequencies | |
US5008629A (en) | Frequency synthesizer | |
US4959617A (en) | Dual state phase detector having frequency steering capability | |
US6157218A (en) | Phase-frequency detection with no dead zone | |
CA2059273C (en) | Phase detector | |
US5457428A (en) | Method and apparatus for the reduction of time interval error in a phase locked loop circuit | |
JPH07264055A (ja) | 周波数ロックドループ | |
JP3253631B2 (ja) | 位相同期ループのためのエラー抑圧回路およびそのための方法 | |
US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
US4870684A (en) | PLL circuit for generating output signal synchronized with input signal by switching frequency dividing ratio | |
EP0551106A2 (en) | Frequency sweep control apparatus | |
US6249188B1 (en) | Error-suppressing phase comparator | |
US7038507B2 (en) | Frequency synthesizer having PLL with an analog phase detector | |
US5563531A (en) | Digital phase comparator | |
US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
JPH0897717A (ja) | 位相同期ループのロック検出回路 | |
JP2002111493A (ja) | Pll回路 | |
JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
JP3077723B2 (ja) | 周波数位相比較回路 | |
JP2000031819A (ja) | クロック同期回路 | |
GB2257316A (en) | Phase-locked loop oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |