JP2003501825A - リカバリタイム保護機能が集積されたサイリスタ及びその製造方法 - Google Patents

リカバリタイム保護機能が集積されたサイリスタ及びその製造方法

Info

Publication number
JP2003501825A
JP2003501825A JP2001502143A JP2001502143A JP2003501825A JP 2003501825 A JP2003501825 A JP 2003501825A JP 2001502143 A JP2001502143 A JP 2001502143A JP 2001502143 A JP2001502143 A JP 2001502143A JP 2003501825 A JP2003501825 A JP 2003501825A
Authority
JP
Japan
Prior art keywords
thyristor
region
manufacturing
anode
anode side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001502143A
Other languages
English (en)
Inventor
シュルツェ ハンス−ヨアヒム
ヨーゼフ ニーダーノストハイデ フランツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2003501825A publication Critical patent/JP2003501825A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/1016—Anode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】 本発明は、第１の導電型のアノード側のベースゾーン（２）とこれとは逆の第２の導電型のカソード側のベースゾーン（３）、及びカソード側とアノード側のエミッタゾーン（４、５）を有する半導体基体（１）から成るサイリスタに関する。サイリスタはリカバリタイム内において再びサージ電圧を受けることができ、ここではカソード面において生じた電流フィラメンティングによって破壊されることがないようにするために、自由電荷キャリアのライフタイムが低減された、アノード側のベースゾーン（２）内に少なくとも２０μｍの設定された厚さを有するアノード側の欠陥領域（１０）が提案される。欠陥領域（１０）は、帯電された粒子を半導体基体（１）の設定領域にアノード側で照射することによって、また欠陥領域（１０）を安定させるために半導体基体（１）を熱処理することによって製造される。

Description

【発明の詳細な説明】
【０００１】 本発明は、第１の導電型を持つアノード側のベースゾーンとこれとは逆の第２
の導電型を持つカソード側のベースゾーン、及びカソード側とアノード側のエミ
ッタゾーンを備えた半導体基体を有するサイリスタ、並びにこのようなサイリス
タの製造方法に関する。
【０００２】 サイリスタは大電力を処理することができるにも関わらず、例えばサイリスタ
が故意にまたは制御できずに高電圧でターンオンされたときには、サイリスタは
壊れやすい。ここで生じた「オーバヘッド点弧」はサイリスタを破壊する可能性
がある。殊に危険なのは光点弧可能なサイリスタであり、何故ならばここで供給
される点弧出力は非常に小さいものであり、また場合によってはサイリスタを適
正にターンオンするためには十分ではないからである。８ｋＶまでの電圧用の改
善された光点弧可能な大電力サイリスタは、「International Symposium for Se
miconductor Power Devices」、Maui（1996）の会議におけるH．-J．Schulze、M
．Ruff、B．Bauer、H．Kabza、F．Pfirsch、U．Kellnerによる「Light-Triggerd
8kV Thyristors with a New Type of Integrated Breakover Diode」に記載さ
れている。
【０００３】 DE 196 50 762には、設定されたキャリアライフタイムプロフィールを有する
改善された光点弧可能な大電力サイリスタが記載されており、またそのようなサ
イリスタを製造するための方法が提唱されている。この方法によってサイリスタ
のオーバヘッド点弧はサイリスタが作動する温度領域において十分に温度とは無
関係に行われる。このために、第１の導電型を持つアノード側のベースゾーンと
第２の導電型を持つカソード側のベースゾーン、及びアノード側とカソード側の
エミッタゾーン、幾何学的配置によりカソード側のベースゾーン内のその他の領
域及び半導体基体の周辺領域と比べると低い降伏電圧を有するカソード側のベー
スゾーン内の領域を備えた半導体から成るサイリスタでは、降伏電圧の低減され
た領域の下方に自由電荷キャリアのライフタイムの低減された欠陥領域がアノー
ド側に設けられている。この手段によって順方向でのサイリスタのブレークダウ
ン電圧が設定される。キャリアライフタイムプロフィールが最小である位置によ
って、カソード側から広がった空間電荷領域が十分に大きな順方向電圧ではキャ
リアライフタイムの低減された領域とオーバラップするかどうかが確定される。
領域がオーバラップする場合には付加的な発生電流が得られる。
【０００４】 しかしながら上述の従来技術によるサイリスタは、所定のリカバリタイム後に
漸く、再びサージ電圧を受けることができる。しかしながらこの時間が経過する
前にサージ電圧が生じたとすれば、カソード面において発生した電流のフィラメ
ンティングによってサイリスタが破壊されるという危険が生じる。
【０００５】 本発明の課題は、リカバリタイム保護機能が集積された以下のようなサイリス
タ、並びにそのようなサイリスタの製造方法を提供することである。すなわちサ
イリスタは、カソード面で生じた電流のフィラメンティングによって破壊される
ことなく、既にリカバリタイム内で再びサージ電圧を受けることができる。
【０００６】 この課題は、請求項１記載の特徴を有するサイリスタ、ないしはそのようなサ
イリスタを請求項４記載のステップによって製造することにより解決される。本
発明の有利な実施形態は従属請求項に記載されている。
【０００７】 本発明によれば集積されたサージ保護機能は、構成素子の中央領域において阻
止方向に接続されたサイリスタの自由電荷キャリアの濃度を上げることによって
達成される。したがってサイリスタに阻止方向電圧の負荷がかかった場合には阻
止電流が高まる。自由電荷キャリアの濃度を高めることは、サイリスタのアノー
ド側のベース内の１つの領域に粒子を照射することによって行われる。これによ
って結晶内に格子欠陥が生じ、この格子欠陥は電荷キャリアの再結合中心及び発
生中心として作用する。ここでキャリアライフタイムの低減されたこの欠陥領域
は、サイリスタが阻止方向に接続されている場合にはアノード側から広がった空
間電荷領域とオーバラップし、また構成素子におけるキャリアライフタイムの最
小がエミッタの下方にあるように、アノード側のベース内に配置される。これに
対して、サイリスタの順方向において（ブロッキング領域において）は、キャリ
アライフタイムが下がっている欠陥領域はアノード側の中性のベース内にある。
このことは順方向における阻止電流（漏れ電流）が高められないということを意
味している。欠陥領域はサイリスタにおける１つの面にわたって広がり、この面
は欠陥領域におけるキャリアライフタイムの所望の降下に依存している。
【０００８】 第１の導電型を持つアノード側のベースゾーンとこれとは逆の第２の導電型を
持つカソード側のベースゾーン、及びカソード側とアノード側のエミッタゾーン
を備えた半導体基体を有する本発明によるサイリスタは、アノード側のベースゾ
ーン内に少なくとも２０μｍの設定された厚さを有する欠陥領域がアノード側に
配置されていることを特徴とする。
【０００９】 有利には欠陥領域は実質的に結晶格子内の欠陥から成り、この欠陥は高エネル
ギの粒子を照射することにより生じる。通常では、欠陥領域の厚さは発生電流に
依存して、所望の発生電流を調整するように選択することができる。
【００１０】 本発明によるサイリスタを製造するために、サイリスタのベース内に減少した
電荷キャリアライフタイムを有する領域が生じるように半導体が照射される。サ
イリスタの製造方法は、欠陥領域を形成するために帯電された粒子を半導体基体
の設定領域にアノード側で照射し、また欠陥領域を安定させるために半導体基体
を熱処理することを特徴とする。
【００１１】 設定領域を照射するために有利にはプロトンまたはα粒子が使用される。設定
領域の照射量として、α粒子に対しては約５・１０９から１０１２cm- ２、そし
てプロトンに対しては１０１１から１０１２cm- ２を選択する。
【００１２】 本発明のさらなる特徴及び利点を図面の実施例に基づき以下説明する。ここで
、図１は、本発明によって配置された欠陥領域を備えたサイリスタの断面図であ
り、図２Ａ及び２Ｂは、増幅ゲート（Amplifying-Gate）段のドーピングプロフ
ィールの経過ないし図１のサイリスタのキャリアライフタイムプロフィールを表
したものである。
【００１３】 図１には、光点弧機能及びオーバヘッド点弧機能が集積され、また電流を制限
するための抵抗が集積された「増幅ゲート」構造を備えたサイリスタの中央領域
の断面図が示されている。サイリスタは半導体基体１を含み、この半導体基体１
は第１の導電型を持つアノード側のベースゾーン２及びこれとは逆の第２の導電
型を持つカソード側のベースゾーン３を有する。それぞれのベースゾーン２およ
び３に、カソード側ないしはアノード側のエミッタゾーン４及び５を半導体基体
１の２つの反対側に位置する表面において接続する。エミッタゾーン４及び５に
は、それぞれ金属化部６が設けられている。
【００１４】 図１に図示されたサイリスタは、複数の増幅ゲート（ＡＧ）段７を備えた光点
弧可能なサイリスタである。各ＡＧ段７は相応の金属化部６を備えた固有のカソ
ード側のエミッタゾーン４を有し、この金属化部６は共通のアノード側のエミッ
タゾーン５とは反対側で、半導体基体１の一方の表面に配置されている。これに
加えサイリスタ内には、過度に大きなｄＵ／ｄｔ負荷から保護するためにｐ−領
域１４が集積されている。この集積されたｐ−領域１４によって、サージ電圧が
生じた場合には点弧がまずサイリスタの最も内側にあるＡＧ段７において行われ
ることになる。
【００１５】 高いブロッキング電圧によってサイリスタが点弧する際の点弧電圧（「オーバ
ヘッド電圧」）は、集積されたブレークオーバダイオード（ＢＯＤ）８によって
規定される。このＢＯＤ８は、カソード側のベース３とアノード側のベース２と
の間の境界面において厳密に規定された経過を有し、この経過は領域内の最大電
界を上げ、またしたがってサイリスタの阻止電圧を下げる。
【００１６】 ターンオンフェーズ中の上述の構造の負荷を減少させるために、図１のサイリ
スタではこの他に横方向電流を制限する抵抗９が設けられており、これは抵抗と
してカソード側のベース３においてサイリスタの中心から外の方向へと流れる電
流を制限する。ここで抵抗９は、サイリスタの中心から見ると１番目のＡＧ段７
を取り囲み、そして例えばより低いドーパント濃度によって調整される。
【００１７】 サイリスタが破壊されることなくリカバリタイム内にサージ電圧をサイリスタ
が受けることを可能にするために、サージ電圧によってリカバリタイム内に引き
起こされた点弧は、まず光点弧可能なサイリスタの中央領域内で行われる必要が
ある。さらにここでは、この点弧は内側のＡＧ段７内でおこなわれる必要がある
。カソード面からＡＧ段７の中央領域へと点弧が所期のように移行するというこ
とは、サージ電圧に続く点弧の前線が非常に早く広がることができ、またしたが
って電流のフィラメンティングが回避されるという結果になる。しかしながらこ
のためには特別な手段が必要となり、何故ならば通常リカバリタイム内にサージ
が生じた場合には、この時点ではこの領域においては（カソード面とは対照的に
）点弧過程を促進する自由電荷キャリアが全くないかないしは比較的僅かである
ので、この中央領域において点弧は生じないからである。この理由とは、内側の
ＡＧ段７は実質的にはカソード面よりも早くに再びターンオフするということで
ある。
【００１８】 本発明によるサイリスタでは、キャリアライフタイムを垂直方向に不均質に調
整することによって、構成素子の中央領域における阻止電流は、サイリスタの電
圧負荷が阻止方向に生じたときには所期のように高められる。阻止電流を高める
ことによって構成素子の中央領域における自由電荷キャリアの濃度が上がる。こ
れは、集積されたリカバリタイム保護機能を実現するために所望されるものであ
る。
【００１９】 自由電荷キャリアの濃度を可能な限り効果的に上げるために、垂直方向のキャ
リアライフタイムプロフィールは、キャリアライフタイムの最小がサイリスタの
ｐ＋エミッタ５の直ぐ下にあるように調整される。これによって一方では阻止電
流が阻止方向に高められ、他方では阻止電流は順方向（ブレークダウン方向）で
は変わらずにいる。このことは、順方向に電圧負荷が生じた場合にはキャリアラ
イフタイムの最小がｎベース２の中性領域内にあり、またしたがって付加的な漏
れ電流に起因しないときに行われる。
【００２０】 したがって本発明によるサイリスタは、ベース２内に自由電荷キャリアのライ
フタイムが減少された欠陥領域１０をアノード側に有する。少ないキャリアライ
フタイムを有する欠陥領域１０は、図１に破線によって表された領域として示さ
れている。この欠陥領域１０は図１に示されているようにサイリスタのエミッタ
ゾーン５に対して設定された間隔を保つことができるが、しかしながら通常はエ
ミッタゾーン５と直接に接したベースゾーン２に形成される。
【００２１】 欠陥領域１０の効果は基本的には、粒子を結晶に照射することによって生じる
結晶格子の欠陥に起因し、ここで粒子は比較的高いエネルギを有する。欠陥領域
１０のサイズは、付加的な自由電荷キャリアの需要によって、また内側のＡＧ段
７内で行う必要がある上述の条件によって決定される。欠陥領域１０のサイズを
決定する別のパラメータは、欠陥領域１０においてライフタイムが減る量である
。領域１０の厚さは少なくとも２０μｍ、領域１０の横方向の広がりは約２ｍｍ
であるべきということが判明した。通常は欠陥領域１０の厚さは所望の発生電流
に依存して選択される。
【００２２】 横方向の広がりをさらに減らすために、欠陥領域１０の厚さを５０μｍに選択
することができる。
【００２３】 図２Ａ及び２Ｂは、図１の構造を有するサイリスタにおけるドーピングプロフ
ィール１２ないしは電荷キャリアライフタイム１３の分布を示す。ここで図２Ａ
における垂直方向の軸はドーピング濃度を示し、また図２Ｂにおける垂直方向の
軸は電荷キャリアのライフタイムを示す。水平方向の軸はそれぞれ図１における
半導体の表面に対して垂直な構成素子軸１１を表す。ここで図２Ａ及び２Ｂにお
ける水平方向の軸は、図１の上から下へと向かう方向を示す。
【００２４】 図２Ａは、図１のサイリスタにおけるＡＧ段７のドーピングプロフィール経過
を図示したものである。ドーピング領域には図１の参照番号がそれぞれ与えられ
ており、以下図２における左から右へのドーピングプロフィール１２の経過を説
明する。カソード側のエミッタ４はｎ＋ドーピングを有し、隣接するカソード側
のベース３はｐドーピングされており、（幅の広い）アノード側のベース２はｎ − ドーピングされており、そしてアノード側のエミッタ５はｐ＋ドーピングされ
ている。図２Ａからは、本発明によるサイリスタが実質的には従来のサイリスタ
と同様のドーピングプロフィールを有しているということがわかる。
【００２５】 図２Ｂには、図１の本発明によるサイリスタのキャリアライフタイムプロフィ
ール１３が示されている。図１に基づいて記述したように、アノード側のベース
ゾーン２は垂直の方向に、すなわち構成素子の表面に対して垂直の方向に、自由
電荷キャリアの再結合中心及び発生中心での密度が不均質である分布を有する。
再結合中心及び発生中心の密度は、図１の破線によって囲まれた領域１０におい
て最大である。そこでは電荷キャリアのライフタイムは最も少なく、キャリアラ
イフタイムプロフィール１３は最小を有する。
【００２６】 図２によるドーピングプロフィール及び電荷キャリアライフタイムを有する、
図１のサイリスタのための本発明による製造方法は、当業者には公知である通常
のステップ以外にも、欠陥領域１０を形成するために後述のステップを含む。
【００２７】 図２Ａによるドーピングプロフィール１２を有するサイリスタが完成した後に
、このサイリスタには半導体基体１の設定領域に、帯電された粒子がアノード側
で照射される。有利には照射のために、設定されたエネルギを有するプロトンま
たはα粒子が使用される。設定領域の放射量は、α粒子に対しては約５・１０９ から１０１２ｃｍ- ２の間、そしてプロトンに対しては１０１１から１０１３ｃ
ｍ- ２の間である。この量は、欠陥領域１０におけるキャリアライフタイムがど
れだけ下がるべきかに依存する。粒子を照射することによってシリコンの欠陥が
生じ、またしたがって発生するライフタイムが減少するという結果になる。この
ことは他方では漏れ電流を高める。これに伴い、シリコンの欠陥（例えば重空孔
（Doppel-leerstellen）またはＡ中心（A-Zentren））はとりわけ、粒子がその
エネルギの大半を既に失っている領域において、すなわち照射粒子の侵入度より
も若干少ない深さにおいて生じる。阻止電流が高まる範囲は照射量は選択するこ
とによって確定することができ、また照射によって形成された、シリコン表面の
欠陥の多い領域の間隔は、照射エネルギによって確定することができる。
【００２８】 照射のための帯電された粒子の照射面およびエネルギ分布の幅は、欠陥領域１
０の所望の範囲に依存する。照射粒子の平均エネルギは、欠陥領域１０が配置さ
れることになる深さに依存する。これは非常に重要である。何故ならば本発明に
よるサイリスタの作用は、減少したキャリアライフタイムの領域とアノード側か
ら広がった空間電荷領域がオーバラップすることに基づくからである。欠陥領域
１０の所望の幅を実現するために、必要に応じて異なるエネルギを複数回照射す
る。欠陥領域１０の横方向への移行は以下のことによって調整することができる
。すなわち、欠陥領域１０を横方向に限定するためにサイリスタを照射する際に
は、欠陥領域１０以外の領域をマスクで覆い及び／又は欠陥領域１０へのイオン
照射を偏向し及び／又は集束するための照射偏向ユニットを使用することによっ
て調整することができる。
【００２９】 結晶格子欠陥を安定させるために、粒子を照射した後に熱処理を行い、その結
果作動中の構成素子の電気的データに関する変動は回避される。熱処理は、半導
体としてのシリコンでは温度が約２５０℃の時に行われる。
【図面の簡単な説明】
【図１】 本発明による欠陥領域が配置されたサイリスタの断面図である。
【図２】 図１によるサイリスタの増幅ゲート段のドーピングプロフィールの経過ないし
はキャリアライフタイムを図示したものである。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F005 AA01 AA03 AB03 AC02 AG02 AH04

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１の導電型を持つアノード側のベースゾーン（２）と、こ
    れとは逆の第２の導電型を持つカソード側のベースゾーン（３）と、 カソード側及びアノード側のエミッタゾーン（４、５）とを備えた半導体基体
    （１）から成るサイリスタにおいて、 前記アノード側のベースゾーン（２）内に少なくとも２０μｍの設定された厚
    さを有する、自由電荷キャリアのライフタイムが低減された欠陥領域（１０）が
    アノード側に配置されていることを特徴とする、半導体基体（１）から成るサイ
    リスタ。
  2. 【請求項２】 前記欠陥領域（１０）は、実質的に結晶格子内の欠陥から成
    る、請求項１記載のサイリスタ。
  3. 【請求項３】 前記欠陥領域（１０）の厚さは、所望の発生電流に依存して
    選択される、請求項１または２記載のサイリスタ。
  4. 【請求項４】 請求項１から３のいずれか１項記載のサイリスタの製造方法
    において、 前記半導体基体（１）の設定領域に帯電した粒子をアノード側で照射し、 前記欠陥領域（１０）を安定させるのに前記半導体基体（１）を熱処理するこ
    とによって前記欠陥領域（１０）を形成することを特徴とする、サイリスタの製
    造方法。
  5. 【請求項５】 設定領域の照射に設定されたエネルギを有するプロトンまた
    はα粒子を使用する、請求項４記載の製造方法。
  6. 【請求項６】 設定領域に照射する量は、α粒子に対しては約５・１０９か
    ら１０１２cm- ２、プロトンに対しては１０１１から１０１３cm- ２を選択する、
    請求項５記載の製造方法。
  7. 【請求項７】 前記欠陥領域（１０）を横方向に限定するようにサイリスタ
    を照射する際には、前記欠陥領域（１０）以外の領域をマスクによって覆い及び
    ／又は前記欠陥領域（１０）へのイオン照射を偏向及び／又は集束する照射偏向
    ユニットを使用する、請求項４から６のいずれか１項記載の製造方法。
JP2001502143A 1999-06-08 2000-05-19 リカバリタイム保護機能が集積されたサイリスタ及びその製造方法 Pending JP2003501825A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19926104.0 1999-06-08
DE19926104 1999-06-08
PCT/DE2000/001609 WO2000075963A2 (de) 1999-06-08 2000-05-19 Thyristor mit integriertem freiwerdezeitschutz und herstellungsverfahren dafür

Publications (1)

Publication Number Publication Date
JP2003501825A true JP2003501825A (ja) 2003-01-14

Family

ID=7910555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001502143A Pending JP2003501825A (ja) 1999-06-08 2000-05-19 リカバリタイム保護機能が集積されたサイリスタ及びその製造方法

Country Status (4)

Country Link
US (1) US6723586B1 (ja)
EP (1) EP1218924A2 (ja)
JP (1) JP2003501825A (ja)
WO (1) WO2000075963A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10330571B8 (de) * 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
DE102004025082B4 (de) * 2004-05-21 2006-12-28 Infineon Technologies Ag Elektrisch und durch Strahlung zündbarer Thyristor und Verfahren zu dessen Kontaktierung
DE102004062183B3 (de) * 2004-12-23 2006-06-08 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristoranordnung mit integriertem Schutzwiderstand und Verfahren zu deren Herstellung
DE102006035630B4 (de) * 2006-07-31 2012-12-06 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements
DE102007041124B4 (de) * 2007-08-30 2009-06-04 Infineon Technologies Ag Thyristor mit verbessertem Einschaltverhalten, Thyristoranordnung mit einem Thyristor, Verfahren zur Herstellung eines Thyristors und einer Thyristoranordnung
DE102009051828B4 (de) * 2009-11-04 2014-05-22 Infineon Technologies Ag Halbleiterbauelement mit Rekombinationszone und Graben sowie Verfahren zu dessen Herstellung
US8835975B1 (en) * 2013-05-10 2014-09-16 Ixys Corporation Ultra-fast breakover diode
US9312135B2 (en) * 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0343369A1 (de) * 1988-05-19 1989-11-29 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Thyristors
JPH0680820B2 (ja) * 1989-10-16 1994-10-12 株式会社東芝 過電圧保護機能付半導体装置及びその製造方法
US5243205A (en) * 1989-10-16 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device with overvoltage protective function
EP0577623B1 (de) * 1991-03-27 1998-05-27 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Thyristors mit einstellbarer Kippspannung
JP3281145B2 (ja) 1993-10-28 2002-05-13 株式会社東芝 Ｇｔｏサイリスタ
US5883403A (en) 1995-10-03 1999-03-16 Hitachi, Ltd. Power semiconductor device
WO1998015010A1 (de) * 1996-09-30 1998-04-09 Eupec Europäische Gesellschaft Für Leistungshalbleiter Mbh + Co. Kg Thyristor mit durchbruchbereich
DE19650762A1 (de) 1996-09-30 1998-07-02 Eupec Gmbh & Co Kg Thyristor mit Durchbruchbereich
JP3488599B2 (ja) * 1996-10-17 2004-01-19 株式会社東芝 半導体装置
DE19649800A1 (de) 1996-12-02 1998-06-04 Asea Brown Boveri Verfahren zur Herstellung eines Abschaltthyristors mit einer anodenseitigen Stopschicht und einem transparenten Anodenemitter
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding

Also Published As

Publication number Publication date
US6723586B1 (en) 2004-04-20
WO2000075963A3 (de) 2002-05-02
WO2000075963A2 (de) 2000-12-14
EP1218924A2 (de) 2002-07-03

Similar Documents

Publication Publication Date Title
US7233031B2 (en) Vertical power semiconductor component
US7557386B2 (en) Reverse conducting IGBT with vertical carrier lifetime adjustment
US20100009551A1 (en) Semiconductor device and method for manufacturing the same
US7485920B2 (en) Process to create buried heavy metal at selected depth
US6043516A (en) Semiconductor component with scattering centers within a lateral resistor region
US6351024B1 (en) Power semiconductor diode
US5883403A (en) Power semiconductor device
EP0024657B1 (en) Thyristor with continuous emitter shunt
US6373079B1 (en) Thyristor with breakdown region
US5049965A (en) Thyristor having adjustable breakover voltage and method of manufacture
JP3898893B2 (ja) サイリスタのブレークオーバ電圧の設定方法
JP2003501825A (ja) リカバリタイム保護機能が集積されたサイリスタ及びその製造方法
US4177477A (en) Semiconductor switching device
JP2003224281A (ja) 半導体装置およびその製造方法
JP3952452B2 (ja) 半導体装置の製造方法
JP3210013B2 (ja) 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法
US4516315A (en) Method of making a self-protected thyristor
US6066864A (en) Thyristor with integrated dU/dt protection
JP2003510850A (ja) リカバリタイムにおける電圧衝撃耐性をもつサイリスタ
JPH01149481A (ja) ４層構成の電力半導体デバイス
US4514898A (en) Method of making a self protected thyristor
US5284780A (en) Method for increasing the electric strength of a multi-layer semiconductor component
JP3869466B2 (ja) 改善されたスイッチオンオフ特性を有するサイリスタ及びその製造方法
JPH04111358A (ja) 過電圧自己保護型サイリスタ
JP2002016265A (ja) 高耐圧ダイオード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060510

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060807

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061201