JPH01137622A - エピタキシャルウエハ - Google Patents

エピタキシャルウエハ

Info

Publication number
JPH01137622A
JPH01137622A JP29683287A JP29683287A JPH01137622A JP H01137622 A JPH01137622 A JP H01137622A JP 29683287 A JP29683287 A JP 29683287A JP 29683287 A JP29683287 A JP 29683287A JP H01137622 A JPH01137622 A JP H01137622A
Authority
JP
Japan
Prior art keywords
silicon wafer
recess
wafer substrate
epitaxial
degrees
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29683287A
Other languages
English (en)
Inventor
Shoichi Masui
昇一 桝井
Kenji Kajiyama
梶山 健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP29683287A priority Critical patent/JPH01137622A/ja
Publication of JPH01137622A publication Critical patent/JPH01137622A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、(100)シリコンウェハ基板上にCVD法
によるエピタキシャル成長によりエピタキシャル層を形
成したエピタキシャルウェハの改良に関するものである
〔従来の技術〕
従来より、シリコンウェハ基板上に高濃度の不純物拡散
層を設けてエピタキシャル成長によってシリコンの成長
を行い、不純物拡散層をシリコンウェハ基板とエピタキ
シャル層の中に埋め込んだエピタキシャルウェハが製造
されている。この不純物拡散層は埋込層と呼ばれ、この
埋込層上には、各種素子製造プロセスにおける位置合わ
せのために、埋込層の位置を表示する段差を持ったマー
ク(以下、第1窪み部と称する。)が設けられている。
また、エピタキシャル成長後には、エビタキシャル層上
に第1窪み部に対応する段差を持ったマーク(以下、第
2窪み部と称する。)が形成される。
ところで、例えばパイCMO3・IC等の各種素子製造
プロセスにおいては、エピタキシャル成長後に、第2窪
み部を目印にして、埋込層の周囲のエピタキシャル層に
素子分離層等を形成する。
したがって、第2窪み部は第1富み部との相対的位置が
ずれることなく、しかも第1窪み部と同一の形状でエピ
タキシャル層上に形成されることが望ましい。しかしな
がら、(100)シリコンウェハ基板(ここで、この基
板の法線は結晶学的に正確なく100>方向と必ずしも
厳密には一致せず、ずれ角すなわちオフセント角αを一
般に有している。)にエピタキシャル成長を行うと、エ
ピタキシャル成長後に、エピタキシャル層上に形成され
る第2窪み部の中心が(100)シリコンウェハ基板に
設けられた第1富み部の中心よりも横方向にずれてしま
う。かかる不都合を回避するためには、なるべく正確な
(100)面を持った、すなわらオフセット角αの小さ
いシリコンウェハ基板(以下、(100)面シリコンウ
ェハ基板と称する。)を使用すれば良いことが開示され
ている(S、P、Weeks  5olid  5ta
te  Techno!ogy  1981年11月号
P111=117.C,D、Drum  andC1Δ
、C1ark、J、Electrochem  Soc
、  1970年11月 P1401〜1405)。こ
の場合の(100)シリコンウェハ基板のオフセット角
αは約0.16度乃至0゜5度であれば良いとされる。
〔発明が解決しようとする問題点〕
上記のオフセット角αを持った(100)シリコンウェ
ハ基板を使用してエピタキシャル成長を行うと、エピタ
キシャル成長後の埋込層の位置を表示する第2窪み部の
輪郭の一部が不明確になり、ときには隣設された他の第
2窪み部の輪郭との区別がつかなくなることがある。こ
のため、従来の(100)シリコンウェハ基板を用いて
製造したシリコンウェハでは以下の問題が生じていた。
すなわち、例えばパイCMO3・IC等の各種素子を設
計するときには、第2窪み部の変形等を考慮しなければ
ならないので、集積度が悪かった。また、第2窪み部の
輪郭が不明確であったので、エピタキシャル成長後の各
種素子製造プロセスにおいて、正確な位置合わせができ
ず、その結果、設計通りの形状に素子を製造できないた
め、特性が劣化することがあった。
本発明は、上記事情に基づいてなされたものであり、(
100)シリコンウェハ基板上に設けた第1窪み部に対
する変形の少ない第2窪み部を、エピタキシャル層上に
形成したエピタキシャルウェハを提供することを目的と
する。
〔問題点を解決するための手段〕
上記の目的を達成するための本発明は、位置合わせ用の
第1窪み部を有する(100)シリコンウェハ基板上に
CVD法によるエピタキシャル成長を行い、第1窪み部
に対応する第2窪み部を有するエピタキシャル層を形成
したエピタキシャルウェハにおいて、前記(100)シ
リコンウェハ基板が、結晶学的に正確な(100)面上
における直交座標軸の双方の軸から2度乃至8度傾斜し
た(100)面を持ったものである。
〔作用〕
本発明は前記の手段により、前記傾斜した(100)面
を持った(100)シリコンウェハ基板上に第1窪み部
を設けてエピタキシャル成長を行っても、エピタキシャ
ル層上に形成される第2窪み部の変形を減少することが
できる。
〔実施例〕
以下に本発明の1実施例を第1図乃至第5図を参照して
説明する。
第1図は本発明の1実施例であるエピタキシャルウェハ
に用いる(100)シリコンウェハ基板(以下、α(1
00)シリコンウェハ基板と称する。)の結晶方位を示
す図、第2図はエピタキシャル成長前のα(100)シ
リコンウェハ基板の概略部分断面図、第3図はエピタキ
シャル成長後のα(+00)シリコンウェハ基板の概略
部分断面図、第4図はそのエピタキシャル層上に形成さ
れた第2窪み部の平面図である。
第1図乃至第4図において、1はα(100)シリコン
ウェハ基板、2はα(100)シリコンウェハ基板1の
表面と同一の平面、3はα(100)シリコンウェハ基
板1上に設けられた不純物層(埋込層)、4は埋込層3
の位置を明示するための段差を持った方形状の第1窪み
部、5はエピタキシャル成長によりα(100)シリコ
ンウェハ基板1上に成長したエピタキシャル層、6はエ
ピタキシャル層5に形成された第2窪み部、0は結晶学
的に正確な(100)面シリコンウェハ基板の中心点、
Xは結晶学的に正確な(100)面上に設けられた直行
座標軸の一方であり、例えば(100)面シリコンウェ
ハ基板のプライマリフラット面に平行な方向、Yはその
直交座標軸の他方である。Zは結晶学的に正確なくio
o>方向、Aはα(100)シリコンウェハ基板の法線
である。
本発明で使用するα(100)シリコンウェハ基板lは
、第1図に示すように(100)面シリコンウェハ基板
のプライフリフラット面に平行な方向Xから角α、 1
lJt斜し、かつシリコンウェハ面内にあってXに垂直
な方向Yから角α2傾斜したものであり、α(100)
シリコンウェハ基板1のオフセット角αと、角α1 ・
角α2とのあいだには、 t a n” α= t a n” (IF、  + 
t a n” α。
の関係式が成立する。
また、法線AからX’Y’平面上に垂線を下ろしてその
垂線とx’y’平面との交点をBとし、線OBと線OX
′とのなす角をθとすれば、tana’、 :1IIc
O3θ−tanαの関係式が成立する。
上記のオフセット角αを持ったα(100)シリコンウ
ェハ基板lには、第2図に示すように高濃度の不純物層
(埋込N)3が設けられ、エピタキシャル成長後にその
埋込N3の位置を確認するために、不純物層3と特定の
位置関係を持ち、且つ段差4aを有する第1富み部4が
設けられている。このようなα(100)シリコンウェ
ハ基板1に、原料ガスに3iCj!4やSiH2C1g
を用いてCVD法によりエピタキシャル成長を行う。
エピタキシャル成長後は、第3図に示すように埋込層3
の位置を示す第2窪み部6がエピタキシャル層50表面
に形成され、エピタキシャル成長後の各種素子製造プロ
セスにおいて、第2窪み部6を目印にして、例えば素子
分離層を埋込層の外側に形成する。
ところで、オフセット角αが1度以内の従来の(100
)シリコンウェハ基板を使用して同様のエピタキシャル
成長を行うと、第2窪み部6の輪郭がぼやけて、方形状
の第2窪み部6の段差6aのうち隣合う2つの段差6a
が第3図及び第4図の点線(6x)で示すように変形し
、場合によっては変形段差6xの幅が10ミクロン以上
になることがある。このため、前述のように従来の(1
00)シリコンウェハ基板では、エピタキシャル成長後
に、第2窪み部6を目印にした正確な位置合わせをする
ことが困難である等の問題が生じていた。
本発明者等がX線解析技術等を用いて実験した結果、第
2窪み部6左例の変形段差6xの原因は、変形段差6x
に結晶学的に正確な(100)面(以下これを(100
)ファセットと称する。)が表れることによるものであ
ることが明らかになった。
そこで、本発明者等が縦型のエピタキシャル成長炉を使
用して、ジクロルシランを原料とし、成長温度1060
度、成長速度0.5ミクロン/分で種々の実験を行った
結果、エピタキシャル成長後の変形段差6x、すなわち
(100)ファセットの幅σ(以下、)7セソト幅σと
称する。、)は、エピタキシャル成長における成長速度
、成長温度等のパラメータにも依有するが、膜厚が充分
厚い場合には、オフセット角αとファセット幅σとの関
係は、第5図に示す曲線となり、 σ= h / tan α の弐が成立することがわかった。ここで、hは変形段差
6xの高さである。
つまり、ファセット幅σはα(100)シリコンウエハ
基板1のオフセント角αの増加と共に減少し、オフセッ
ト角αを2度以上にすれば、ファセット幅σを充分小さ
い値にできることがわかった。このように、ファセット
幅σを少なくするためには、オフセット角αは出来るだ
け大きな値であることが望ましい。しかし、オフセント
角αが大きくなりすぎると、第2窪み部6と第1窪み部
4の中心のずれが大きくなる。また、α(100)シリ
コンウェハ基板の切り出し時に真円からのずれが大きく
なり、また1本のインゴットから取れるα(100)シ
リコンウェハ基板1の枚数が減少する等の弊害が生じ、
経済性が悪くなる。
本発明者等の実験によれば、ファセット幅σを低減する
ためのオフセント角αは2度乃至8度であることが望ま
しい。
尚、通常埋込層3の位置を示す第1窪み部4は方形状の
ものであり、α(100)シリコンウェハ基板1に設け
られたプライマリフラット面(−船釣に(110)面に
設けられる。)に平行な方向と、これに垂直な方向の各
々に平行な辺(段差4a)を有する。したがって、オフ
セット角αは(100)面シリコンウェハ基板のプライ
マリフラット面に平行な方向Xと、それに垂直な方向Y
に対して各々傾ける必要がある。すなわち、オフセット
角αが2度乃至8度ということは、角α。
と角α2とが各々2度乃至8度であることを意味する。
また、第1窪み部は、第6図に示すような十字状の形状
をしたものもあるが、この場合も同様のオフセント角α
を持ったα(100)シリコンウェハ基板を使用すれば
第2窪み部6の変形を減少することができる。尚、第1
富み部4が対向する2辺のみからなる溝状のものであれ
ば、オフセント角αは角α1と角α2のうち何れか一方
が2度乃至8度であればよい。
上記の実施例によれば、埋込N3の位置を表示する第1
窪み部4をを設けたα(100)シリコンウェハ基板1
にエピタキシャル成長によりシリコンの成長を行っても
、第2富み部6の輪郭のぼやけ等の変形を減少すること
ができる。この結果、本実施例であるエビクキシャルウ
エハを用いて、例えばバイポーラ集積回路を製造すれば
、エピタキシャル成長後に行うアイソレーション拡散や
ベース拡散等において、埋込層3の位置を正確に知るこ
とができるので、素子特性の良好なバイポーラ集積回路
を得ることができる。
〔発明の効果〕
以上説明したように本発明によれば、オフセット角αが
2度乃至8度の(100)シリコンウェハ基板を用いて
エピタキシャル成長を行うことにより、エピタキシャル
層上に形成される第2窪み部の第1窪み部に対するずれ
や第2窪み部の変形を減少することができるので、エピ
タキシャル成長後も第2窪み部を目印にして正確な位置
合わせを行い、特性の良好なICを製造することができ
るエビクキシャルウエハを提供することができる。
【図面の簡単な説明】
第1図はα(100)シリコンウェハ基板の結晶方位を
示す図、第2図はエピタキシャル成長前のα(100)
シリコンウェハ基板の概略部分断面図、第3図はエピタ
キシャル成長後のα(100)シリコンウェハ基板の概
略部分断面図、第4図はそのエピタキシャル層上に形成
された第2窪み部の平面図、第5図はオフセット角αと
ファセット幅σとの関係を示す特性図、第6図は第1窪
み部の変形例を示す図である。 1・・・αシリコンウェハ基板、2・・・α(100)
シリコンウェハ基板1の表面と同一の平面、3・・・埋
込層、4・・・第1窪み部、5・・・エピタキシャル層
、6・・・第2窪み部、X・・・ (100)面シリコ
ンウェハ基板のブライフリフラット面に平行な軸、Y・
・・Xに垂直な軸、Z・・・結晶学的に正確なく100
>方向、A・・・α(100)シリコンウェハ基板の法
線。

Claims (3)

    【特許請求の範囲】
  1. (1)位置合わせ用の第1窪み部を有する(100)シ
    リコンウェハ基板上にCVD法によるエピタキシャル成
    長を行い、第1窪み部に対応する第2窪み部を有するエ
    ピタキシャル層を形成したエピタキシャルウェハにおい
    て、前記(100)シリコンウェハ基板が、結晶学的に
    正確な(100)面上における直交座標軸の双方の軸か
    ら2度乃至8度傾斜した(100)面を持ったものであ
    ることを特徴とするエピタキシャルウェハ。
  2. (2)前記第1窪み部は少なくとも前記傾斜した(10
    0)面を持ったシリコンウェハ基板のプライマリフラッ
    ト面((110)面)に平行な一辺又は前記平行な一辺
    に垂直な一辺を含むものである特許請求の範囲第1項記
    載のエピタキシャルウェハ。
  3. (3)前記第1窪み部は、前記傾斜した(100)面を
    持ったシリコンウェハ基板に埋め込められた埋込層の位
    置を示すものである特許請求の範囲第1項又は第2項記
    載のエピタキシャルウェハ。
JP29683287A 1987-11-25 1987-11-25 エピタキシャルウエハ Pending JPH01137622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29683287A JPH01137622A (ja) 1987-11-25 1987-11-25 エピタキシャルウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29683287A JPH01137622A (ja) 1987-11-25 1987-11-25 エピタキシャルウエハ

Publications (1)

Publication Number Publication Date
JPH01137622A true JPH01137622A (ja) 1989-05-30

Family

ID=17838734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29683287A Pending JPH01137622A (ja) 1987-11-25 1987-11-25 エピタキシャルウエハ

Country Status (1)

Country Link
JP (1) JPH01137622A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056886A (ja) * 2003-08-04 2005-03-03 Shindengen Electric Mfg Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056886A (ja) * 2003-08-04 2005-03-03 Shindengen Electric Mfg Co Ltd 半導体装置
JP4489384B2 (ja) * 2003-08-04 2010-06-23 新電元工業株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2827885B2 (ja) 半導体単結晶基板およびその製造方法
JP3274190B2 (ja) 半導体エピタキシャル基板の製造方法
US7861421B2 (en) Method for measuring rotation angle of bonded wafer
JPH01137622A (ja) エピタキシャルウエハ
JPS62226891A (ja) 半導体装置用基板
US6537895B1 (en) Method of forming shallow trench isolation in a silicon wafer
WO2022213467A1 (zh) 压电换能器的制备方法
JPS6193614A (ja) 半導体単結晶基板
JP2594371B2 (ja) エピタキシャルウェーハの製造方法
JPH0296328A (ja) エピタキシャル層形成方法
US7830027B2 (en) Level realignment following an epitaxy step
JP6525046B1 (ja) 半導体ウェーハの製造方法
JPS59227117A (ja) 半導体装置
JPS5840337B2 (ja) 半導体集積回路の製造方法
JPH06103715B2 (ja) パターンシフト測定方法
JPS5895819A (ja) 半導体ウエ−ハ
JPH01140624A (ja) 半導体装置の製造方法
TWI744539B (zh) 半導體用基板及其製造方法
JPH05226464A (ja) 貼り合わせ誘電体分離ウェーハの製造方法
JPH02275614A (ja) 半導体単結晶基板
JPH11214368A (ja) ウェーハの平坦化方法とその装置
JPH1070056A (ja) 半導体基板およびその製造方法
JP2001196333A (ja) オフアングル付き半導体ウエハ
JPS59208722A (ja) 半導体集積回路装置用合せマ−ク
JPH0298917A (ja) エピタキシャル層形成方法