JP6525046B1 - 半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP6525046B1 JP6525046B1 JP2017242286A JP2017242286A JP6525046B1 JP 6525046 B1 JP6525046 B1 JP 6525046B1 JP 2017242286 A JP2017242286 A JP 2017242286A JP 2017242286 A JP2017242286 A JP 2017242286A JP 6525046 B1 JP6525046 B1 JP 6525046B1
- Authority
- JP
- Japan
- Prior art keywords
- film thickness
- processing
- semiconductor layer
- thickness distribution
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000009826 distribution Methods 0.000 claims abstract description 135
- 238000012545 processing Methods 0.000 claims abstract description 120
- 238000005530 etching Methods 0.000 claims abstract description 71
- 238000001312 dry etching Methods 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 48
- 235000012431 wafers Nutrition 0.000 claims description 138
- 239000000758 substrate Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- 238000003754 machining Methods 0.000 claims description 3
- 238000007781 pre-processing Methods 0.000 claims description 3
- 230000032683 aging Effects 0.000 claims 1
- 230000002708 enhancing effect Effects 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 description 17
- 238000005498 polishing Methods 0.000 description 16
- 238000012937 correction Methods 0.000 description 12
- 238000003672 processing method Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000000227 grinding Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001055 reflectance spectroscopy Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
局所ドライエッチング法を用いる平坦化装置の加工傾向を求める加工傾向取得工程と、
前記半導体層の平坦化加工前の膜厚分布を測定する加工前膜厚分布測定工程と、
前記加工傾向および前記加工前膜厚分布に基づき、前記半導体層の仮想膜厚分布を設定する仮想膜厚分布設定工程と、
平坦化加工後の前記半導体層の目標膜厚分布および前記仮想膜厚分布に基づく目標エッチング量分布を前記平坦化装置に設定する目標エッチング量分布設定工程と、
前記設定された前記目標エッチング量分布に基づき、前記平坦化装置により前記半導体層の全面を局所ドライエッチング加工する平坦化工程と、を含むことを特徴とする半導体ウェーハの製造方法。
前記半導体層形成工程において、前記シリコンウェーハを、絶縁膜を介して前記半導体層と貼り合わせる、上記(1)〜(3)のいずれかに記載の半導体ウェーハの製造方法。
まず、加工傾向取得工程S10では、局所ドライエッチング法を用いる平坦化装置の加工傾向を求める。こうした平坦化装置として、スピードファム社製DCP(Dry Chemical Planarization)および同社製のPACE(Plasma Assisted Chemical Etching)などのドライ平坦化装置が知られ、他にもGCIB(ガスクラスターイオンビーム)を用いても平坦化加工は可能である。平坦化装置の加工傾向を求めるためには種々の手法を適用することができる。例えば、本実施形態による半導体ウェーハ100を得るための加工を行う直前の加工結果を用いることができる。すなわち、1枚のサンプルウェーハに対して、前述した面内エッチング量調整平坦化加工法を行い、その平坦化加工結果に基づき、目標膜厚分布と、加工結果の膜厚分布との差を対比して平坦化装置の加工傾向を求めることができる。また、加工傾向を顕在化させるためには、1枚よりも複数枚のサンプル半導体ウェーハの平坦化加工結果に基づき、加工傾向を求めることが好ましい。また、所定期間ごと(例えば1週間ごと、1カ月ごと)に平坦化装置の加工傾向を求め、それを次の所定期間に用いる加工傾向として用いることもできる。他にも、サンプルウェーハの全面に対して、局所ドライエッチング装置のエッチングレートを一定としつつ、サンプルウェーハを走査するステージを等速で走査し、エッチング量の面内分布を測定して、エッチング量の面内分布における偏在を確認してもよい。なかでも、複数枚のサンプルウェーハに対して面内エッチング量調整平坦化加工法により平坦化加工を行い、目標膜厚分布との差分を取得して加工傾向を取得することが好ましい。複数枚の加工を行うことにより、ウェーハ起因の加工偏在か、局所ドライエッチング装置起因の加工偏在かの切り分けが容易となる。また、等速加工では図2に例示される円弧状の凸形状の傾向を取得しにくいためでもある。
前述した加工傾向取得工程S10とは別に、半導体層30Bの膜厚分布を測定する加工前膜厚分布測定工程S20を行う。本工程S20は、平坦化装置に組み込まれた膜厚分布測定器を用いて測定を行ってもよいし、当該平坦化装置とは別の膜厚分布測定機を用いて半導体層30Bの膜厚分布を測定してもよい。半導体層の材料および厚みに応じて、適切な測定法を用いればよい。SOIウェーハの半導体層30B,30C(すなわち活性層)の膜厚分布を測定する場合は市販の反射分光法を用いた膜厚測定器や、分光エリプソ膜厚測定装置などを用いることができる。
次に、加工傾向取得工程S10により求めた加工傾向と、加工前膜厚分布測定工程S20により求めた加工前膜厚分布とに基づき、半導体層30Bの仮想膜厚分布を設定する。すなわち、平坦化装置を用いて半導体層30Bの全面を局所ドライエッチングにより平坦化加工する際の加工偏在の影響を相殺するため、工程S20において実際に測定した膜厚分布に対して、加工傾向を加味した仮想膜厚分布を設定する。例えば、加工傾向として平坦化加工後の面内の一部領域が凸となる傾向にある場合、その部分のエッチング量が少ないことを意味する。そこで、仮想膜厚分布においては、当該一部領域の膜厚を増大させた仮想膜厚分布を設定し、平坦化加工工程では当該領域のエッチング量が多くなるように走査速度を調整して平坦化加工を行う。なお、一般に局所ドライエッチング法を用いる平坦化装置の単位面積当たりのエッチングレートは一定であるため、走査速度の調整によってエッチング量の調整を行う。
仮想膜厚分布設定工程S30に続き、目標エッチング量分布設定工程S40を行う。本工程では、平坦化加工後の半導体層(すなわち、半導体層30C)の目標膜厚分布および仮想膜厚分布に基づく目標エッチング量分布を平坦化装置に設定する。目標エッチング量分布は、目標膜厚分布と仮想膜厚分布との差分である。
そして、目標エッチング量分布設定工程S40に続き、当該工程S40により設定された目標エッチング量分布に基づき、平坦化装置により半導体層30Bの全面を局所ドライエッチング加工し、半導体層30Cを得る。目標エッチング量分布には、平坦化装置の加工傾向が加味されているため、従来型の面内エッチング量調整平坦化加工法に比べて平坦化後の半導体層30Cを改善することができる。そのため、本実施形態により、高い膜厚均一性を有する半導体ウェーハ100を製造することができる。
支持基板用ウェーハおよび活性層用ウェーハとして直径200mmのシリコンウェーハををそれぞれ用意した。次に、支持基板用ウェーハを熱酸化膜作製装置に導入して、酸化雰囲気下で酸化膜形成処理を行い、支持基板用ウェーハにシリコン酸化膜からなる絶縁膜を形成した。そして、活性層用ウェーハを支持基板用ウェーハの酸化膜側に貼り合わせた。次いで、貼り合わせたウェーハを、酸化雰囲気下の縦型熱処理装置内に搬送し、貼り合わせを強化する熱処理を施して1枚の貼り合わせウェーハとした。その後、貼り合わせウェーハにおける活性層用ウェーハに研削および研磨処理を施して、活性層用ウェーハを薄膜化し、局所ドライエッチング前の活性層(SOI膜)を得た。この状態で、活性層の膜厚分布を、反射分光法を用いて測定したところ、図6の等高線マップのとおりであった。図6に、SOI膜厚のヒストグラムを併せて示す。
実施例1と同様にして、局所ドライエッチング前の活性層(SOI膜)を得た。この状態で、活性層の膜厚分布を実施例1と同様に測定したところ、図7の等高線マップのとおりであった。図7に、SOI膜厚のヒストグラムを併せて示す。
実施例1,2と同様にして貼り合わせウェーハを得た。ただし、局所ドライエッチング前の活性層の厚み(SOI膜厚)は約2.5μmとした。従来例1,2において平坦化加工する前の膜厚分布およびSOI膜厚のヒストグラムを、図10,11にそれぞれ示す。
20 絶縁膜
30A 活性層用ウェーハ
30B 半導体層(局所ドライエッチング前)
30C 半導体層(局所ドライエッチング後)
30D 半導体層(仕上げ研磨後)
100 半導体ウェーハ
110 半導体ウェーハ(仕上げ研磨後の)
Claims (4)
- 支持基板用半導体ウェーハの片面側に半導体層を形成する半導体層形成工程と、前記半導体層の全面を局所ドライエッチング法により平坦化加工する平坦化工程と、を含む半導体ウェーハの製造方法であって、
局所ドライエッチング法を用いる平坦化装置の加工傾向を求める加工傾向取得工程と、
前記半導体層の平坦化加工前の膜厚分布を測定する加工前膜厚分布測定工程と、
前記加工傾向および前記加工前膜厚分布に基づき、前記半導体層の仮想膜厚分布を設定する仮想膜厚分布設定工程と、
平坦化加工後の前記半導体層の目標膜厚分布および前記仮想膜厚分布に基づく目標エッチング量分布を前記平坦化装置に設定する目標エッチング量分布設定工程と、
前記設定された前記目標エッチング量分布に基づき、前記平坦化装置により前記半導体層の全面を局所ドライエッチング加工する平坦化工程と、を含み、
前記加工傾向取得工程において、複数枚のサンプル半導体ウェーハの目標膜厚分布と加工結果の膜厚分布との差分から前記加工傾向を求め、
前記加工傾向取得工程において求める前記加工傾向は、前記平坦化装置の継続使用に伴う経時変化に起因する加工偏在及び前記平坦化装置の部品交換に起因する加工偏在の少なくともいずれかに由来することを特徴とする半導体ウェーハの製造方法。 - 前記半導体層形成工程と前記平坦化工程との間に、前記半導体層を薄膜化する薄膜化工程をさらに含む、請求項1に記載の半導体ウェーハの製造方法。
- 前記支持基板用半導体ウェーハはシリコンウェーハであり、
前記半導体層形成工程において、前記シリコンウェーハを、絶縁膜を介して前記半導体層と貼り合わせる、請求項1または2に記載の半導体ウェーハの製造方法。 - 前記半導体層は単結晶シリコン層である、請求項3に記載の半導体ウェーハの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017242286A JP6525046B1 (ja) | 2017-12-19 | 2017-12-19 | 半導体ウェーハの製造方法 |
CN201811496979.0A CN110034018B (zh) | 2017-12-19 | 2018-12-07 | 半导体晶片的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017242286A JP6525046B1 (ja) | 2017-12-19 | 2017-12-19 | 半導体ウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6525046B1 true JP6525046B1 (ja) | 2019-06-05 |
JP2019110213A JP2019110213A (ja) | 2019-07-04 |
Family
ID=66730625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017242286A Active JP6525046B1 (ja) | 2017-12-19 | 2017-12-19 | 半導体ウェーハの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6525046B1 (ja) |
CN (1) | CN110034018B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7028353B1 (ja) | 2021-04-21 | 2022-03-02 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3620554B2 (ja) * | 1996-03-25 | 2005-02-16 | 信越半導体株式会社 | 半導体ウェーハ製造方法 |
JP4460788B2 (ja) * | 2001-02-23 | 2010-05-12 | スピードファム株式会社 | 局所エッチング方法 |
JP2005011834A (ja) * | 2003-06-16 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置製造システム |
JP4407384B2 (ja) * | 2004-05-28 | 2010-02-03 | 株式会社Sumco | Soi基板の製造方法 |
JP4977999B2 (ja) * | 2005-11-21 | 2012-07-18 | 株式会社Sumco | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 |
JP5415676B2 (ja) * | 2007-05-30 | 2014-02-12 | 信越化学工業株式会社 | Soiウェーハの製造方法 |
US8288184B2 (en) * | 2007-12-18 | 2012-10-16 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
JP5360069B2 (ja) * | 2008-11-18 | 2013-12-04 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
JP2010153675A (ja) * | 2008-12-26 | 2010-07-08 | Covalent Materials Corp | 半導体ウェーハのエッチング方法 |
-
2017
- 2017-12-19 JP JP2017242286A patent/JP6525046B1/ja active Active
-
2018
- 2018-12-07 CN CN201811496979.0A patent/CN110034018B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110034018B (zh) | 2022-12-27 |
JP2019110213A (ja) | 2019-07-04 |
CN110034018A (zh) | 2019-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101436482B1 (ko) | 반도체 웨이퍼 및 그 제조 방법 | |
JP4552858B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP6045542B2 (ja) | 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 | |
WO2013088636A1 (ja) | Soiウェーハの製造方法 | |
TW201628055A (zh) | 貼合式soi晶圓的製造方法 | |
KR101799839B1 (ko) | 에피택셜 웨이퍼의 제조 방법 | |
CN103563049B (zh) | 贴合晶片的制造方法 | |
CN110060959B (zh) | 贴合晶片的制造方法 | |
JPWO2018012529A1 (ja) | 単結晶ダイヤモンド基板 | |
JP6525046B1 (ja) | 半導体ウェーハの製造方法 | |
KR20070113634A (ko) | 화학적 기계적 연마 장치의 연마 방법 | |
JP2009302163A (ja) | シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせsoiウェーハ並びにそれらの製造方法。 | |
KR102410366B1 (ko) | 접합 웨이퍼의 제조 방법 | |
US20220115226A1 (en) | Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure | |
JP7078005B2 (ja) | シリコンウェーハの平坦化加工方法 | |
TWI327337B (ja) | ||
JP5910352B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP6256576B1 (ja) | エピタキシャルウェーハ及びその製造方法 | |
JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
JP7501438B2 (ja) | Soiウェーハの製造方法 | |
JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
WO2022074297A1 (en) | Manufacture method of a high-resistivity silicon handle wafer for enabling a formation of a hybrid substrate structure | |
CN115488757A (zh) | 一种氮化镓晶圆及其减薄方法 | |
CN113544817A (zh) | 硅外延晶片的制造方法和硅外延晶片 | |
JP2009302412A (ja) | 半導体ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190305 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20190305 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190312 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20190319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6525046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |