JP6525046B1 - 半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP6525046B1 JP6525046B1 JP2017242286A JP2017242286A JP6525046B1 JP 6525046 B1 JP6525046 B1 JP 6525046B1 JP 2017242286 A JP2017242286 A JP 2017242286A JP 2017242286 A JP2017242286 A JP 2017242286A JP 6525046 B1 JP6525046 B1 JP 6525046B1
- Authority
- JP
- Japan
- Prior art keywords
- film thickness
- processing
- semiconductor layer
- thickness distribution
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000009826 distribution Methods 0.000 claims abstract description 135
- 238000012545 processing Methods 0.000 claims abstract description 120
- 238000005530 etching Methods 0.000 claims abstract description 71
- 238000001312 dry etching Methods 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 48
- 235000012431 wafers Nutrition 0.000 claims description 138
- 239000000758 substrate Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- 238000003754 machining Methods 0.000 claims description 3
- 238000007781 pre-processing Methods 0.000 claims description 3
- 230000032683 aging Effects 0.000 claims 1
- 230000002708 enhancing effect Effects 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 description 17
- 238000005498 polishing Methods 0.000 description 16
- 238000012937 correction Methods 0.000 description 12
- 238000003672 processing method Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000000227 grinding Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001055 reflectance spectroscopy Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】半導体層の膜厚均一性を高めることのできる半導体ウェーハの製造方法を提供する。【解決手段】本発明による半導体ウェーハの製造方法は、局所ドライエッチング法を用いる平坦化装置の加工傾向を求める加工傾向取得工程Ｓ１０と、半導体層の平坦化加工前の膜厚分布を測定する加工前膜厚分布測定工程Ｓ２０と、前記半導体層の仮想膜厚分布を設定する工程Ｓ３０と、前記半導体層の目標膜厚分布および前記仮想膜厚分布に基づく目標エッチング量分布を前記平坦化装置に設定する工程Ｓ４０と、前記目標エッチング量分布に基づき前記半導体層の全面を局所ドライエッチング加工する平坦化工程Ｓ５０と、を含む。【選択図】図３Ｂ
Description
本発明は、半導体ウェーハの製造方法に関し、特に、支持基板となるシリコンウェーハ表面上に絶縁膜を介して半導体層が形成されたＳＯＩ（Silicon on Insulator）ウェーハの製造方法に関する。
半導体ウェーハとして、単結晶シリコンからなるシリコンウェーハおよびＧａＡｓ等の化合物半導体からなるバルクのウェーハ（以下、「バルクウェーハ」と呼ぶ場合がある。）が知られている。また、こうしたバルクウェーハの表面に、ＣＶＤ法などを用いてエピタキシャル層を形成したエピタキシャルウェーハが知られている。さらに、バルクウェーハ表面にＳｉＯ2層などの絶縁膜を設け、該絶縁膜を介して半導体デバイス形成領域となる半導体層（活性層と呼ばれる）を形成した半導体ウェーハが知られている。これら種々の構造を備えるウェーハは、形成される半導体デバイスに応じて使い分けられている。
特に近年、高集積ＣＭＯＳ素子や高耐圧素子、さらにはイメージセンサ分野において、ＳＯＩ（Silicon on Insulator）構造を有するＳＯＩウェーハが注目されている。このＳＯＩウェーハは、支持基板上に、酸化シリコン（ＳｉＯ2）等の絶縁膜、およびデバイス活性層として使用される単結晶シリコン層などの半導体層が順次形成された構造を有する。バルクのシリコン基板では素子と基板との間に発生し得る寄生容量が比較的大きいものの、ＳＯＩウェーハは寄生容量が大幅に低減されるため、デバイスの高速化、高耐圧化、低消費電力化等を実現することができる。
こうしたＳＯＩウェーハを製造する方法の代表的なものの１つに貼り合わせ法がある。この貼り合わせ法は、支持基板用ウェーハおよび活性層用ウェーハの少なくとも一方に絶縁膜を形成し、次いで、これらのウェーハを絶縁膜を介して貼り合わせた後、１２００℃程度の高温にて熱処理を施す。そして、活性層用ウェーハを研削研磨するなどして薄膜化して所望の膜厚の活性層とすることにより、ＳＯＩウェーハが得られる。
ここで、貼り合わせ後の活性層用ウェーハを薄膜化して、所望の膜厚および膜厚均一性を備える活性層とするためには、前述した研削研磨およびプラズマエッチングなどの局所ドライエッチングが併用されることがある。例えば特許文献１では、貼り合わせ後の活性用ウェーハの表面を研磨する研磨工程と、当該研磨後の活性層の全域の厚さを測定するウェーハ厚さ測定工程と、得られた厚さデータに基づき、研磨後の活性層をプラズマエッチングするプラズマエッチング工程とを備える貼り合わせＳＯＩ基板の製造方法が開示されている。特許文献１では、厚さデータに応じて、プラズマエッチング装置のプラズマ発生電極位置の移動速度を調整することで、高い膜厚均一性を実現している。
以下、特許文献１に記載の技術のように、局所ドライエッチングにより半導体層の全面を平坦化するに先立ち、当該半導体層の全域の厚さを測定し、その測定結果に基づき局所ドライエッチングによるエッチング量を面内各所で調整して膜厚均一性を高めて平坦化加工を行うことを、「面内エッチング量調整平坦化加工法」と称する。面内エッチング量調整平坦化加工法により、局所ドライエッチングを半導体層の全面に施した後の半導体層の膜厚均一性をかなりの程度改善することができる。実際に、特許文献１によるプラズマエッチングを経ることで、活性層の膜厚公差を±０．３μｍ以内とすることが可能である。しかしながら、近年の半導体デバイスの微細化に伴い、局所ドライエッチング後の半導体層の膜厚公差として要求される水準は膜厚公差として±０．１０μｍ以内、さらには±０．０５μｍ以内へと、益々厳しくなりつつある。そのため、局所ドライエッチング後の半導体層の膜厚公差をさらに改善するためには、局所ドライエッチング後の段階での膜厚均一性をより高めることのできる技術の確立が希求される。
そこで本発明は、上記課題に鑑み、局所ドライエッチング法を用いて平坦化を施す半導体ウェーハの製造方法において、平坦化後の半導体層の膜厚均一性を高めることのできる半導体ウェーハの製造方法を提供することを目的とする。
本発明者は、上記諸課題を解決するために鋭意検討した。前述したように、ＳＯＩウェーハを得るために面内エッチング量調整平坦化加工法を用いる場合、ＳＯＩウェーハの活性層の全域の厚さを測定し、得られた厚さデータに基づき、活性層をプラズマエッチングにより局所ドライエッチングする。理論的には、面内エッチング量調整平坦化加工法により面内均一性は十分と思われるものの、実際の加工後の膜厚分布を考慮すると、局所ドライエッチング後に加工偏在が生じていると考えられる。
本発明者が検討したところ、面内エッチング量調整平坦化加工法を行うと、装置の加工傾向が経時変化すること、さらには、装置の資材交換を行った際に加工傾向が変化を起こすことが、今回新たに判明した。この面内エッチング量調整平坦化加工法における局所ドライエッチングでは、加工対象のウェーハを回転させずに、Ｘ軸方向およびＹ軸方向にノズルを移動させてプラズマエッチングを行う（図１Ａ参照）。具体的には、図１Ａに示すように、Ｙ方向に加工を進め、所定ピッチでＸ方向に移動し、さらにＹ方向で加工を進め、これを繰り返す。そのため、装置特有の加工偏在があったとしても同心円状の偏在となることはない。また、実際に観察される加工偏在は局所的なものもあるため、測定結果を確認しても装置起因による偏在なのか、ウェーハ起因の偏在なのか、判別が難しかった。また、偏在がプラズマエッチング装置起因として特定できたとしても、プラズマエッチング後にウェーハを研磨しても（なお、研磨時にはウェーハは回転しながら研磨される）では修正することができないことも確認された。
図１Ａを参照しつつ、以下では、本明細書におけるＸ軸（Ｘ方向）およびＹ軸（Ｙ方向）を定義する。本明細書では、Ｙ軸はウェーハのノッチまたはオリフラからウェーハ中心に向かう方向に平行な方向であり、Ｘ軸はＹ軸に直交する。
さて、本発明者は、こうした経時変化および資材交換時に加工傾向が変化する原因をさらに究明するため、面内エッチング量調整平坦化加工法とは異なり、厚さデータに依らずに局所ドライエッチングを活性層の全面に対して等量で行う場合のエッチング量分布を調査した。このように等量で局所ドライエッチングを活性層の全面に対して行うためには、局所ドライエッチング装置のエッチングレートを一定としつつ、ＳＯＩウェーハを走査するステージを等速で走査すればよいため、以下では「等速加工」と称する。
図１Ｂに、所定時に局所ドライエッチング加工機を用いて等速加工したときの、Ｘ軸方向およびＹ軸方向におけるエッチング量のクロスセクションデータを示す。なお、図１Ｂ中には、ウェーハのノッチも併せて図示しており、以下も同様である。また、図１Ｃに、図１Ｂから半年経過した後に同じ局所ドライエッチング装置を用いて等速加工を行ったときのＸ軸方向およびＹ軸方向におけるエッチング量のクロスセクショデータを示す。さらに、図１Ｄに、同じ局所ドライエッチング装置に対して部品交換（具体的には放電管および放電用のノズル）した後に、等速加工を行ったときのＸ軸方向およびＹ軸方向におけるエッチング量のクロスセクションデータを示す。
図１Ｂによれば、Ｘ軸方向およびＹ軸方向のいずれも等速加工により、ウェーハエッジ部を除けば概ね均一なエッチング量が得られることが確認できる。一方、図１Ｃによれば、Ｙ軸方向では概ね均一なエッチング量が得られるのに対して、Ｘ軸方向では等速加工であるにも関わらず、加工前半でエッチング量が少なく、加工後半でエッチング量が多い（すなわち、エッチング量が右肩上がり）ことが確認できる。また、図１Ｄによれば、Ｙ軸方向では概ね均一なエッチング量が得られるのに対して、Ｘ軸方向では等速加工であるにも関わらず、加工前半でエッチング量が多く、加工後半でエッチング量が少ない（すなわち、エッチング量が右肩下がり）ことが確認できる。なお、図１Ｂについて、厳密に言えば加工後半ではエッチング量が減少しているため、右肩下がりに相当する。
本発明者は、図１Ｂ〜図１Ｄの結果に基づき、同じ局所ドライエッチング加工機を継続使用していると、あるいは部品交換を行うと、等速加工をしていても加工傾向に変化が生じることを確認した。
また、図２は、上記局所ドライエッチング加工機を用いて、面内エッチング量調整平坦化加工法により平坦化加工を行った後の、膜厚分布の一例を示す図である。図２に示すように、ウェーハ周縁部の周方向一部領域内で膜厚が０．１μｍ〜０．２μｍ程度、局所的に高い部分が形成される（換言すれば、当該領域ではエッチング量が少ない）場合があることも判明した。
このように、局所ドライエッチング装置を用いて面内エッチング量調整平坦化加工法を行うと、局所ドライエッチング加工機の経年変化や部品交換のタイミングによっては、面内で加工量（エッチング量）の偏在が生じかねない。そこで本発明者は、この加工量の偏在を相殺するため、局所ドライエッチング装置の加工傾向を把握し、当該加工傾向と、加工対象の活性層の膜厚分布とを加味した仮想膜厚分布を設定することで面内エッチング量調整平坦化加工法を改良することを着想した。そして、この仮想膜厚分布を用いれば、平坦化加工後の膜厚分布の公差を改善できることを知見した。さらに、この仮想膜厚分布を用いる手法は、ＳＯＩウェーハの活性層を平坦化する場合に限られず、半導体層の全面を局所ドライエッチングする場合に適用可能であることを本発明者は知見し、本発明を完成するに至った。すなわち、本発明の要旨構成は以下のとおりである。
（１）支持基板用半導体ウェーハの片面側に半導体層を形成する半導体層形成工程と、前記半導体層の全面を局所ドライエッチング法により平坦化加工する平坦化工程と、を含む半導体ウェーハの製造方法であって、
局所ドライエッチング法を用いる平坦化装置の加工傾向を求める加工傾向取得工程と、
前記半導体層の平坦化加工前の膜厚分布を測定する加工前膜厚分布測定工程と、
前記加工傾向および前記加工前膜厚分布に基づき、前記半導体層の仮想膜厚分布を設定する仮想膜厚分布設定工程と、
平坦化加工後の前記半導体層の目標膜厚分布および前記仮想膜厚分布に基づく目標エッチング量分布を前記平坦化装置に設定する目標エッチング量分布設定工程と、
前記設定された前記目標エッチング量分布に基づき、前記平坦化装置により前記半導体層の全面を局所ドライエッチング加工する平坦化工程と、を含むことを特徴とする半導体ウェーハの製造方法。
局所ドライエッチング法を用いる平坦化装置の加工傾向を求める加工傾向取得工程と、
前記半導体層の平坦化加工前の膜厚分布を測定する加工前膜厚分布測定工程と、
前記加工傾向および前記加工前膜厚分布に基づき、前記半導体層の仮想膜厚分布を設定する仮想膜厚分布設定工程と、
平坦化加工後の前記半導体層の目標膜厚分布および前記仮想膜厚分布に基づく目標エッチング量分布を前記平坦化装置に設定する目標エッチング量分布設定工程と、
前記設定された前記目標エッチング量分布に基づき、前記平坦化装置により前記半導体層の全面を局所ドライエッチング加工する平坦化工程と、を含むことを特徴とする半導体ウェーハの製造方法。
（２）前記加工傾向取得工程において、複数枚のサンプル半導体ウェーハの平坦化加工結果に基づき、前記加工傾向を求める、上記（１）に記載の半導体ウェーハの製造方法。
（３）前記半導体層形成工程と前記平坦化工程との間に、前記半導体層を薄膜化する薄膜化工程をさらに含む、上記（１）または（２）に記載の半導体ウェーハの製造方法。
（４）前記支持基板用半導体ウェーハはシリコンウェーハであり、
前記半導体層形成工程において、前記シリコンウェーハを、絶縁膜を介して前記半導体層と貼り合わせる、上記（１）〜（３）のいずれかに記載の半導体ウェーハの製造方法。
前記半導体層形成工程において、前記シリコンウェーハを、絶縁膜を介して前記半導体層と貼り合わせる、上記（１）〜（３）のいずれかに記載の半導体ウェーハの製造方法。
（５）前記半導体層は単結晶シリコン層である、上記（４）に記載の半導体ウェーハの製造方法。
本発明によれば、半導体層の膜厚均一性を高めることのできる半導体ウェーハの製造方法を提供することができる。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。まず、図３Ａを参照し、本発明による一実施形態として、ＳＯＩ構造を有する半導体ウェーハ１００の製造方法を説明する。図３Ａでは図面の簡略化のため、支持基板用半導体ウェーハ１０、絶縁膜２０および活性層用ウェーハ３０Ａ、半導体層３０Ｂ，３０Ｃ，３０Ｄの厚さについて、実際の厚さの割合と異なり誇張して示す。
図３Ａに示すように、ＳＯＩ構造を有する半導体ウェーハ１００を製造するためには、支持基板用半導体ウェーハ１０を用意し（ステップＡ）、支持基板用半導体ウェーハ１０の片面または全面に絶縁膜２０を形成し（ステップＢ、図３Ａでは片面形成）、平坦化後に半導体層となる活性層用ウェーハ３０Ａを、絶縁膜２０を介して支持基板用半導体ウェーハ１０と貼り合わせればよい（ステップＣ）。次いで活性層用ウェーハ３０Ａを薄膜化して、局所ドライエッチング前の半導体層３０Ｂを得ることができる（ステップＤ）。そして、半導体層３０Ｂの全面を局所ドライエッチング法により平坦化加工し、局所ドライエッチング後の半導体層３０Ｃを得る（ステップＥ）。さらに、半導体層３０Ｃを仕上げ研磨し、仕上げ研磨後の半導体層３０Ｄを得て、仕上げ後の半導体ウェーハ１１０を作製することもできる。
なお、支持基板用半導体ウェーハの片面側に半導体層を形成する半導体層形成工程は、前述のステップＡ乃至ステップＤに相当すると言える。また、一般的には、局所ドライエッチング後の半導体層３０Ｃまたは仕上げ研磨後の半導体層３０Ｄが、ＳＯＩウェーハの活性層となる。
次に、図３Ｂのフローチャートを参照して、本発明による製造方法をより詳細に説明する。符号については、図３Ａも併せて参照する。本実施形態では、前述のステップＥにおいて、以下の工程を行う。すなわち、本実施形態の製造方法では、局所ドライエッチング法を用いる平坦化装置の加工傾向を求める加工傾向取得工程Ｓ１０と、半導体層の平坦化加工前の膜厚分布（すなわち、半導体層３０Ｂの膜厚分布）を測定する加工前膜厚分布測定工程Ｓ２０と、加工傾向および加工前膜厚分布に基づき、半導体層３０Ｂの仮想膜厚分布を設定する仮想膜厚分布設定工程Ｓ３０と、平坦化加工後の半導体層（すなわち、半導体層３０Ｃ）の目標膜厚分布および仮想膜厚分布に基づく目標エッチング量分布を平坦化装置に設定する目標エッチング量分布設定工程Ｓ４０と、設定された目標エッチング量分布に基づき、平坦化装置により半導体層３０Ｂの全面を局所ドライエッチング加工する平坦化工程Ｓ５０と、を行う。以下、各工程の詳細を順次説明する。
＜加工傾向取得工程Ｓ１０＞
まず、加工傾向取得工程Ｓ１０では、局所ドライエッチング法を用いる平坦化装置の加工傾向を求める。こうした平坦化装置として、スピードファム社製ＤＣＰ（Dry Chemical Planarization）および同社製のPACE(Plasma Assisted Chemical Etching)などのドライ平坦化装置が知られ、他にもGCIB（ガスクラスターイオンビーム）を用いても平坦化加工は可能である。平坦化装置の加工傾向を求めるためには種々の手法を適用することができる。例えば、本実施形態による半導体ウェーハ１００を得るための加工を行う直前の加工結果を用いることができる。すなわち、１枚のサンプルウェーハに対して、前述した面内エッチング量調整平坦化加工法を行い、その平坦化加工結果に基づき、目標膜厚分布と、加工結果の膜厚分布との差を対比して平坦化装置の加工傾向を求めることができる。また、加工傾向を顕在化させるためには、１枚よりも複数枚のサンプル半導体ウェーハの平坦化加工結果に基づき、加工傾向を求めることが好ましい。また、所定期間ごと（例えば１週間ごと、１カ月ごと）に平坦化装置の加工傾向を求め、それを次の所定期間に用いる加工傾向として用いることもできる。他にも、サンプルウェーハの全面に対して、局所ドライエッチング装置のエッチングレートを一定としつつ、サンプルウェーハを走査するステージを等速で走査し、エッチング量の面内分布を測定して、エッチング量の面内分布における偏在を確認してもよい。なかでも、複数枚のサンプルウェーハに対して面内エッチング量調整平坦化加工法により平坦化加工を行い、目標膜厚分布との差分を取得して加工傾向を取得することが好ましい。複数枚の加工を行うことにより、ウェーハ起因の加工偏在か、局所ドライエッチング装置起因の加工偏在かの切り分けが容易となる。また、等速加工では図２に例示される円弧状の凸形状の傾向を取得しにくいためでもある。
まず、加工傾向取得工程Ｓ１０では、局所ドライエッチング法を用いる平坦化装置の加工傾向を求める。こうした平坦化装置として、スピードファム社製ＤＣＰ（Dry Chemical Planarization）および同社製のPACE(Plasma Assisted Chemical Etching)などのドライ平坦化装置が知られ、他にもGCIB（ガスクラスターイオンビーム）を用いても平坦化加工は可能である。平坦化装置の加工傾向を求めるためには種々の手法を適用することができる。例えば、本実施形態による半導体ウェーハ１００を得るための加工を行う直前の加工結果を用いることができる。すなわち、１枚のサンプルウェーハに対して、前述した面内エッチング量調整平坦化加工法を行い、その平坦化加工結果に基づき、目標膜厚分布と、加工結果の膜厚分布との差を対比して平坦化装置の加工傾向を求めることができる。また、加工傾向を顕在化させるためには、１枚よりも複数枚のサンプル半導体ウェーハの平坦化加工結果に基づき、加工傾向を求めることが好ましい。また、所定期間ごと（例えば１週間ごと、１カ月ごと）に平坦化装置の加工傾向を求め、それを次の所定期間に用いる加工傾向として用いることもできる。他にも、サンプルウェーハの全面に対して、局所ドライエッチング装置のエッチングレートを一定としつつ、サンプルウェーハを走査するステージを等速で走査し、エッチング量の面内分布を測定して、エッチング量の面内分布における偏在を確認してもよい。なかでも、複数枚のサンプルウェーハに対して面内エッチング量調整平坦化加工法により平坦化加工を行い、目標膜厚分布との差分を取得して加工傾向を取得することが好ましい。複数枚の加工を行うことにより、ウェーハ起因の加工偏在か、局所ドライエッチング装置起因の加工偏在かの切り分けが容易となる。また、等速加工では図２に例示される円弧状の凸形状の傾向を取得しにくいためでもある。
＜加工前膜厚分布測定工程Ｓ２０＞
前述した加工傾向取得工程Ｓ１０とは別に、半導体層３０Ｂの膜厚分布を測定する加工前膜厚分布測定工程Ｓ２０を行う。本工程Ｓ２０は、平坦化装置に組み込まれた膜厚分布測定器を用いて測定を行ってもよいし、当該平坦化装置とは別の膜厚分布測定機を用いて半導体層３０Ｂの膜厚分布を測定してもよい。半導体層の材料および厚みに応じて、適切な測定法を用いればよい。ＳＯＩウェーハの半導体層３０Ｂ，３０Ｃ（すなわち活性層）の膜厚分布を測定する場合は市販の反射分光法を用いた膜厚測定器や、分光エリプソ膜厚測定装置などを用いることができる。
前述した加工傾向取得工程Ｓ１０とは別に、半導体層３０Ｂの膜厚分布を測定する加工前膜厚分布測定工程Ｓ２０を行う。本工程Ｓ２０は、平坦化装置に組み込まれた膜厚分布測定器を用いて測定を行ってもよいし、当該平坦化装置とは別の膜厚分布測定機を用いて半導体層３０Ｂの膜厚分布を測定してもよい。半導体層の材料および厚みに応じて、適切な測定法を用いればよい。ＳＯＩウェーハの半導体層３０Ｂ，３０Ｃ（すなわち活性層）の膜厚分布を測定する場合は市販の反射分光法を用いた膜厚測定器や、分光エリプソ膜厚測定装置などを用いることができる。
＜仮想膜厚分布設定工程Ｓ３０＞
次に、加工傾向取得工程Ｓ１０により求めた加工傾向と、加工前膜厚分布測定工程Ｓ２０により求めた加工前膜厚分布とに基づき、半導体層３０Ｂの仮想膜厚分布を設定する。すなわち、平坦化装置を用いて半導体層３０Ｂの全面を局所ドライエッチングにより平坦化加工する際の加工偏在の影響を相殺するため、工程Ｓ２０において実際に測定した膜厚分布に対して、加工傾向を加味した仮想膜厚分布を設定する。例えば、加工傾向として平坦化加工後の面内の一部領域が凸となる傾向にある場合、その部分のエッチング量が少ないことを意味する。そこで、仮想膜厚分布においては、当該一部領域の膜厚を増大させた仮想膜厚分布を設定し、平坦化加工工程では当該領域のエッチング量が多くなるように走査速度を調整して平坦化加工を行う。なお、一般に局所ドライエッチング法を用いる平坦化装置の単位面積当たりのエッチングレートは一定であるため、走査速度の調整によってエッチング量の調整を行う。
次に、加工傾向取得工程Ｓ１０により求めた加工傾向と、加工前膜厚分布測定工程Ｓ２０により求めた加工前膜厚分布とに基づき、半導体層３０Ｂの仮想膜厚分布を設定する。すなわち、平坦化装置を用いて半導体層３０Ｂの全面を局所ドライエッチングにより平坦化加工する際の加工偏在の影響を相殺するため、工程Ｓ２０において実際に測定した膜厚分布に対して、加工傾向を加味した仮想膜厚分布を設定する。例えば、加工傾向として平坦化加工後の面内の一部領域が凸となる傾向にある場合、その部分のエッチング量が少ないことを意味する。そこで、仮想膜厚分布においては、当該一部領域の膜厚を増大させた仮想膜厚分布を設定し、平坦化加工工程では当該領域のエッチング量が多くなるように走査速度を調整して平坦化加工を行う。なお、一般に局所ドライエッチング法を用いる平坦化装置の単位面積当たりのエッチングレートは一定であるため、走査速度の調整によってエッチング量の調整を行う。
工程Ｓ１０乃至工程Ｓ３０までを、図４Ａ乃至図４Ｃおよび図５Ａ乃至図５Ｃのそれぞれの具体例を参照して説明する。
図４Ａは、従来型の面内エッチング量調整平坦化加工法により、ＳＯＩの活性層の全面を局所ドライエッチング法により平坦化加工した前後の膜厚分布を示す（すなわち、半導体層３０Ｂから半導体層３０Ｃを得た）。なお、Ｘ軸位置の−１００ｍｍからＹ軸方向に走査して加工を開始し、所定ピッチでＸ軸の正方向に走査してＹ軸方向に折り返し走査し、これを繰り返してＸ軸位置の＋１００ｍｍの位置で加工を終えたものである。平坦化加工後の膜厚分布のＸ軸方向クロスセクションデータから、加工前半（Ｘ軸位置マイナス側）では平均膜厚よりも膜厚が小さく（エッチング量が多い）、加工後半（Ｘ軸位置プラス側）では平均膜厚よりも膜厚が大きく（エッチング量が少ない）なっている。したがって、この場合の加工傾向としては、加工が進むにつれて、エッチング量が目標エッチング量に対してＸ軸方向に右肩下がりとなっていることが確認される。
この例の場合、実際に加工する活性層の膜厚分布を測定した後、その膜厚分布（すなわち加工前膜厚分布）に対して、図４Ｂに示すように、Ｘ軸位置に対して右肩上がりの膜厚補正量を加えて仮想膜厚分布を設定すればよい。面内の膜厚分布全域に対しては、図４Ｃの等高線マップに示すように、Ｘ軸方向に対してのみ膜厚補正を行えばよいし、Ｙ軸方向の加工偏在がある場合には、さらにその加工偏在をを加味してもよい。こうして、仮想膜厚分布を得ることができる。この仮想膜厚分布に対して局所ドライエッチングを行えば、加工偏在を相殺して、最終的な膜厚均一性が改善される。
また、前述の図２のように、ウェーハ周縁部の周方向一部領域において加工偏在がある場合には、実際に加工する活性層の膜厚分布を測定した後、その膜厚分布（すなわち加工前膜厚分布）に対して、径方向の膜厚補正量（図５Ａ参照）および周方向の膜厚補正量（図５Ｂ参照）を加えて仮想膜厚分布を設定すればよい。なお、図５Ａおよび図５Ｂに示した膜厚補正量を面内の膜厚分布全域に適用すると、図５Ｃの等高線マップのとおりとなる。
＜目標エッチング量分布設定工程Ｓ４０＞
仮想膜厚分布設定工程Ｓ３０に続き、目標エッチング量分布設定工程Ｓ４０を行う。本工程では、平坦化加工後の半導体層（すなわち、半導体層３０Ｃ）の目標膜厚分布および仮想膜厚分布に基づく目標エッチング量分布を平坦化装置に設定する。目標エッチング量分布は、目標膜厚分布と仮想膜厚分布との差分である。
仮想膜厚分布設定工程Ｓ３０に続き、目標エッチング量分布設定工程Ｓ４０を行う。本工程では、平坦化加工後の半導体層（すなわち、半導体層３０Ｃ）の目標膜厚分布および仮想膜厚分布に基づく目標エッチング量分布を平坦化装置に設定する。目標エッチング量分布は、目標膜厚分布と仮想膜厚分布との差分である。
＜平坦化工程Ｓ５０＞
そして、目標エッチング量分布設定工程Ｓ４０に続き、当該工程Ｓ４０により設定された目標エッチング量分布に基づき、平坦化装置により半導体層３０Ｂの全面を局所ドライエッチング加工し、半導体層３０Ｃを得る。目標エッチング量分布には、平坦化装置の加工傾向が加味されているため、従来型の面内エッチング量調整平坦化加工法に比べて平坦化後の半導体層３０Ｃを改善することができる。そのため、本実施形態により、高い膜厚均一性を有する半導体ウェーハ１００を製造することができる。
そして、目標エッチング量分布設定工程Ｓ４０に続き、当該工程Ｓ４０により設定された目標エッチング量分布に基づき、平坦化装置により半導体層３０Ｂの全面を局所ドライエッチング加工し、半導体層３０Ｃを得る。目標エッチング量分布には、平坦化装置の加工傾向が加味されているため、従来型の面内エッチング量調整平坦化加工法に比べて平坦化後の半導体層３０Ｃを改善することができる。そのため、本実施形態により、高い膜厚均一性を有する半導体ウェーハ１００を製造することができる。
以下で、ＳＯＩ構造を有する半導体ウェーハ１００を製造するための前述したステップＡ乃至ステップＤおよびステップＥ（図３Ａ）の具体的態様を説明する。
ステップＡにおいて用意する支持基板用半導体ウェーハ１０としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハは、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、単結晶シリコンウェーハには炭素および／または窒素が添加されていてもよい。さらに、任意の不純物を添加して、ｎ型またはｐ型としてもよい。また、支持基板用半導体ウェーハ１０は、シリコン単結晶以外のバルクの化合物半導体であっても構わない。
ステップＢでは、酸化雰囲気で熱処理を行うなどして、支持基板用半導体ウェーハ１０の表面に絶縁膜２０を設けることができる。また、絶縁膜２０としては酸化シリコン膜に限らず、電気的絶縁体を用いることができる。例えば、絶縁膜２０として窒化シリコン膜を用いてもよいし、ダイヤモンドライクカーボン（ＤＬＣ; Diamond Like Carbon）などを用いることもできる。
ステップＣでは、活性層用ウェーハ３０Ａを、絶縁膜２０を介して支持基板用半導体ウェーハ１０と貼り合わせており、この貼り合わせは一般的な手法により行うことができる。活性層用ウェーハ３０Ａは、ＳＯＩウェーハのデバイス活性層として利用されるウェーハであり、支持基板用半導体ウェーハ１０と同様に、シリコン単結晶からなる単結晶シリコンウェーハを用いることができるし、ＳｉＣ単結晶層などの、支持基板用半導体ウェーハ１０と異種基板を用いることも可能である。
なお、図３Ａでは支持基板用半導体ウェーハ１０に絶縁膜２０を形成しているが、ＳＯＩウェーハを作製するためには活性層用ウェーハ３０Ａに絶縁膜を形成してもよいし、支持基板用半導体ウェーハ１０および活性層用ウェーハ３０Ａの両方に絶縁膜を形成してもよいし、絶縁膜がウェーハ片面だけではなく、ウェーハ両面に形成されていてもよいことは、一般的に知られるとおりである。
ステップＤでは、活性層用ウェーハ３０Ａを研削研磨により減厚するなど薄膜化する薄膜化工程により、局所ドライエッチング前の半導体層３０Ｂを得る。研削は機械研削、研磨は化学機械研磨するなどの一般的な手法により行うことができ、一般的にはこの段階での薄膜化後の取り代は数１００μｍ（例えば５００〜６５０μｍ）である。
ステップＥで行う平坦化加工は前述のとおりである。なお、局所ドライエッチングによる平坦化加工の取り代は通常０．５μｍ〜３．０μｍ程度であり、ステップＤによる取り代よりも大幅に少ない。また、ステップＤを経た半導体層３０Ｂの表面は鏡面研磨面となっており、局所ドライエッチングによる平坦化加工は、この鏡面研磨面に対して行われる。
なお、所望により、ステップＦにより、さらに半導体層３０Ｃを仕上げ研磨してもよいのも前述のとおりである。仕上げ研磨による研磨取り代は通常０．３μｍ以下、例えば０．１〜０．２μｍであり、ステップＤにおける取り代よりもさらに少ないため、半導体ウェーハ１１０の半導体層３０Ｄの膜厚均一性および膜厚公差は、仕上げ研磨前の平坦化加工による加工結果が支配的となる。そのため、半導体ウェーハ１００の半導体層３０Ｃの膜厚均一性が不十分であれば、仕上げ研磨後の半導体層３０Ｄの膜厚均一性の改善効果は乏しい。反対に、半導体層３０Ｃの膜厚均一性が高いと、仕上げ研磨時の研磨量が面内で均一化できるため、正確な仕上げ膜厚とすることが可能となる。
なお、ＳＯＩ構造を有する半導体ウェーハ１００，１１０を作製するにあたり、貼り合わせ強化熱処理など、貼り合わせウェーハを作製するために使用される一般的な技術を適用できるのは勿論である。
これまで、上記実施形態ではＳＯＩ構造を有する半導体ウェーハ１００について説明してきたが、本発明は、支持基板用半導体ウェーハの片面側に半導体層を形成する半導体層形成工程と、前記半導体層の全面を局所ドライエッチング法により平坦化加工する平坦化工程と、を含む半導体ウェーハの製造方法に対して適用可能である。例えば、半導体層形成工程として、支持基板用半導体ウェーハの表面にＣＶＤ法などによりエピタキシャル層を形成したエピタキシャルウェーハに対しても適用可能である。この場合、エピタキシャルウェーハのエピタキシャル層表面を局所ドライエッチング加工する際に、図３Ｂを参照して前述した工程Ｓ１０乃至工程Ｓ５０を行う。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
＜実施例１＞
支持基板用ウェーハおよび活性層用ウェーハとして直径２００ｍｍのシリコンウェーハををそれぞれ用意した。次に、支持基板用ウェーハを熱酸化膜作製装置に導入して、酸化雰囲気下で酸化膜形成処理を行い、支持基板用ウェーハにシリコン酸化膜からなる絶縁膜を形成した。そして、活性層用ウェーハを支持基板用ウェーハの酸化膜側に貼り合わせた。次いで、貼り合わせたウェーハを、酸化雰囲気下の縦型熱処理装置内に搬送し、貼り合わせを強化する熱処理を施して１枚の貼り合わせウェーハとした。その後、貼り合わせウェーハにおける活性層用ウェーハに研削および研磨処理を施して、活性層用ウェーハを薄膜化し、局所ドライエッチング前の活性層（ＳＯＩ膜）を得た。この状態で、活性層の膜厚分布を、反射分光法を用いて測定したところ、図６の等高線マップのとおりであった。図６に、ＳＯＩ膜厚のヒストグラムを併せて示す。
支持基板用ウェーハおよび活性層用ウェーハとして直径２００ｍｍのシリコンウェーハををそれぞれ用意した。次に、支持基板用ウェーハを熱酸化膜作製装置に導入して、酸化雰囲気下で酸化膜形成処理を行い、支持基板用ウェーハにシリコン酸化膜からなる絶縁膜を形成した。そして、活性層用ウェーハを支持基板用ウェーハの酸化膜側に貼り合わせた。次いで、貼り合わせたウェーハを、酸化雰囲気下の縦型熱処理装置内に搬送し、貼り合わせを強化する熱処理を施して１枚の貼り合わせウェーハとした。その後、貼り合わせウェーハにおける活性層用ウェーハに研削および研磨処理を施して、活性層用ウェーハを薄膜化し、局所ドライエッチング前の活性層（ＳＯＩ膜）を得た。この状態で、活性層の膜厚分布を、反射分光法を用いて測定したところ、図６の等高線マップのとおりであった。図６に、ＳＯＩ膜厚のヒストグラムを併せて示す。
＜実施例２＞
実施例１と同様にして、局所ドライエッチング前の活性層（ＳＯＩ膜）を得た。この状態で、活性層の膜厚分布を実施例１と同様に測定したところ、図７の等高線マップのとおりであった。図７に、ＳＯＩ膜厚のヒストグラムを併せて示す。
実施例１と同様にして、局所ドライエッチング前の活性層（ＳＯＩ膜）を得た。この状態で、活性層の膜厚分布を実施例１と同様に測定したところ、図７の等高線マップのとおりであった。図７に、ＳＯＩ膜厚のヒストグラムを併せて示す。
実施例１，２により得た局所ドライエッチング前の活性層（ＳＯＩ膜）に対して、図３Ｂを用いて説明したフローチャートに従い局所ドライエッチングによる平坦化加工を行った。まず、平坦化装置としては、スピードファム社製ＤＣＰ２００Ｘを用いた。平坦化装置の加工傾向を確認するため、直前の平坦化加工結果を参照した。すると、図４Ｂ、図４ＣによるＸ軸方向右肩上がりの膜厚補正を行う必要があることが確認された。加えて、図５Ａ乃至図５Ｃによる、ウェーハ周縁部の周方向一部領域においてエッチング量不足を補うための膜厚補正を行う必要があることも確認された。そこで、図６，７の等高線マップに対して膜厚補正をそれぞれ行い、実施例１，２それぞれの仮想膜厚分布を設定した。その後、活性層の目標膜厚分布を面内での均一厚み３．５μｍと設定し、仮想膜厚分布との差分から平坦化装置に設定する目標エッチング量分布（面内平均エッチング量は約１．５μｍ）を設定した。最後に、この設定した目標エッチング量分布に基づき、活性層の全面を局所ドライエッチング加工して平坦化処理を行った。
実施例１，２において、平坦化加工した後の膜厚分布およびＳＯＩ膜厚のヒストグラムを、図８，９にそれぞれ示す。
＜従来例１，２＞
実施例１，２と同様にして貼り合わせウェーハを得た。ただし、局所ドライエッチング前の活性層の厚み（ＳＯＩ膜厚）は約２．５μｍとした。従来例１，２において平坦化加工する前の膜厚分布およびＳＯＩ膜厚のヒストグラムを、図１０，１１にそれぞれ示す。
実施例１，２と同様にして貼り合わせウェーハを得た。ただし、局所ドライエッチング前の活性層の厚み（ＳＯＩ膜厚）は約２．５μｍとした。従来例１，２において平坦化加工する前の膜厚分布およびＳＯＩ膜厚のヒストグラムを、図１０，１１にそれぞれ示す。
実施例１，２と同じ平坦化装置を用いたものの、実施例１，２とは異なり、従来型の面内エッチング量調整平坦化加工法により活性層を平坦化した。なお、面内平均エッチング量は約１．５μｍである。従来例１，２において、平坦化加工した後の膜厚分布およびＳＯＩ膜厚のヒストグラムを、図１２，１３にそれぞれ示す。
また、図８，９，１２，１３のヒストグラムより、実施例１，２および従来例１，２とで、ウェーハ面内の膜厚公差±0.05μm（周辺部除外領域Edge Exclusionを5mmとした）の占有率を比較した。結果は下記表１のとおりである。従来例１，２では占有率が86〜87%であるのに対し、実施例１，２では99%前後であり、劇的な改善が確認できた。
以上の実施例１，２と従来例１，２との対比結果から、本発明を適用することにより、局所ドライエッチングによる平坦化加工後の半導体層の膜厚均一性を高めることができることが確認できた。
本発明によれば、半導体層の膜厚均一性を高めることのできる半導体ウェーハの製造方法を提供することができる。
１０ 支持基板用半導体ウェーハ
２０ 絶縁膜
３０Ａ 活性層用ウェーハ
３０Ｂ 半導体層（局所ドライエッチング前）
３０Ｃ 半導体層（局所ドライエッチング後）
３０Ｄ 半導体層（仕上げ研磨後）
１００ 半導体ウェーハ
１１０ 半導体ウェーハ（仕上げ研磨後の）
２０ 絶縁膜
３０Ａ 活性層用ウェーハ
３０Ｂ 半導体層（局所ドライエッチング前）
３０Ｃ 半導体層（局所ドライエッチング後）
３０Ｄ 半導体層（仕上げ研磨後）
１００ 半導体ウェーハ
１１０ 半導体ウェーハ（仕上げ研磨後の）
Claims (4)
- 支持基板用半導体ウェーハの片面側に半導体層を形成する半導体層形成工程と、前記半導体層の全面を局所ドライエッチング法により平坦化加工する平坦化工程と、を含む半導体ウェーハの製造方法であって、
局所ドライエッチング法を用いる平坦化装置の加工傾向を求める加工傾向取得工程と、
前記半導体層の平坦化加工前の膜厚分布を測定する加工前膜厚分布測定工程と、
前記加工傾向および前記加工前膜厚分布に基づき、前記半導体層の仮想膜厚分布を設定する仮想膜厚分布設定工程と、
平坦化加工後の前記半導体層の目標膜厚分布および前記仮想膜厚分布に基づく目標エッチング量分布を前記平坦化装置に設定する目標エッチング量分布設定工程と、
前記設定された前記目標エッチング量分布に基づき、前記平坦化装置により前記半導体層の全面を局所ドライエッチング加工する平坦化工程と、を含み、
前記加工傾向取得工程において、複数枚のサンプル半導体ウェーハの目標膜厚分布と加工結果の膜厚分布との差分から前記加工傾向を求め、
前記加工傾向取得工程において求める前記加工傾向は、前記平坦化装置の継続使用に伴う経時変化に起因する加工偏在及び前記平坦化装置の部品交換に起因する加工偏在の少なくともいずれかに由来することを特徴とする半導体ウェーハの製造方法。 - 前記半導体層形成工程と前記平坦化工程との間に、前記半導体層を薄膜化する薄膜化工程をさらに含む、請求項１に記載の半導体ウェーハの製造方法。
- 前記支持基板用半導体ウェーハはシリコンウェーハであり、
前記半導体層形成工程において、前記シリコンウェーハを、絶縁膜を介して前記半導体層と貼り合わせる、請求項１または２に記載の半導体ウェーハの製造方法。 - 前記半導体層は単結晶シリコン層である、請求項３に記載の半導体ウェーハの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017242286A JP6525046B1 (ja) | 2017-12-19 | 2017-12-19 | 半導体ウェーハの製造方法 |
| CN201811496979.0A CN110034018B (zh) | 2017-12-19 | 2018-12-07 | 半导体晶片的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017242286A JP6525046B1 (ja) | 2017-12-19 | 2017-12-19 | 半導体ウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6525046B1 true JP6525046B1 (ja) | 2019-06-05 |
| JP2019110213A JP2019110213A (ja) | 2019-07-04 |
Family
ID=66730625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017242286A Active JP6525046B1 (ja) | 2017-12-19 | 2017-12-19 | 半導体ウェーハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6525046B1 (ja) |
| CN (1) | CN110034018B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7028353B1 (ja) | 2021-04-21 | 2022-03-02 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3620554B2 (ja) * | 1996-03-25 | 2005-02-16 | 信越半導体株式会社 | 半導体ウェーハ製造方法 |
| JP4460788B2 (ja) * | 2001-02-23 | 2010-05-12 | スピードファム株式会社 | 局所エッチング方法 |
| JP2005011834A (ja) * | 2003-06-16 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置製造システム |
| JP4407384B2 (ja) * | 2004-05-28 | 2010-02-03 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| JP4977999B2 (ja) * | 2005-11-21 | 2012-07-18 | 株式会社Ｓｕｍｃｏ | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 |
| JP5415676B2 (ja) * | 2007-05-30 | 2014-02-12 | 信越化学工業株式会社 | Ｓｏｉウェーハの製造方法 |
| US8288184B2 (en) * | 2007-12-18 | 2012-10-16 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
| JP5360069B2 (ja) * | 2008-11-18 | 2013-12-04 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
| JP2010153675A (ja) * | 2008-12-26 | 2010-07-08 | Covalent Materials Corp | 半導体ウェーハのエッチング方法 |
-
2017
- 2017-12-19 JP JP2017242286A patent/JP6525046B1/ja active Active
-
2018
- 2018-12-07 CN CN201811496979.0A patent/CN110034018B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110034018B (zh) | 2022-12-27 |
| JP2019110213A (ja) | 2019-07-04 |
| CN110034018A (zh) | 2019-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101436482B1 (ko) | 반도체 웨이퍼 및 그 제조 방법 | |
| JP4552858B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP6045542B2 (ja) | 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 | |
| WO2013088636A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| TW201628055A (zh) | 貼合式soi晶圓的製造方法 | |
| KR101799839B1 (ko) | 에피택셜 웨이퍼의 제조 방법 | |
| CN103563049B (zh) | 贴合晶片的制造方法 | |
| CN110060959B (zh) | 贴合晶片的制造方法 | |
| JPWO2018012529A1 (ja) | 単結晶ダイヤモンド基板 | |
| JP6525046B1 (ja) | 半導体ウェーハの製造方法 | |
| KR20070113634A (ko) | 화학적 기계적 연마 장치의 연마 방법 | |
| JP2009302163A (ja) | シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせｓｏｉウェーハ並びにそれらの製造方法。 | |
| KR102410366B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| US20220115226A1 (en) | Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure | |
| JP7078005B2 (ja) | シリコンウェーハの平坦化加工方法 | |
| TWI327337B (ja) | ||
| JP5910352B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP6256576B1 (ja) | エピタキシャルウェーハ及びその製造方法 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JP7501438B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
| WO2022074297A1 (en) | Manufacture method of a high-resistivity silicon handle wafer for enabling a formation of a hybrid substrate structure | |
| CN115488757A (zh) | 一种氮化镓晶圆及其减薄方法 | |
| CN113544817A (zh) | 硅外延晶片的制造方法和硅外延晶片 | |
| JP2009302412A (ja) | 半導体ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190305 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20190305 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190312 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20190319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190422 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6525046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |