JPH01128423A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01128423A JPH01128423A JP28707187A JP28707187A JPH01128423A JP H01128423 A JPH01128423 A JP H01128423A JP 28707187 A JP28707187 A JP 28707187A JP 28707187 A JP28707187 A JP 28707187A JP H01128423 A JPH01128423 A JP H01128423A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crystal
- terrace structure
- semiconductor
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000013078 crystal Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 150000001875 compounds Chemical class 0.000 claims abstract description 12
- 229910052738 indium Inorganic materials 0.000 claims abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 abstract description 24
- 238000013508 migration Methods 0.000 abstract description 23
- 230000005012 migration Effects 0.000 abstract description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 13
- 239000000463 material Substances 0.000 description 15
- 238000001451 molecular beam epitaxy Methods 0.000 description 14
- 238000005424 photoluminescence Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体装置に関し、MBE(分子線エピタキ
シ)法やMO−MBE (有機金属を用いた分子線エピ
タキシ)法によりエピタキシャル層を形成して製造され
る半導体装置に関するものである。
シ)法やMO−MBE (有機金属を用いた分子線エピ
タキシ)法によりエピタキシャル層を形成して製造され
る半導体装置に関するものである。
[従来の技術]
近年、化合物半導体を用いた半導体装置の発展は目覚ま
しく、特に、GaAsを用いた集積回路やAlGaAs
/GaAs系のHEMT (高電子移動度トランジスタ
)およびInGaAsP/−1nP系の半導体レーザな
どが既に実用化され、そのffi要性はますます大きく
なっている。特に、ヘテロ接合を用いたデバイスの結晶
成長技術においては、MBE法等を用いて、厚さ10A
以下の単分子層オーダまでの極めて薄いエピタキシャル
層を大面積にわたって制御することが可能となっている
。また、半導体の材料面では、 AlGaAs/GaAs系およびInGaAsP/ I
n P系は既に実用域に達しており、各種デバイスの
基本的な性能改善のため他の材料系の研究開発が活発化
している。その代表的なものは、GaAsに格子整合し
たAQGalnP系材料とIn系材路子整合したA11
GaInAs系材料である。AlGa I nP系材料
はダブルへテロ構造の半導体レーザとしては最短波長の
600nm帯発振が可能な材料系である。また、 A(lGalnAs系材料は、電子移動度がGaAsよ
り高いと期待されるGa I nAsをチャネル層とし
、AfLInAsをキャリア供給層としたHEMTへの
応用や、Ga I nAsを活性層とする長波長レーザ
材料として重要な材料系である。
しく、特に、GaAsを用いた集積回路やAlGaAs
/GaAs系のHEMT (高電子移動度トランジスタ
)およびInGaAsP/−1nP系の半導体レーザな
どが既に実用化され、そのffi要性はますます大きく
なっている。特に、ヘテロ接合を用いたデバイスの結晶
成長技術においては、MBE法等を用いて、厚さ10A
以下の単分子層オーダまでの極めて薄いエピタキシャル
層を大面積にわたって制御することが可能となっている
。また、半導体の材料面では、 AlGaAs/GaAs系およびInGaAsP/ I
n P系は既に実用域に達しており、各種デバイスの
基本的な性能改善のため他の材料系の研究開発が活発化
している。その代表的なものは、GaAsに格子整合し
たAQGalnP系材料とIn系材路子整合したA11
GaInAs系材料である。AlGa I nP系材料
はダブルへテロ構造の半導体レーザとしては最短波長の
600nm帯発振が可能な材料系である。また、 A(lGalnAs系材料は、電子移動度がGaAsよ
り高いと期待されるGa I nAsをチャネル層とし
、AfLInAsをキャリア供給層としたHEMTへの
応用や、Ga I nAsを活性層とする長波長レーザ
材料として重要な材料系である。
[発明が解決しようとする問題点]
ALGalnP系およびAllGa I nAs系材料
を用いたベテロ構造を有するデバイスは、MBE法やM
O−MBE法等の真空中のエピタキシャル成長法を用い
て製作できる。これらの材料を用いて結晶層を形成する
場合、これらの材料系はいずれもAllとInを同時に
含んでいるため、AuGaAs系材料などと比較して一
般に高品質の結晶を得ることは容易でない。その理由と
して次の2点が挙げられる。まず、第1の理由として(
1) 化合物半導体結晶の成長工程で、成長温度を高温
に設定できないので不純物の取込みや結晶欠陥などが生
じる。
を用いたベテロ構造を有するデバイスは、MBE法やM
O−MBE法等の真空中のエピタキシャル成長法を用い
て製作できる。これらの材料を用いて結晶層を形成する
場合、これらの材料系はいずれもAllとInを同時に
含んでいるため、AuGaAs系材料などと比較して一
般に高品質の結晶を得ることは容易でない。その理由と
して次の2点が挙げられる。まず、第1の理由として(
1) 化合物半導体結晶の成長工程で、成長温度を高温
に設定できないので不純物の取込みや結晶欠陥などが生
じる。
通常、化学的に活性なAiを含む化合物半導体結晶の成
長においては雰囲気中の酸素、水分、炭化水素などの汚
染物質に起因する不純物の取込みや結晶欠陥の生成を低
減するために、600〜700℃程度以上の高い温度で
結晶の成長を行なう。
長においては雰囲気中の酸素、水分、炭化水素などの汚
染物質に起因する不純物の取込みや結晶欠陥の生成を低
減するために、600〜700℃程度以上の高い温度で
結晶の成長を行なう。
ところが、Inは蒸気圧がAlやGaに比べて高いため
Inを含む化合物では550℃程度以上で熱分解が始ま
り、Inが再蒸発してしまう。そしてInの再蒸発によ
る結晶のわずかな組成ずれでも格子不整合率が10−3
以上の大きな格子不整合が生じる。したがって、A11
jとInを同時に含む場合、550℃程度以下の比較的
低い温度でしか成長できないため結晶性が劣ることにな
る。
Inを含む化合物では550℃程度以上で熱分解が始ま
り、Inが再蒸発してしまう。そしてInの再蒸発によ
る結晶のわずかな組成ずれでも格子不整合率が10−3
以上の大きな格子不整合が生じる。したがって、A11
jとInを同時に含む場合、550℃程度以下の比較的
低い温度でしか成長できないため結晶性が劣ることにな
る。
Inの再蒸発を防止するには、Inの原料を十分に供給
し飽和雰囲気状態にすればよい。しかし、MBE法やM
O−MBE法では高真空条件を維持するために原料を十
分に供給することはできない。
し飽和雰囲気状態にすればよい。しかし、MBE法やM
O−MBE法では高真空条件を維持するために原料を十
分に供給することはできない。
また、第2の理由として、
(2) AfL原子とIn原子のマイグレーション長
の差に起因して結晶面が粗面化する。
の差に起因して結晶面が粗面化する。
A【はInに比べて化学的に活性であり、成長結晶表面
におけるAm原子の〒均マイグレーション長は短いため
、結晶表面に飛来したAu原子は十分にマイグレーショ
ンせず平行置換格子位置に入りにくい。またAm原子の
平均マイグレーション長はInの平均マイグレーション
長と比べて相対的に短い。このために成長結晶表面でA
fLとInが異なる挙動を示し、特にMBE法のような
単分子オーダの二次元的な成長機構による成長法におい
てはAQ、のみが三次元的に成長し、そのためにInの
成長過程が阻害される。したがって成長結晶の表面が粗
面化しやすくなる。
におけるAm原子の〒均マイグレーション長は短いため
、結晶表面に飛来したAu原子は十分にマイグレーショ
ンせず平行置換格子位置に入りにくい。またAm原子の
平均マイグレーション長はInの平均マイグレーション
長と比べて相対的に短い。このために成長結晶表面でA
fLとInが異なる挙動を示し、特にMBE法のような
単分子オーダの二次元的な成長機構による成長法におい
てはAQ、のみが三次元的に成長し、そのためにInの
成長過程が阻害される。したがって成長結晶の表面が粗
面化しやすくなる。
もし、結晶の成長温度を高くできれば、Am原子のマイ
グレーション長は長くなり、Inのマイグレーション長
はInが高温化により再蒸発する場合には実効的に短く
なる。したがって両者のマイグレーション長の差が小さ
くなり、粗面化を抑制することができる。しかしながら
高温成長は前記(1)項のような問題点がある。
グレーション長は長くなり、Inのマイグレーション長
はInが高温化により再蒸発する場合には実効的に短く
なる。したがって両者のマイグレーション長の差が小さ
くなり、粗面化を抑制することができる。しかしながら
高温成長は前記(1)項のような問題点がある。
したがって本発明は、InとAQを含む化合物半導体の
エピタキシャル結晶層が高品質で、特性の優れた半導体
装置を提供することを目的とする。
エピタキシャル結晶層が高品質で、特性の優れた半導体
装置を提供することを目的とする。
[問題点を解決するための手段]
本発明における半導体装置は、半導体基板上にInとA
Q、を含む化合物半導体層をMBE法やMO−MBE法
を用いてエピタキシャル成長させて形成する半導体装置
であって、前記半導体基板は、その基板の面方位が結晶
面の主面の面方位から傾いて形成されている。
Q、を含む化合物半導体層をMBE法やMO−MBE法
を用いてエピタキシャル成長させて形成する半導体装置
であって、前記半導体基板は、その基板の面方位が結晶
面の主面の面方位から傾いて形成されている。
[作用コ
本発明における半導体装置は、半導体基板の面方位を結
晶面の主面の面方位から傾けることにより、基板結晶表
面に単分子層のテラスを形成している。このテラス構造
により、Inのマイグレーション長をテラスの幅に制限
し、実効的なInのマイグレーション長を短くシ、AQ
、のマイグレーション長との差を小さくすることができ
る。これによって、InとAIが等価な条件で平行置換
格子位置に入り結晶成長する。
晶面の主面の面方位から傾けることにより、基板結晶表
面に単分子層のテラスを形成している。このテラス構造
により、Inのマイグレーション長をテラスの幅に制限
し、実効的なInのマイグレーション長を短くシ、AQ
、のマイグレーション長との差を小さくすることができ
る。これによって、InとAIが等価な条件で平行置換
格子位置に入り結晶成長する。
[実施例1
以下、本発明における一実施例を図を用いて説明する。
本発明においては、基板の面方位を結晶面の主面から傾
けて基板の表面上にテラス構造を設けたことを特徴とし
ている。したがって、以下ではまず基板の面方位とテラ
ス構造との関係について説明し、その後テラス構造が結
晶性の改善に及ぼす効果を実施例をもって示し、最後に
本発明により作製した半導体レーザの実施例について説
明する。
けて基板の表面上にテラス構造を設けたことを特徴とし
ている。したがって、以下ではまず基板の面方位とテラ
ス構造との関係について説明し、その後テラス構造が結
晶性の改善に及ぼす効果を実施例をもって示し、最後に
本発明により作製した半導体レーザの実施例について説
明する。
第1図は、面方位を傾けた基板結晶の表面形状の断面を
模式的に示した図である。(100)面を主面として面
方位を傾けて形成したGaAs基板1の場合、基板結晶
表面には階段状のテラス構造が形成される。テラス構造
はテラスの段差部2の高さが単分子層厚さ2.83Aに
相当し、テラスの平坦部3の幅が平均幅りをもってほぼ
規則的に形成される。また同時に、テラス構造の段差部
2の側面にはキンクサイト4がほぼ規則的に形成される
。結晶成長工程において、テラス構造を有。
模式的に示した図である。(100)面を主面として面
方位を傾けて形成したGaAs基板1の場合、基板結晶
表面には階段状のテラス構造が形成される。テラス構造
はテラスの段差部2の高さが単分子層厚さ2.83Aに
相当し、テラスの平坦部3の幅が平均幅りをもってほぼ
規則的に形成される。また同時に、テラス構造の段差部
2の側面にはキンクサイト4がほぼ規則的に形成される
。結晶成長工程において、テラス構造を有。
する基板1表面上では、基板1上に飛来した原子はテラ
ス構造の平坦部3を最大りだけマイグレーションすれば
キンクサイト4に取り込まれて結晶成長する。すなわち
テラス構造を有する基板1面上での飛来原子のマイグレ
ーション基は、テラス構造の平坦部長さしによって制御
され得る。In・とAQ、と含む化合物半導体層のエピ
タキシャル結晶成長工程では、マイグレーション基の短
いAll原子5を基準としてテラス構造の平坦部長さし
を設定すればよい。モして11原子5とIn原子6のマ
イグレーション基を実効的に等価な長さとし、両者とも
有効にキンクサイト4に取り込まれることにより結晶層
が層状成長を行なう。
ス構造の平坦部3を最大りだけマイグレーションすれば
キンクサイト4に取り込まれて結晶成長する。すなわち
テラス構造を有する基板1面上での飛来原子のマイグレ
ーション基は、テラス構造の平坦部長さしによって制御
され得る。In・とAQ、と含む化合物半導体層のエピ
タキシャル結晶成長工程では、マイグレーション基の短
いAll原子5を基準としてテラス構造の平坦部長さし
を設定すればよい。モして11原子5とIn原子6のマ
イグレーション基を実効的に等価な長さとし、両者とも
有効にキンクサイト4に取り込まれることにより結晶層
が層状成長を行なう。
ここでテラス構造の平坦部長さしの制御方法について説
明する。第2図は、GaAs基板の(100)面を主面
とした場合の(100)面からの面方位のオフ角度αと
、オフ方向でのテラス構造の平坦部長さしの関係を示し
ている。本図によれば、GaAs基板板ではオフ角度α
を0.5°から10°の範囲で変化させれば、テラス構
造の平坦部中さしは330Aから16Aの間で変化させ
ることができる。第1図で示したように、飛来した原子
はテラス構造の平坦部表面を移動してキンクサイト4に
取り込まれるので、原子のマイグレーション基もまたほ
ぼ330八から16Aの間に制御される。通常AfLG
aInPや AlGa1nAs結晶面上でのInとA、i原子のマイ
グレーション基は明確でないが、たとえば、500℃程
度の成長温度ではAmが数十へ、lnが数百式である。
明する。第2図は、GaAs基板の(100)面を主面
とした場合の(100)面からの面方位のオフ角度αと
、オフ方向でのテラス構造の平坦部長さしの関係を示し
ている。本図によれば、GaAs基板板ではオフ角度α
を0.5°から10°の範囲で変化させれば、テラス構
造の平坦部中さしは330Aから16Aの間で変化させ
ることができる。第1図で示したように、飛来した原子
はテラス構造の平坦部表面を移動してキンクサイト4に
取り込まれるので、原子のマイグレーション基もまたほ
ぼ330八から16Aの間に制御される。通常AfLG
aInPや AlGa1nAs結晶面上でのInとA、i原子のマイ
グレーション基は明確でないが、たとえば、500℃程
度の成長温度ではAmが数十へ、lnが数百式である。
したがってInおよびAfl原子のマイグレーション基
を仮に16人程度に制御するためには、テラス構造の平
坦部長さしを16Aに設定する。すなわち第2図によっ
て、基板の面方位のオフ角度αを10°に設定すればよ
い。実際はA11.とInのマイグレーション基を設定
する場合には、テラス構造の段差部に平行な方向に移動
する原子の存在や、飛来した原子とキングサイト4との
距離を統計的に扱って算出する必要がある。たとえば、
AlGalnP層の成長時にGaAs基板の面方位を(
100)面から4°傾けて平坦部長さL−40Aのテラ
ス構造を形成した場合、InおよびGaの等価的マイグ
レーション長は54A程度に制限された。そして、はと
んどのInおよびGa原子がテラスのキンクサイトに組
込まれ、またAm原子についても高い確率でキンクサイ
トに組込まれた。そのため、結晶成長モードは二次元的
なものが支配的となり、粗面化が起こらず良質の結晶が
得られた。
を仮に16人程度に制御するためには、テラス構造の平
坦部長さしを16Aに設定する。すなわち第2図によっ
て、基板の面方位のオフ角度αを10°に設定すればよ
い。実際はA11.とInのマイグレーション基を設定
する場合には、テラス構造の段差部に平行な方向に移動
する原子の存在や、飛来した原子とキングサイト4との
距離を統計的に扱って算出する必要がある。たとえば、
AlGalnP層の成長時にGaAs基板の面方位を(
100)面から4°傾けて平坦部長さL−40Aのテラ
ス構造を形成した場合、InおよびGaの等価的マイグ
レーション長は54A程度に制限された。そして、はと
んどのInおよびGa原子がテラスのキンクサイトに組
込まれ、またAm原子についても高い確率でキンクサイ
トに組込まれた。そのため、結晶成長モードは二次元的
なものが支配的となり、粗面化が起こらず良質の結晶が
得られた。
次に、本発明におけるテラス構造と結晶成長温度との関
係について説明する。一般に、結晶成長温度が高くなる
ほど原子のマイグレーション基は長くなるのでテラス構
造の平坦部長さしも長くとれる。したがって第2図の関
係より、基板の重力へのオフ角度αも小さくてよい。こ
のことを検証するために、実際に異なるオフ角度を有す
る(100)面を主面としたGaAs基板(Si−1x
10” cm−” ドープ)上に、A uo、s I
no、sP層(厚さ21tms 5i−5xlO”
cm−”ドープ)をMBE法によりエピタキシャル成長
させ、その成長層の結晶性をフォトルミネセンス強度を
測定して評価した。フォトルミネセンス強度の測定値は
結晶性が良い場合には大きくなる。測定にあたって、6
1定に用いたP(リン)ソースは固体ソースから得られ
るP4を900℃の高温ステージで熱分解してP2の形
で用いた。また、フォトルミネセンスはHe−Cdレー
ザの波長325nm発振光を300μmφに集光したレ
ーザ光を用いて約5W/cm2の励起強度で室温状態で
測定した。第3図に測定結果を示している。本図には結
晶の成長温度が500℃と460℃の場合で、種々のオ
フ角度に対するフォトルミネセンス強度の測定値が示さ
れている。成長温度が500℃ではオフ角度が4〜10
°の範囲でフォトルミネセンス強度が大きくなるが、4
60℃では、7°以上のオフ角度が必要となることがわ
かる。
係について説明する。一般に、結晶成長温度が高くなる
ほど原子のマイグレーション基は長くなるのでテラス構
造の平坦部長さしも長くとれる。したがって第2図の関
係より、基板の重力へのオフ角度αも小さくてよい。こ
のことを検証するために、実際に異なるオフ角度を有す
る(100)面を主面としたGaAs基板(Si−1x
10” cm−” ドープ)上に、A uo、s I
no、sP層(厚さ21tms 5i−5xlO”
cm−”ドープ)をMBE法によりエピタキシャル成長
させ、その成長層の結晶性をフォトルミネセンス強度を
測定して評価した。フォトルミネセンス強度の測定値は
結晶性が良い場合には大きくなる。測定にあたって、6
1定に用いたP(リン)ソースは固体ソースから得られ
るP4を900℃の高温ステージで熱分解してP2の形
で用いた。また、フォトルミネセンスはHe−Cdレー
ザの波長325nm発振光を300μmφに集光したレ
ーザ光を用いて約5W/cm2の励起強度で室温状態で
測定した。第3図に測定結果を示している。本図には結
晶の成長温度が500℃と460℃の場合で、種々のオ
フ角度に対するフォトルミネセンス強度の測定値が示さ
れている。成長温度が500℃ではオフ角度が4〜10
°の範囲でフォトルミネセンス強度が大きくなるが、4
60℃では、7°以上のオフ角度が必要となることがわ
かる。
この結果から、結晶成長温度はInの再蒸発が始まる5
50℃付近に近づけるほど良好な結晶を得るに必要なオ
フ角度が小さくなる。
50℃付近に近づけるほど良好な結晶を得るに必要なオ
フ角度が小さくなる。
最後に、本発明によるテラス構造を用いて結晶成長させ
て作製したダブルへテロ接合構造の半導体レーザを第4
図に示す。本半導体レーザは(100)面から(111
)A面に向って4°傾けてテラス構造を形成したn−G
aAs基板(Sim10” cm−” ドープ)7上に
、n−Ga1nPバッファ層(層厚0.5am、、51
m1O”cm−” ドープ)8、n−A11InPクラ
ッド層(層厚Ipm、S 1−10” cm−” ドー
プ)9、ノンドープのGa I nP活性層(層厚0,
08μm)10、p−A11InPクラッド層(層厚1
μm、Be−5X10” cm−” )11、p−Ga
1nPキャップ層(層厚Q、 1μm、Be−5X1
0” cm−” )12を温度500℃で連続的にMB
E成長させて形成する。その後、n側にAuGe−Ni
層13、p側にAuZn層14を蒸着アロイしてオーミ
ック電極を形成した。
て作製したダブルへテロ接合構造の半導体レーザを第4
図に示す。本半導体レーザは(100)面から(111
)A面に向って4°傾けてテラス構造を形成したn−G
aAs基板(Sim10” cm−” ドープ)7上に
、n−Ga1nPバッファ層(層厚0.5am、、51
m1O”cm−” ドープ)8、n−A11InPクラ
ッド層(層厚Ipm、S 1−10” cm−” ドー
プ)9、ノンドープのGa I nP活性層(層厚0,
08μm)10、p−A11InPクラッド層(層厚1
μm、Be−5X10” cm−” )11、p−Ga
1nPキャップ層(層厚Q、 1μm、Be−5X1
0” cm−” )12を温度500℃で連続的にMB
E成長させて形成する。その後、n側にAuGe−Ni
層13、p側にAuZn層14を蒸着アロイしてオーミ
ック電極を形成した。
以上の工程により、共振器長250μm1幅約100μ
mの全面電極素子を製作したところ、しきい値電流密度
IKA/cm2で波長的660nmのレーザ発振を得た
。比較のために、オフ角度のない(100)面を主面と
するGaAs1板を用いていることのみが本実施例と異
なる半導体レーザを作製し実験したところ、発振に必要
なしきい値電流密度は3KA/cm2以上であり、本発
明により半導体レーザのしきい値電流が大幅に低減でき
ることが判明した。
mの全面電極素子を製作したところ、しきい値電流密度
IKA/cm2で波長的660nmのレーザ発振を得た
。比較のために、オフ角度のない(100)面を主面と
するGaAs1板を用いていることのみが本実施例と異
なる半導体レーザを作製し実験したところ、発振に必要
なしきい値電流密度は3KA/cm2以上であり、本発
明により半導体レーザのしきい値電流が大幅に低減でき
ることが判明した。
以上、本発明の実施例としてAll InPを用いた半
導体レーザについて説明したが、本発明はInとAQを
含む化合物半導体の結晶成長に一般的に効果があり、G
aAs基板上の AElGalnP層や、さらにInPに格子整合したA
llInGaAs層およびAllInAs層が形成され
る半導体装置に広く適用できる。したがってAQGaI
nP系の可視半導体レーザ、AlGa1nAs系の長波
長レーザ、光検出器、光変調器、トランジスタなどの半
導体装置に適用できる。
導体レーザについて説明したが、本発明はInとAQを
含む化合物半導体の結晶成長に一般的に効果があり、G
aAs基板上の AElGalnP層や、さらにInPに格子整合したA
llInGaAs層およびAllInAs層が形成され
る半導体装置に広く適用できる。したがってAQGaI
nP系の可視半導体レーザ、AlGa1nAs系の長波
長レーザ、光検出器、光変調器、トランジスタなどの半
導体装置に適用できる。
[発明の効果コ
以上のように、本発明によれば、AfLとInを含む化
合物半導体のエピタキシャル層を高品質の結晶層で形成
したので、しきい値電流が小さい高効率の半導体装置を
得ることができる。
合物半導体のエピタキシャル層を高品質の結晶層で形成
したので、しきい値電流が小さい高効率の半導体装置を
得ることができる。
第1図は本発明による半導体装置の面方位を傾けた基板
上での結晶の成長過程を説明する模式図である。第2図
はGaAs基板の(100)面のオフ角度とテラス構造
の平坦部長さLとの関係を示す相関図である。第3図は
AQInP層からのフォトルミネセンス強度と基板の(
100)面とのオフ角度との関係を示す相関図である。 第4図は本発明の一実施例として作製した半導体レーザ
の断面模式図である。 図において、1は半導体基板、2はテラス構造の段差部
、3はテラス構造の平坦部を示す。 図中、同一の符号は同一の部分を示す。 第1図 −一ゆ オフ^膚凶(廖) 第3図 第4図
上での結晶の成長過程を説明する模式図である。第2図
はGaAs基板の(100)面のオフ角度とテラス構造
の平坦部長さLとの関係を示す相関図である。第3図は
AQInP層からのフォトルミネセンス強度と基板の(
100)面とのオフ角度との関係を示す相関図である。 第4図は本発明の一実施例として作製した半導体レーザ
の断面模式図である。 図において、1は半導体基板、2はテラス構造の段差部
、3はテラス構造の平坦部を示す。 図中、同一の符号は同一の部分を示す。 第1図 −一ゆ オフ^膚凶(廖) 第3図 第4図
Claims (1)
- 【特許請求の範囲】 半導体基板上に、InとAlを含む化合物半導体層が
真空エピタキシャル成長されてなる半導体装置において
、 前記半導体基板は、その成長面方位が結晶面の主面の面
方位から0.5゜から10゜の範囲で傾いて形成されて
いることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62287071A JP2750856B2 (ja) | 1987-11-12 | 1987-11-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62287071A JP2750856B2 (ja) | 1987-11-12 | 1987-11-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01128423A true JPH01128423A (ja) | 1989-05-22 |
JP2750856B2 JP2750856B2 (ja) | 1998-05-13 |
Family
ID=17712675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62287071A Expired - Fee Related JP2750856B2 (ja) | 1987-11-12 | 1987-11-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2750856B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260682A (ja) * | 1989-03-31 | 1990-10-23 | Sanyo Electric Co Ltd | 可視光半導体レーザ装置 |
WO1994016459A1 (en) * | 1993-01-13 | 1994-07-21 | Sumitomo Chemical Company, Limited | Semiconductor expitaxial substrate |
JPH06296062A (ja) * | 1988-09-29 | 1994-10-21 | Sanyo Electric Co Ltd | 可視光半導体レ−ザ装置 |
US5411915A (en) * | 1988-09-29 | 1995-05-02 | Sanyo Electric Co., Ltd. | Method of manufacturing a single crystal layers |
EP0701008A2 (en) | 1994-09-08 | 1996-03-13 | Sumitomo Electric Industries, Limited | Epitaxy for growing compound semiconductors and an InP substrate for epitaxial growth |
US9752228B2 (en) | 2009-04-03 | 2017-09-05 | Applied Materials, Inc. | Sputtering target for PVD chamber |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS577165A (en) * | 1980-06-17 | 1982-01-14 | Fujitsu Ltd | Semiconductor device |
JPS6174327A (ja) * | 1984-09-14 | 1986-04-16 | エイ・ティ・アンド・ティ・コーポレーション | 超格子デバイス |
JPS6288318A (ja) * | 1985-10-14 | 1987-04-22 | Sharp Corp | 半導体装置の製造方法 |
-
1987
- 1987-11-12 JP JP62287071A patent/JP2750856B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS577165A (en) * | 1980-06-17 | 1982-01-14 | Fujitsu Ltd | Semiconductor device |
JPS6174327A (ja) * | 1984-09-14 | 1986-04-16 | エイ・ティ・アンド・ティ・コーポレーション | 超格子デバイス |
JPS6288318A (ja) * | 1985-10-14 | 1987-04-22 | Sharp Corp | 半導体装置の製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06296062A (ja) * | 1988-09-29 | 1994-10-21 | Sanyo Electric Co Ltd | 可視光半導体レ−ザ装置 |
US5411915A (en) * | 1988-09-29 | 1995-05-02 | Sanyo Electric Co., Ltd. | Method of manufacturing a single crystal layers |
US5619519A (en) * | 1988-09-29 | 1997-04-08 | Sanyo Electric Co. Ltd. | Semiconductor laser device |
JPH02260682A (ja) * | 1989-03-31 | 1990-10-23 | Sanyo Electric Co Ltd | 可視光半導体レーザ装置 |
WO1994016459A1 (en) * | 1993-01-13 | 1994-07-21 | Sumitomo Chemical Company, Limited | Semiconductor expitaxial substrate |
EP0701008A2 (en) | 1994-09-08 | 1996-03-13 | Sumitomo Electric Industries, Limited | Epitaxy for growing compound semiconductors and an InP substrate for epitaxial growth |
US5647917A (en) * | 1994-09-08 | 1997-07-15 | Sumitomo Electric Industries, Ltd. | Epitaxy for growing compound semiconductors and an InP substrate for epitaxial growth |
US9752228B2 (en) | 2009-04-03 | 2017-09-05 | Applied Materials, Inc. | Sputtering target for PVD chamber |
US10060024B2 (en) | 2009-04-03 | 2018-08-28 | Applied Materials, Inc. | Sputtering target for PVD chamber |
Also Published As
Publication number | Publication date |
---|---|
JP2750856B2 (ja) | 1998-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3830051B2 (ja) | 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置 | |
US6984840B2 (en) | Optical semiconductor device having an epitaxial layer of III-V compound semiconductor material containing N as a group V element | |
JP3470623B2 (ja) | 窒化物系iii−v族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
JP4704215B2 (ja) | 半導体量子ドット装置 | |
JPWO2002078144A1 (ja) | 半導体装置及び結晶成長方法 | |
JPH09139543A (ja) | 半導体レーザ素子 | |
JPH08274411A (ja) | 半導体レーザ素子 | |
JP2630264B2 (ja) | 歪量子井戸半導体レーザ | |
US5346581A (en) | Method of making a compound semiconductor device | |
JPH01128423A (ja) | 半導体装置 | |
JPH0620949A (ja) | 周期的ヘテロエピタキシャル半導体構造を含む製品の作製方法 | |
JP2980175B2 (ja) | 量子ドット構造の製造方法及びそれを用いた半導体発光素子の製造方法 | |
JP3278035B2 (ja) | 電流狭窄構造を持った量子箱構造及びその作成法 | |
JP4002323B2 (ja) | 化合物半導体の製造方法 | |
JPH08316571A (ja) | 半導体レーザ及びその製造方法 | |
JP2946280B2 (ja) | 半導体結晶成長方法 | |
JP4192293B2 (ja) | AlGaAs系半導体レーザの製造方法、AlGaAs系半導体装置の製造方法および化合物半導体の成長方法 | |
JPH0567839A (ja) | 半導体レーザ装置 | |
JP3446344B2 (ja) | V溝構造を有する半導体発光装置 | |
JP2005159152A (ja) | Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。 | |
JP2650770B2 (ja) | 縦型超格子素子の製造方法 | |
JP3446343B2 (ja) | V溝構造を有する半導体発光装置 | |
JPH09260787A (ja) | InP系半導体素子 | |
JP2708156B2 (ja) | 半導体装置の製造方法 | |
EP1182282A1 (en) | Method of crystal growth, method of forming fine semiconductor structure, semiconductor device, and system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |