JP3470623B2 - 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 - Google Patents
窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置Info
- Publication number
- JP3470623B2 JP3470623B2 JP33585198A JP33585198A JP3470623B2 JP 3470623 B2 JP3470623 B2 JP 3470623B2 JP 33585198 A JP33585198 A JP 33585198A JP 33585198 A JP33585198 A JP 33585198A JP 3470623 B2 JP3470623 B2 JP 3470623B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- mask
- layer
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Semiconductor Lasers (AREA)
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導
体を用いた半導体レーザや発光ダイオードあるいは電子
走行素子に適用して好適なものである。
造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導
体を用いた半導体レーザや発光ダイオードあるいは電子
走行素子に適用して好適なものである。
【０００２】
【従来の技術】ＧａＮ系半導体は直接遷移半導体であ
り、その禁制帯幅は１．９ｅＶから６．２ｅＶに亘って
おり、可視領域から紫外線領域におよぶ発光が可能な発
光素子の実現が可能であることから、近年注目を集めて
おり、その開発が活発に進められている。また、このＧ
ａＮ系半導体は、ＦＥＴなどの電子走行素子の材料とし
ても大きな可能性を持っている。すなわち、ＧａＮの飽
和電子速度は約２．５×１０7 ｃｍ／ｓとＳｉ、ＧａＡ
ｓおよびＳｉＣに比べて大きく、また、破壊電界は約５
×１０6 Ｖ／ｃｍとダイヤモンドに次ぐ大きさを持って
いる。このような理由により、ＧａＮ系半導体は、高周
波、高温、大電力用電子走行素子の材料として大きな可
能性を持つことが予想されてきた。
り、その禁制帯幅は１．９ｅＶから６．２ｅＶに亘って
おり、可視領域から紫外線領域におよぶ発光が可能な発
光素子の実現が可能であることから、近年注目を集めて
おり、その開発が活発に進められている。また、このＧ
ａＮ系半導体は、ＦＥＴなどの電子走行素子の材料とし
ても大きな可能性を持っている。すなわち、ＧａＮの飽
和電子速度は約２．５×１０7 ｃｍ／ｓとＳｉ、ＧａＡ
ｓおよびＳｉＣに比べて大きく、また、破壊電界は約５
×１０6 Ｖ／ｃｍとダイヤモンドに次ぐ大きさを持って
いる。このような理由により、ＧａＮ系半導体は、高周
波、高温、大電力用電子走行素子の材料として大きな可
能性を持つことが予想されてきた。
【０００３】これらの半導体素子は、一般に、基板上に
成長させたＧａＮ系半導体により構成されている。この
ため、これらの半導体素子の性能を保持しかつ向上させ
るためには、ＧａＮ系半導体の結晶性が大きく影響を及
ぼす。ところが、このＧａＮ系半導体の成長用基板とし
ては、ＧａＮとの格子整合性が良い適当な基板がないた
め、主にサファイア基板が用いられているが、ＧａＮと
の格子不整合は非常に大きい。
成長させたＧａＮ系半導体により構成されている。この
ため、これらの半導体素子の性能を保持しかつ向上させ
るためには、ＧａＮ系半導体の結晶性が大きく影響を及
ぼす。ところが、このＧａＮ系半導体の成長用基板とし
ては、ＧａＮとの格子整合性が良い適当な基板がないた
め、主にサファイア基板が用いられているが、ＧａＮと
の格子不整合は非常に大きい。
【０００４】このように基板との格子整合性が悪いこと
は、その上に成長させるＧａＮ系半導体層の結晶性に対
する影響も大きく、ＧａＮ系半導体層中に結晶欠陥を発
生する大きな要因になる。
は、その上に成長させるＧａＮ系半導体層の結晶性に対
する影響も大きく、ＧａＮ系半導体層中に結晶欠陥を発
生する大きな要因になる。
【０００５】従来は、この結晶欠陥の発生を抑えるため
に、サファイア基板上に低温でＧａＮまたはＡｌＮから
なるバッファ層を成長させ、基板温度を１０００℃前後
に上昇させて再結晶化させた後、その上にＧａＮ系半導
体を成長させることにより、ＧａＮ系半導体の品質の向
上を図っている（例えば、Appl.Phys.Lett.48(1986)35
3, Jpn.J.Appl.Phys.30(1991)L1705)。
に、サファイア基板上に低温でＧａＮまたはＡｌＮから
なるバッファ層を成長させ、基板温度を１０００℃前後
に上昇させて再結晶化させた後、その上にＧａＮ系半導
体を成長させることにより、ＧａＮ系半導体の品質の向
上を図っている（例えば、Appl.Phys.Lett.48(1986)35
3, Jpn.J.Appl.Phys.30(1991)L1705)。
【０００６】しかしながら、この方法を用いても、結晶
欠陥の低減には限界があり、欠陥（特に貫通転位）密度
は１０8 〜１０10ｃｍ-2程度と極めて高い。
欠陥の低減には限界があり、欠陥（特に貫通転位）密度
は１０8 〜１０10ｃｍ-2程度と極めて高い。
【０００７】そこで、この欠陥密度を低減させるため
に、従来ＧａＡｓなどのＩＩＩ−Ｖ族化合物半導体の選
択成長に用いられてきた基板上にＧａＮ層を成長させ、
その上に酸化シリコン膜などの絶縁膜を用いた帯状のマ
スクを〈１１−２０〉方向に延長させて、ある一定間隔
に配置し、その上にハイドライド気相成長（ＨＶＰＥ）
法によりＧａＮ層の選択成長を行うことが報告されてい
る（例えば、Jpn.J.Appl.Phys.36(1997)L899) 。これに
よれば、貫通転位密度を６×１０7 ｃｍ-2程度まで減少
させることができる。
に、従来ＧａＡｓなどのＩＩＩ−Ｖ族化合物半導体の選
択成長に用いられてきた基板上にＧａＮ層を成長させ、
その上に酸化シリコン膜などの絶縁膜を用いた帯状のマ
スクを〈１１−２０〉方向に延長させて、ある一定間隔
に配置し、その上にハイドライド気相成長（ＨＶＰＥ）
法によりＧａＮ層の選択成長を行うことが報告されてい
る（例えば、Jpn.J.Appl.Phys.36(1997)L899) 。これに
よれば、貫通転位密度を６×１０7 ｃｍ-2程度まで減少
させることができる。
【０００８】また、そのほかにも、基板上に延在方向が
上記の例とは９０°異なるマスクを形成して選択成長を
行い、その選択成長膜の上に半導体発光素子構造を作製
した例もある。例えば、サファイア基板上に有機金属化
学気相成長（ＭＯＣＶＤ）法によりＧａＮ層を成長さ
せ、その上に酸化シリコンからなる帯状のマスクを〈１
−１００〉方向に延長させて、所定の間隔で配置し、そ
の上にＭＯＣＶＤ法によりＧａＮ層を成長させ、さらに
発光素子構造を形成している（Appl.Phys.Lett.72(199
8)211, Jpn.J.Appl.Phys.36(1997)L899) 。これらの報
告によれば、貫通転位密度を１×１０7 ｃｍ-2程度まで
減少させることができる。この場合、上部に作製した半
導体レーザの寿命が１０００時間以上になることが確認
されている。
上記の例とは９０°異なるマスクを形成して選択成長を
行い、その選択成長膜の上に半導体発光素子構造を作製
した例もある。例えば、サファイア基板上に有機金属化
学気相成長（ＭＯＣＶＤ）法によりＧａＮ層を成長さ
せ、その上に酸化シリコンからなる帯状のマスクを〈１
−１００〉方向に延長させて、所定の間隔で配置し、そ
の上にＭＯＣＶＤ法によりＧａＮ層を成長させ、さらに
発光素子構造を形成している（Appl.Phys.Lett.72(199
8)211, Jpn.J.Appl.Phys.36(1997)L899) 。これらの報
告によれば、貫通転位密度を１×１０7 ｃｍ-2程度まで
減少させることができる。この場合、上部に作製した半
導体レーザの寿命が１０００時間以上になることが確認
されている。
【０００９】
【発明が解決しようとする課題】しかしながら、本発明
者が独自に得た知見によれば、上述の従来の成長方法で
得られるＧａＮ系半導体層には、基板との界面近傍に結
晶欠陥が多く残されており、欠陥密度の低減はまだ不十
分であるという問題があった。
者が独自に得た知見によれば、上述の従来の成長方法で
得られるＧａＮ系半導体層には、基板との界面近傍に結
晶欠陥が多く残されており、欠陥密度の低減はまだ不十
分であるという問題があった。
【００１０】したがって、この発明の目的は、低結晶欠
陥密度の高品質の単結晶の窒化物系ＩＩＩ−Ｖ族化合物
半導体を成長させることができる半導体装置の製造方法
を提供することにある。
陥密度の高品質の単結晶の窒化物系ＩＩＩ−Ｖ族化合物
半導体を成長させることができる半導体装置の製造方法
を提供することにある。
【００１１】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要について説明する。
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要について説明する。
【００１２】図１および図２は、ｃ面サファイア基板上
にＳｉＯ2 からなる帯状のマスクを〈１−１００〉方向
に延長させて、所定の間隔で配置し、その上にＭＯＣＶ
Ｄ法によりＧａＮ層を成長させた試料を作製し、その試
料にそれぞれマスクに対して水平方向からＸ線を入射し
た場合（図３参照）およびマスクに対して垂直方向から
Ｘ線を入射した場合（図４参照）におけるＸ線回折スペ
クトルの測定結果を示す。
にＳｉＯ2 からなる帯状のマスクを〈１−１００〉方向
に延長させて、所定の間隔で配置し、その上にＭＯＣＶ
Ｄ法によりＧａＮ層を成長させた試料を作製し、その試
料にそれぞれマスクに対して水平方向からＸ線を入射し
た場合（図３参照）およびマスクに対して垂直方向から
Ｘ線を入射した場合（図４参照）におけるＸ線回折スペ
クトルの測定結果を示す。
【００１３】図１および図２より、Ｘ線がマスクに対し
て平行方向から入射した場合には単峰性を示すのに、Ｘ
線がマスクに対して垂直方向から入射した場合にはｃ軸
の結晶軸の傾きが多峰性を示すことを確認することがで
きる。透過型電子顕微鏡（ＴＥＭ）による解析結果か
ら、図５に示すように、選択成長を行うためのマスク上
とマスクのない部分との３箇所の縦方向の結晶軸がずれ
ていることが判明した。なお、図５中、マスク上の結晶
軸の傾きは、この場合に限定されない。
て平行方向から入射した場合には単峰性を示すのに、Ｘ
線がマスクに対して垂直方向から入射した場合にはｃ軸
の結晶軸の傾きが多峰性を示すことを確認することがで
きる。透過型電子顕微鏡（ＴＥＭ）による解析結果か
ら、図５に示すように、選択成長を行うためのマスク上
とマスクのない部分との３箇所の縦方向の結晶軸がずれ
ていることが判明した。なお、図５中、マスク上の結晶
軸の傾きは、この場合に限定されない。
【００１４】選択成長膜に結晶軸の傾きが存在する場
合、特に上記に示したように不連続な変化がある場合に
は、その界面において転位などの格子欠陥が導入されて
いることが考えられる。実際にＴＥＭ観察において転位
が観測され、このような欠陥の導入はこの上に作製する
半導体レーザの素子特性を低下させる要因となり得る。
合、特に上記に示したように不連続な変化がある場合に
は、その界面において転位などの格子欠陥が導入されて
いることが考えられる。実際にＴＥＭ観察において転位
が観測され、このような欠陥の導入はこの上に作製する
半導体レーザの素子特性を低下させる要因となり得る。
【００１５】本発明者は、種々検討を行った結果、選択
成長用のマスク上に成長する膜の結晶軸の傾きを抑える
には、マスクの最表面を窒化物で構成することが有効で
あることを見い出した。
成長用のマスク上に成長する膜の結晶軸の傾きを抑える
には、マスクの最表面を窒化物で構成することが有効で
あることを見い出した。
【００１６】図６および図７は、ｃ面サファイア基板上
に、ＳｉＯ2 膜上にＳｉＮ膜を積層したＳｉＮ／ＳｉＯ
2 膜からなる帯状のマスクを〈１−１００〉方向に延長
させて、所定の間隔で配置し、その上にＭＯＣＶＤ法に
よりＧａＮ層を成長させた試料を作製し、その試料にそ
れぞれマスクに対して平行方向およびマスクに対して垂
直方向からＸ線を入射した場合におけるＸ線回折スペク
トルの測定結果を示す。
に、ＳｉＯ2 膜上にＳｉＮ膜を積層したＳｉＮ／ＳｉＯ
2 膜からなる帯状のマスクを〈１−１００〉方向に延長
させて、所定の間隔で配置し、その上にＭＯＣＶＤ法に
よりＧａＮ層を成長させた試料を作製し、その試料にそ
れぞれマスクに対して平行方向およびマスクに対して垂
直方向からＸ線を入射した場合におけるＸ線回折スペク
トルの測定結果を示す。
【００１７】図６および図７より、最表面がＳｉＮのマ
スクを用いた選択成長では、マスクに対して平行方向お
よび垂直方向ともに、結晶軸の傾きを示すピークが単峰
になっていることを確認することができる。さらに、測
定範囲内での結晶軸の傾きのばらつきを示す半値幅（Ｆ
ＷＨＭ）も減少していることを確認することができ、こ
の選択成長膜の結晶性の高さを示している。
スクを用いた選択成長では、マスクに対して平行方向お
よび垂直方向ともに、結晶軸の傾きを示すピークが単峰
になっていることを確認することができる。さらに、測
定範囲内での結晶軸の傾きのばらつきを示す半値幅（Ｆ
ＷＨＭ）も減少していることを確認することができ、こ
の選択成長膜の結晶性の高さを示している。
【００１８】これは、図５に示すように選択成長膜の結
晶軸が、領域毎に変化しているのではなく、図８に示す
ように、選択成長膜全体に亘って縦方向の結晶軸がそろ
って均質な膜が成長していることを示している。
晶軸が、領域毎に変化しているのではなく、図８に示す
ように、選択成長膜全体に亘って縦方向の結晶軸がそろ
って均質な膜が成長していることを示している。
【００１９】また、特に、窒化物系ＩＩＩ−Ｖ族化合物
半導体を用いた半導体発光素子においては、マスクの最
表面の窒化物として窒化シリコンまたは窒化チタンを用
い、その下にチタンを用いた多層膜からなるマスクを選
択成長に用いた場合、単にチタンをマスクとして選択成
長を行った場合よりも、より安定な窒化物が表面にある
ため、選択成長を行いやすく、さらにこのチタンをｎ側
電極として用いた場合に、従来横方向にしか流せなかっ
たｎ型層の電流を、容易に縦方向に流すことができ、動
作電圧の低減を図ることが可能になる。
半導体を用いた半導体発光素子においては、マスクの最
表面の窒化物として窒化シリコンまたは窒化チタンを用
い、その下にチタンを用いた多層膜からなるマスクを選
択成長に用いた場合、単にチタンをマスクとして選択成
長を行った場合よりも、より安定な窒化物が表面にある
ため、選択成長を行いやすく、さらにこのチタンをｎ側
電極として用いた場合に、従来横方向にしか流せなかっ
たｎ型層の電流を、容易に縦方向に流すことができ、動
作電圧の低減を図ることが可能になる。
【００２０】この発明は、本発明者による以上のような
検討に基づいて案出されたものである。
検討に基づいて案出されたものである。
【００２１】すなわち、上記目的を達成するために、こ
の発明は、基板上に成長マスクを形成し、成長マスクを
用いて基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を選
択成長させるようにした半導体装置の製造方法におい
て、成長マスクとして、少なくとも最表面が窒化チタン
からなる多層膜を用いるとともに、多層膜の窒化チタン
を電極として用いることを特徴とするものである。
の発明は、基板上に成長マスクを形成し、成長マスクを
用いて基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を選
択成長させるようにした半導体装置の製造方法におい
て、成長マスクとして、少なくとも最表面が窒化チタン
からなる多層膜を用いるとともに、多層膜の窒化チタン
を電極として用いることを特徴とするものである。
【００２２】
【００２３】
【００２４】この発明において、成長マスクを構成する
多層膜の表面の窒化物は、基本的にはどのような窒化物
であってもよいが、具体的には、例えば、窒化シリコン
（ＳｉＮ）や窒化チタン（ＴｉＮ）などである。この窒
化物の厚さは、好適には、１ｎｍ以上３μｍ以下とす
る。この多層膜は、例えば、酸化膜とその上の窒化膜と
からなるもの、金属膜とその上の窒化膜とからなるも
の、酸化膜とその上の窒化物および酸化物からなる膜と
その上の窒化膜とからなるもの、第１の金属膜とその上
の第１の金属膜と異なる第２の金属膜とその上の窒化膜
とからなるもの、などの種々のものであってよい。ここ
で、酸化膜は例えば酸化シリコン膜であり、窒化膜は例
えば窒化シリコン（ＳｉＮ）膜や窒化チタン（ＴｉＮ）
膜などの金属窒化膜、金属膜は例えばチタン（Ｔｉ）膜
や白金（Ｐｔ）膜などであり、窒化物および酸化物から
なる膜は例えば窒化酸化シリコン（ＳｉＮ1-x Ｏx （た
だし、０＜ｘ＜１）膜である。また、これらの多層膜
は、場合によっては、一つまたは複数の界面で組成が徐
々に変化するように構成してもよい。
多層膜の表面の窒化物は、基本的にはどのような窒化物
であってもよいが、具体的には、例えば、窒化シリコン
（ＳｉＮ）や窒化チタン（ＴｉＮ）などである。この窒
化物の厚さは、好適には、１ｎｍ以上３μｍ以下とす
る。この多層膜は、例えば、酸化膜とその上の窒化膜と
からなるもの、金属膜とその上の窒化膜とからなるも
の、酸化膜とその上の窒化物および酸化物からなる膜と
その上の窒化膜とからなるもの、第１の金属膜とその上
の第１の金属膜と異なる第２の金属膜とその上の窒化膜
とからなるもの、などの種々のものであってよい。ここ
で、酸化膜は例えば酸化シリコン膜であり、窒化膜は例
えば窒化シリコン（ＳｉＮ）膜や窒化チタン（ＴｉＮ）
膜などの金属窒化膜、金属膜は例えばチタン（Ｔｉ）膜
や白金（Ｐｔ）膜などであり、窒化物および酸化物から
なる膜は例えば窒化酸化シリコン（ＳｉＮ1-x Ｏx （た
だし、０＜ｘ＜１）膜である。また、これらの多層膜
は、場合によっては、一つまたは複数の界面で組成が徐
々に変化するように構成してもよい。
【００２５】また、成長マスクの形状は、種々の形状と
することができ、必要に応じて決定することができる
が、典型的には、基板に対して一方向に延びるストライ
プ形状に選ばれる。
することができ、必要に応じて決定することができる
が、典型的には、基板に対して一方向に延びるストライ
プ形状に選ばれる。
【００２６】この発明においては、基板上に少なくとも
最表面が窒化物からなる多層膜により構成された第１の
成長マスクを形成し、第１の成長マスクを用いて基板上
に第１の窒化物系ＩＩＩ−Ｖ族化合物半導体を選択成長
させた後、第１の成長マスクにより覆われていない部分
の基板の上方の部分における第１の窒化物系ＩＩＩ−Ｖ
族化合物半導体上に少なくとも最表面が窒化物からなる
多層膜により構成された第２の成長マスクを形成し、第
２の成長マスクを用いて第１の窒化物系ＩＩＩ−Ｖ族化
合物半導体上に第２の窒化物系ＩＩＩ−Ｖ族化合物半導
体を選択成長させるようにしてもよい。
最表面が窒化物からなる多層膜により構成された第１の
成長マスクを形成し、第１の成長マスクを用いて基板上
に第１の窒化物系ＩＩＩ−Ｖ族化合物半導体を選択成長
させた後、第１の成長マスクにより覆われていない部分
の基板の上方の部分における第１の窒化物系ＩＩＩ−Ｖ
族化合物半導体上に少なくとも最表面が窒化物からなる
多層膜により構成された第２の成長マスクを形成し、第
２の成長マスクを用いて第１の窒化物系ＩＩＩ−Ｖ族化
合物半導体上に第２の窒化物系ＩＩＩ−Ｖ族化合物半導
体を選択成長させるようにしてもよい。
【００２７】この発明においては、成長マスクをそのま
ま電極として用いることもできる。このときの成長マス
クは、最下層が金属膜などの導電膜であるか、少なくと
もその最表面が導電性の窒化物からなるものである必要
がある。この成長マスクは、具体的には、例えば、金属
膜とその上の窒化膜とからなるもの、金属膜とその上の
窒化物および酸化物からなる膜とその上の窒化膜とから
なるもの、第１の金属膜とその上の上記第１の金属膜と
異なる第２の金属膜とその上の窒化膜とからなるもの、
酸化膜とその上の窒化チタン膜とからなるもの、金属膜
とその上の窒化チタン膜とからなるもの、酸化膜とその
上の窒化物および酸化物からなる膜とその上の窒化チタ
ン膜とからなるもの、第１の金属膜とその上の第１の金
属膜と異なる第２の金属膜とその上の窒化チタン膜とか
らなるもの、などである。酸化膜、金属膜、窒化物およ
び酸化物からなる膜などとしては上述と同様なものを用
いることができる。
ま電極として用いることもできる。このときの成長マス
クは、最下層が金属膜などの導電膜であるか、少なくと
もその最表面が導電性の窒化物からなるものである必要
がある。この成長マスクは、具体的には、例えば、金属
膜とその上の窒化膜とからなるもの、金属膜とその上の
窒化物および酸化物からなる膜とその上の窒化膜とから
なるもの、第１の金属膜とその上の上記第１の金属膜と
異なる第２の金属膜とその上の窒化膜とからなるもの、
酸化膜とその上の窒化チタン膜とからなるもの、金属膜
とその上の窒化チタン膜とからなるもの、酸化膜とその
上の窒化物および酸化物からなる膜とその上の窒化チタ
ン膜とからなるもの、第１の金属膜とその上の第１の金
属膜と異なる第２の金属膜とその上の窒化チタン膜とか
らなるもの、などである。酸化膜、金属膜、窒化物およ
び酸化物からなる膜などとしては上述と同様なものを用
いることができる。
【００２８】この発明において、基板はサファイア基
板、ＳｉＣ基板、Ｓｉ基板、スピネル基板などのほか、
これらの上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長
させたものであってよい。
板、ＳｉＣ基板、Ｓｉ基板、スピネル基板などのほか、
これらの上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長
させたものであってよい。
【００２９】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体の成長には、有機金属化学気相成長（ＭＯ
ＣＶＤ）法、ハイドライド気相成長（ＨＶＰＥ）法、分
子線エピタキシー（ＭＢＥ）法などを用いることができ
る。
化合物半導体の成長には、有機金属化学気相成長（ＭＯ
ＣＶＤ）法、ハイドライド気相成長（ＨＶＰＥ）法、分
子線エピタキシー（ＭＢＥ）法などを用いることができ
る。
【００３０】この発明において、基板はサファイア基
板、ＳｉＣ基板、Ｓｉ基板、スピネル基板などのほか、
これらの上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長
させたものであってよい。
板、ＳｉＣ基板、Ｓｉ基板、スピネル基板などのほか、
これらの上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長
させたものであってよい。
【００３１】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体は、Ｇａ、Ａｌ、Ｉｎ、ＢおよびＴｌから
なる群より選ばれた少なくとも一種類のＩＩＩ族元素
と、少なくともＮを含み、場合によってさらにＡｓまた
はＰを含むＶ族元素とからなる。この窒化物系ＩＩＩ−
Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＡｌＧ
ａＮ、ＡｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＮな
どである。
化合物半導体は、Ｇａ、Ａｌ、Ｉｎ、ＢおよびＴｌから
なる群より選ばれた少なくとも一種類のＩＩＩ族元素
と、少なくともＮを含み、場合によってさらにＡｓまた
はＰを含むＶ族元素とからなる。この窒化物系ＩＩＩ−
Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＡｌＧ
ａＮ、ＡｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＮな
どである。
【００３２】上述のように構成されたこの発明において
は、成長マスクとして、少なくとも最表面が窒化物から
なる多層膜を用いていることにより、その最表面の窒化
物の存在により、窒化物系ＩＩＩ−Ｖ族化合物半導体の
選択成長時に、成長膜の縦方向の結晶軸がよりそろい、
成長膜の縦方向の結晶軸の分布の低減を図ることができ
る。
は、成長マスクとして、少なくとも最表面が窒化物から
なる多層膜を用いていることにより、その最表面の窒化
物の存在により、窒化物系ＩＩＩ−Ｖ族化合物半導体の
選択成長時に、成長膜の縦方向の結晶軸がよりそろい、
成長膜の縦方向の結晶軸の分布の低減を図ることができ
る。
【００３３】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００３４】図９〜図１４はこの発明の第１の実施形態
によるＧａＮ系半導体レーザの製造方法を示す。このＧ
ａＮ系半導体レーザは、ＳＣＨ（Separate Confinement
Heterostructure）構造を有するものである。
によるＧａＮ系半導体レーザの製造方法を示す。このＧ
ａＮ系半導体レーザは、ＳＣＨ（Separate Confinement
Heterostructure）構造を有するものである。
【００３５】この第１の実施形態においては、まず、図
９に示すように、あらかじめ表面が清浄化されたｃ面サ
ファイア基板１上にアンドープＧａＮ層とその上のｎ型
ＧａＮ層とからなるｎ型ＧａＮ／アンドープＧａＮ層２
を成長させる。このｎ型ＧａＮ／アンドープＧａＮ層２
の成長には、ＭＯＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法など
を用いることができる。次に、このｎ型ＧａＮ／アンド
ープＧａＮ層２上に、酸化物または金属からなる第１の
膜３と、窒化物および酸化物または金属からなる第２の
膜４と、導電性の窒化物からなる第３の膜５とを順次形
成する。具体的には、第１の膜３としては例えばＳｉＯ
2 膜やＴｉ膜やＰｔ膜など、第２の膜４としては例えば
ＳｉＮ1-x Ｏx （ただし、０＜ｘ＜１）膜やＴｉ膜やＰ
ｔ膜など、第３の膜５としては例えばＴｉＮ膜やＳｉＮ
膜などを用いる。ここで、後述のように、これらの第１
の膜３、第２の膜４および第３の膜５により形成される
成長マスクを電極として用いることから、第１の膜３お
よび第３の膜５のうちの少なくとも一方は導電性である
必要がある。例えば、第１の膜３としてＴｉ膜やＰｔ膜
などの金属膜を用いる場合には、第３の膜５としては例
えばＴｉＮ膜またはＳｉＮ膜のいずれを用いてもよい
が、第１の膜３としてＳｉＯ2 膜などの酸化膜を用いる
場合には、第３の膜５としては導電性のＴｉＮ膜を用い
る必要がある。これらの第１の膜３、第２の膜４および
第３の膜５の形成には、真空蒸着法、スパッタリング
法、ＣＶＤ法などを用いることができる。第３の膜５と
して用いられるＴｉＮ膜は、直接形成してもよいが、Ｔ
ｉ膜を形成した後、このＴｉ膜を高温のアンモニア（Ｎ
Ｈ3 ）中で熱処理して窒化を行うことにより形成しても
よい。また、必要に応じて、これらの第１の膜３、第２
の膜４および第３の膜５を形成する前に、ｎ型ＧａＮ／
アンドープＧａＮ層２の表面を例えばフッ酸系のエッチ
ングを用いて表面処理を行うことにより、表面の汚れや
酸化膜などを除去して清浄化しておく。
９に示すように、あらかじめ表面が清浄化されたｃ面サ
ファイア基板１上にアンドープＧａＮ層とその上のｎ型
ＧａＮ層とからなるｎ型ＧａＮ／アンドープＧａＮ層２
を成長させる。このｎ型ＧａＮ／アンドープＧａＮ層２
の成長には、ＭＯＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法など
を用いることができる。次に、このｎ型ＧａＮ／アンド
ープＧａＮ層２上に、酸化物または金属からなる第１の
膜３と、窒化物および酸化物または金属からなる第２の
膜４と、導電性の窒化物からなる第３の膜５とを順次形
成する。具体的には、第１の膜３としては例えばＳｉＯ
2 膜やＴｉ膜やＰｔ膜など、第２の膜４としては例えば
ＳｉＮ1-x Ｏx （ただし、０＜ｘ＜１）膜やＴｉ膜やＰ
ｔ膜など、第３の膜５としては例えばＴｉＮ膜やＳｉＮ
膜などを用いる。ここで、後述のように、これらの第１
の膜３、第２の膜４および第３の膜５により形成される
成長マスクを電極として用いることから、第１の膜３お
よび第３の膜５のうちの少なくとも一方は導電性である
必要がある。例えば、第１の膜３としてＴｉ膜やＰｔ膜
などの金属膜を用いる場合には、第３の膜５としては例
えばＴｉＮ膜またはＳｉＮ膜のいずれを用いてもよい
が、第１の膜３としてＳｉＯ2 膜などの酸化膜を用いる
場合には、第３の膜５としては導電性のＴｉＮ膜を用い
る必要がある。これらの第１の膜３、第２の膜４および
第３の膜５の形成には、真空蒸着法、スパッタリング
法、ＣＶＤ法などを用いることができる。第３の膜５と
して用いられるＴｉＮ膜は、直接形成してもよいが、Ｔ
ｉ膜を形成した後、このＴｉ膜を高温のアンモニア（Ｎ
Ｈ3 ）中で熱処理して窒化を行うことにより形成しても
よい。また、必要に応じて、これらの第１の膜３、第２
の膜４および第３の膜５を形成する前に、ｎ型ＧａＮ／
アンドープＧａＮ層２の表面を例えばフッ酸系のエッチ
ングを用いて表面処理を行うことにより、表面の汚れや
酸化膜などを除去して清浄化しておく。
【００３６】次に、図１０に示すように、第３の膜５上
に、リソグラフィーにより、半導体レーザのストライプ
方向に垂直な方向に延びるストライプ形状のレジストパ
ターン６を所定周期で形成する。このレジストパターン
６の延びる方向は、例えば、ｃ面サファイア基板１の
〈１１−２０〉方向に垂直な方向である。
に、リソグラフィーにより、半導体レーザのストライプ
方向に垂直な方向に延びるストライプ形状のレジストパ
ターン６を所定周期で形成する。このレジストパターン
６の延びる方向は、例えば、ｃ面サファイア基板１の
〈１１−２０〉方向に垂直な方向である。
【００３７】次に、図１１に示すように、レジストパタ
ーン６をマスクとして第３の膜５、第２の膜４および第
１の膜３を順次エッチングすることにより、第１の膜
３、第２の膜４および第３の膜５からなる成長マスク７
を形成する。この成長マスク７の幅は、必要に応じて選
ぶことができるが、例えば４．８μｍ以下とする。この
エッチングには、例えば、反応性イオンエッチング（Ｒ
ＩＥ）法のようなドライエッチング法や、フッ酸系のエ
ッチング液を用いたウエットエッチング法などを用いる
ことができる。
ーン６をマスクとして第３の膜５、第２の膜４および第
１の膜３を順次エッチングすることにより、第１の膜
３、第２の膜４および第３の膜５からなる成長マスク７
を形成する。この成長マスク７の幅は、必要に応じて選
ぶことができるが、例えば４．８μｍ以下とする。この
エッチングには、例えば、反応性イオンエッチング（Ｒ
ＩＥ）法のようなドライエッチング法や、フッ酸系のエ
ッチング液を用いたウエットエッチング法などを用いる
ことができる。
【００３８】次に、図１２に示すように、レジストパタ
ーン６を除去する。
ーン６を除去する。
【００３９】次に、成長マスク７が形成されたｃ面サフ
ァイア基板１をＭＯＣＶＤ装置の反応管内に導入する。
この反応管は例えば石英やステンレス鋼などからなる。
そして、この反応管内にＮ原料として例えばアンモニア
（ＮＨ3 ）、Ｇａ原料として例えばトリメチルガリウム
（ＴＭＧ）またはトリエチルガリウム（ＴＥＧａ）、キ
ャリアガスとして例えば水素（Ｈ2 ）または窒素
（Ｎ2 ）、ｎ型ドーパントとして例えばシラン（ＳｉＨ
4 ）を同時に供給する。この際、選択成長を良好に行わ
せるために、好適には、成長速度が６μｍ以下となるよ
うに原料の供給量を調整する。さらに、基板温度は、例
えば５００℃以上１２００℃以下とする。これは、５０
０℃未満の低温では、成長マスク７が形成されたｃ面サ
ファイア基板１上に供給される原料に対して十分なマイ
グレーションエネルギーが与えられず、良質なＧａＮ層
を成長させることができず、一方、１２００℃より高温
では、原料の付着係数が低下しすぎて十分な成長速度を
確保することができないことや、反応管の安全性に問題
が生じるからである。このようにして、図１３に示すよ
うに、成長マスク７が形成されたｎ型ＧａＮ／アンドー
プＧａＮ層２上で選択成長が起こり、縦方向の結晶軸の
分布が非常に小さく抑えられた、良好な結晶性を持つｎ
型ＧａＮ層８が連続膜として得られる。
ァイア基板１をＭＯＣＶＤ装置の反応管内に導入する。
この反応管は例えば石英やステンレス鋼などからなる。
そして、この反応管内にＮ原料として例えばアンモニア
（ＮＨ3 ）、Ｇａ原料として例えばトリメチルガリウム
（ＴＭＧ）またはトリエチルガリウム（ＴＥＧａ）、キ
ャリアガスとして例えば水素（Ｈ2 ）または窒素
（Ｎ2 ）、ｎ型ドーパントとして例えばシラン（ＳｉＨ
4 ）を同時に供給する。この際、選択成長を良好に行わ
せるために、好適には、成長速度が６μｍ以下となるよ
うに原料の供給量を調整する。さらに、基板温度は、例
えば５００℃以上１２００℃以下とする。これは、５０
０℃未満の低温では、成長マスク７が形成されたｃ面サ
ファイア基板１上に供給される原料に対して十分なマイ
グレーションエネルギーが与えられず、良質なＧａＮ層
を成長させることができず、一方、１２００℃より高温
では、原料の付着係数が低下しすぎて十分な成長速度を
確保することができないことや、反応管の安全性に問題
が生じるからである。このようにして、図１３に示すよ
うに、成長マスク７が形成されたｎ型ＧａＮ／アンドー
プＧａＮ層２上で選択成長が起こり、縦方向の結晶軸の
分布が非常に小さく抑えられた、良好な結晶性を持つｎ
型ＧａＮ層８が連続膜として得られる。
【００４０】次に、図１４に示すように、引き続いてＭ
ＯＣＶＤ法によりｎ型ＧａＮ層８上に、ｎ型ＧａＮ層
９、ｎ型ＡｌＧａＮクラッド層１０、ｎ型ＧａＮ光導波
層１１、例えばＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多
重量子井戸構造の活性層１２、ｐ型ＧａＮ光導波層１
３、ｐ型ＡｌＧａＮクラッド層１４およびｐ型ＧａＮコ
ンタクト層１５を順次成長させる。このとき、これらの
層の下地となるｎ型ＧａＮ層８が低結晶欠陥密度の高品
質の単結晶であることから、これらの層もまた低結晶欠
陥密度の高品質の単結晶となる。ここで、Ｉｎを含まな
い層であるｎ型ＧａＮ層９、ｎ型ＡｌＧａＮクラッド層
１０、ｎ型ＧａＮ光導波層１１、ｐ型ＧａＮ光導波層１
３、ｐ型ＡｌＧａＮクラッド層１４およびｐ型ＧａＮコ
ンタクト層１５の成長温度は例えば１０００℃程度と
し、Ｉｎを含む層であるＧａ1-x ＩｎxＮ／Ｇａ1-y Ｉ
ｎy Ｎ多重量子井戸構造の活性層１２の成長温度は例え
ば７００〜８００℃とする。また、これらの層の厚さの
一例を挙げると、ｎ型ＧａＮ層９は３μｍ、ｎ型ＡｌＧ
ａＮクラッド層１０は０．５μｍ、ｎ型ＧａＮ光導波層
１１は０．１μｍ、ｐ型ＧａＮ光導波層１２は０．１μ
ｍ、ｐ型ＡｌＧａＮクラッド層１４は０．５μｍ、ｐ型
ＧａＮコンタクト層１５は０．５μｍとする。ｎ型Ａｌ
ＧａＮクラッド層１０およびｐ型ＡｌＧａＮクラッド層
１４のＡｌ組成は例えば０．１とする。また、ｎ型Ｇａ
Ｎ層９、ｎ型ＡｌＧａＮクラッド層１０およびｎ型Ｇａ
Ｎ光導波層１１にはドナーとして例えばＳｉをドープ
し、ｐ型ＧａＮ光導波層１３、ｐ型ＡｌＧａＮクラッド
層１４およびｐ型ＧａＮコンタクト層１５にはアクセプ
タとして例えばＭｇをドープする。この後、これらの層
にドープされたドナーおよびアクセプタの電気的活性
化、特にｐ型ＧａＮ光導波層１３、ｐ型ＡｌＧａＮクラ
ッド層１４およびｐ型ＧａＮコンタクト層１５にドープ
されたアクセプタの電気的活性化のための熱処理を行
う。この熱処理の温度は例えば７００℃程度とする。
ＯＣＶＤ法によりｎ型ＧａＮ層８上に、ｎ型ＧａＮ層
９、ｎ型ＡｌＧａＮクラッド層１０、ｎ型ＧａＮ光導波
層１１、例えばＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多
重量子井戸構造の活性層１２、ｐ型ＧａＮ光導波層１
３、ｐ型ＡｌＧａＮクラッド層１４およびｐ型ＧａＮコ
ンタクト層１５を順次成長させる。このとき、これらの
層の下地となるｎ型ＧａＮ層８が低結晶欠陥密度の高品
質の単結晶であることから、これらの層もまた低結晶欠
陥密度の高品質の単結晶となる。ここで、Ｉｎを含まな
い層であるｎ型ＧａＮ層９、ｎ型ＡｌＧａＮクラッド層
１０、ｎ型ＧａＮ光導波層１１、ｐ型ＧａＮ光導波層１
３、ｐ型ＡｌＧａＮクラッド層１４およびｐ型ＧａＮコ
ンタクト層１５の成長温度は例えば１０００℃程度と
し、Ｉｎを含む層であるＧａ1-x ＩｎxＮ／Ｇａ1-y Ｉ
ｎy Ｎ多重量子井戸構造の活性層１２の成長温度は例え
ば７００〜８００℃とする。また、これらの層の厚さの
一例を挙げると、ｎ型ＧａＮ層９は３μｍ、ｎ型ＡｌＧ
ａＮクラッド層１０は０．５μｍ、ｎ型ＧａＮ光導波層
１１は０．１μｍ、ｐ型ＧａＮ光導波層１２は０．１μ
ｍ、ｐ型ＡｌＧａＮクラッド層１４は０．５μｍ、ｐ型
ＧａＮコンタクト層１５は０．５μｍとする。ｎ型Ａｌ
ＧａＮクラッド層１０およびｐ型ＡｌＧａＮクラッド層
１４のＡｌ組成は例えば０．１とする。また、ｎ型Ｇａ
Ｎ層９、ｎ型ＡｌＧａＮクラッド層１０およびｎ型Ｇａ
Ｎ光導波層１１にはドナーとして例えばＳｉをドープ
し、ｐ型ＧａＮ光導波層１３、ｐ型ＡｌＧａＮクラッド
層１４およびｐ型ＧａＮコンタクト層１５にはアクセプ
タとして例えばＭｇをドープする。この後、これらの層
にドープされたドナーおよびアクセプタの電気的活性
化、特にｐ型ＧａＮ光導波層１３、ｐ型ＡｌＧａＮクラ
ッド層１４およびｐ型ＧａＮコンタクト層１５にドープ
されたアクセプタの電気的活性化のための熱処理を行
う。この熱処理の温度は例えば７００℃程度とする。
【００４１】次に、ｐ型ＧａＮコンタクト層１５上に、
例えばｃ面サファイア基板１の〈１１−２０〉方向に延
びる所定幅のストライプ形状のレジストパターン（図示
せず）を形成した後、このレジストパターンをマスクと
して、例えばＲＩＥ法によりｎ型ＧａＮ／アンドープＧ
ａＮ層８および成長マスク７が露出するまでエッチング
することにより、ｐ型ＧａＮコンタクト層１５、ｐ型Ａ
ｌＧａＮクラッド層１４、ｐ型ＧａＮ光導波層１３、活
性層１２、ｎ型ＧａＮ光導波層１１、ｎ型ＡｌＧａＮク
ラッド層１０、ｎ型ＧａＮ層９およびｎ型ＧａＮ層８を
メサ形状にパターニングする。
例えばｃ面サファイア基板１の〈１１−２０〉方向に延
びる所定幅のストライプ形状のレジストパターン（図示
せず）を形成した後、このレジストパターンをマスクと
して、例えばＲＩＥ法によりｎ型ＧａＮ／アンドープＧ
ａＮ層８および成長マスク７が露出するまでエッチング
することにより、ｐ型ＧａＮコンタクト層１５、ｐ型Ａ
ｌＧａＮクラッド層１４、ｐ型ＧａＮ光導波層１３、活
性層１２、ｎ型ＧａＮ光導波層１１、ｎ型ＡｌＧａＮク
ラッド層１０、ｎ型ＧａＮ層９およびｎ型ＧａＮ層８を
メサ形状にパターニングする。
【００４２】次に、エッチングマスクに用いたレジスト
パターンを除去した後、ｐ型ＧａＮコンタクト層１５上
に例えばＮｉ／Ａｕ膜やＮｉ／Ｐｔ／Ａｕ膜などからな
るｐ側電極１６を形成するとともに、メサ部に隣接する
部分のｎ型ＧａＮ／アンドープＧａＮ層２および成長マ
スク７上に例えばＴｉ／Ａｌ膜からなるｎ側電極１７を
形成する。このｎ側電極１７は、成長マスク７およびｎ
型ＧａＮ／アンドープＧａＮ層８を介してｎ型ＧａＮ層
８と電気的に接続されている。
パターンを除去した後、ｐ型ＧａＮコンタクト層１５上
に例えばＮｉ／Ａｕ膜やＮｉ／Ｐｔ／Ａｕ膜などからな
るｐ側電極１６を形成するとともに、メサ部に隣接する
部分のｎ型ＧａＮ／アンドープＧａＮ層２および成長マ
スク７上に例えばＴｉ／Ａｌ膜からなるｎ側電極１７を
形成する。このｎ側電極１７は、成長マスク７およびｎ
型ＧａＮ／アンドープＧａＮ層８を介してｎ型ＧａＮ層
８と電気的に接続されている。
【００４３】この後、上述のようにしてレーザ構造が形
成されたｃ面サファイア基板１を劈開などによりバー状
に加工して両共振器端面を形成し、さらにこれらの共振
器端面に端面コーティングを施した後、このバーを劈開
などによりチップ化する。以上により、目的とするＳＣ
Ｈ構造のＧａＮ系半導体レーザが製造される。
成されたｃ面サファイア基板１を劈開などによりバー状
に加工して両共振器端面を形成し、さらにこれらの共振
器端面に端面コーティングを施した後、このバーを劈開
などによりチップ化する。以上により、目的とするＳＣ
Ｈ構造のＧａＮ系半導体レーザが製造される。
【００４４】以上のように、この第１の実施形態によれ
ば、成長マスク７を用いた選択成長により縦方向の結晶
軸の方位がそろった良好な結晶性を持つｎ型ＧａＮ層８
を成長させ、その上にレーザ構造を形成するＧａＮ系半
導体層を成長させていることにより、特性が良好で、寿
命が長く、信頼性が高いＧａＮ系半導体レーザを実現す
ることができる。
ば、成長マスク７を用いた選択成長により縦方向の結晶
軸の方位がそろった良好な結晶性を持つｎ型ＧａＮ層８
を成長させ、その上にレーザ構造を形成するＧａＮ系半
導体層を成長させていることにより、特性が良好で、寿
命が長く、信頼性が高いＧａＮ系半導体レーザを実現す
ることができる。
【００４５】また、この第１の実施形態によるＧａＮ系
半導体レーザにおいては、成長マスク７の最下層および
最上層のうちの少なくとも一方は低比抵抗の金属膜また
はＴｉＮ膜であるため、動作時にｐ側電極１６とｎ側電
極１７との間に電流を流したとき、この電流は図１５に
示すように低抵抗の成長マスク７を通して流れる。この
ため、ｎ型ＧａＮ／アンドープＧａＮ層８の厚さやキャ
リア濃度などの動作電圧への影響がなく、動作電圧の低
減を図ることができる。これは、図１６に示すように、
この一実施形態のように導電性の成長マスクを用いない
場合には、ｐ側電極１６とｎ側電極１７との間に流す電
流は比抵抗が金属やＴｉＮなどに比べて高いｎ型ＧａＮ
／アンドープＧａＮ層２を流れ、したがってｎ型ＧａＮ
／アンドープＧａＮ層８の厚さやキャリア濃度などが動
作電圧に影響することと比べて有利である。
半導体レーザにおいては、成長マスク７の最下層および
最上層のうちの少なくとも一方は低比抵抗の金属膜また
はＴｉＮ膜であるため、動作時にｐ側電極１６とｎ側電
極１７との間に電流を流したとき、この電流は図１５に
示すように低抵抗の成長マスク７を通して流れる。この
ため、ｎ型ＧａＮ／アンドープＧａＮ層８の厚さやキャ
リア濃度などの動作電圧への影響がなく、動作電圧の低
減を図ることができる。これは、図１６に示すように、
この一実施形態のように導電性の成長マスクを用いない
場合には、ｐ側電極１６とｎ側電極１７との間に流す電
流は比抵抗が金属やＴｉＮなどに比べて高いｎ型ＧａＮ
／アンドープＧａＮ層２を流れ、したがってｎ型ＧａＮ
／アンドープＧａＮ層８の厚さやキャリア濃度などが動
作電圧に影響することと比べて有利である。
【００４６】次に、この発明の第２の実施形態によるＧ
ａＮ系半導体レーザの製造方法について説明する。この
ＧａＮ系半導体レーザもＳＣＨ構造を有するものであ
る。
ａＮ系半導体レーザの製造方法について説明する。この
ＧａＮ系半導体レーザもＳＣＨ構造を有するものであ
る。
【００４７】図１７に示すように、この第２の実施形態
においては、成長マスク７を半導体レーザのストライプ
方向と平行に形成する。この成長マスク７は、少なくと
もその最表面が窒化物からなる多層膜により構成され
る。この場合、この窒化物は導電性であっても絶縁性で
あってもよい。そして、第１の実施形態と同様にして、
成長マスク７を用いてｎ型ＧａＮ層８を選択成長させ、
その上に、ｎ型ＧａＮ層９、ｎ型ＡｌＧａＮクラッド層
１０、ｎ型ＧａＮ光導波層１１、例えばＧａ1-xＩｎx
Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１２、
ｐ型ＧａＮ光導波層１３、ｐ型ＡｌＧａＮクラッド層１
４およびｐ型ＧａＮコンタクト層１５を順次成長させ
る。
においては、成長マスク７を半導体レーザのストライプ
方向と平行に形成する。この成長マスク７は、少なくと
もその最表面が窒化物からなる多層膜により構成され
る。この場合、この窒化物は導電性であっても絶縁性で
あってもよい。そして、第１の実施形態と同様にして、
成長マスク７を用いてｎ型ＧａＮ層８を選択成長させ、
その上に、ｎ型ＧａＮ層９、ｎ型ＡｌＧａＮクラッド層
１０、ｎ型ＧａＮ光導波層１１、例えばＧａ1-xＩｎx
Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１２、
ｐ型ＧａＮ光導波層１３、ｐ型ＡｌＧａＮクラッド層１
４およびｐ型ＧａＮコンタクト層１５を順次成長させ
る。
【００４８】次に、ｐ型ＧａＮコンタクト層１５上に、
例えばｃ面サファイア基板１の〈１１−２０〉方向に延
びる所定幅のストライプ形状のレジストパターン（図示
せず）を形成した後、このレジストパターンをマスクと
して、例えばＲＩＥ法によりｎ型ＧａＮ層９が露出する
までエッチングすることにより、ｐ型ＧａＮコンタクト
層１５、ｐ型ＡｌＧａＮクラッド層１４、ｐ型ＧａＮ光
導波層１３、活性層１２、ｎ型ＧａＮ光導波層１１およ
びｎ型ＡｌＧａＮクラッド層１０をストライプ状にパタ
ーニングする。
例えばｃ面サファイア基板１の〈１１−２０〉方向に延
びる所定幅のストライプ形状のレジストパターン（図示
せず）を形成した後、このレジストパターンをマスクと
して、例えばＲＩＥ法によりｎ型ＧａＮ層９が露出する
までエッチングすることにより、ｐ型ＧａＮコンタクト
層１５、ｐ型ＡｌＧａＮクラッド層１４、ｐ型ＧａＮ光
導波層１３、活性層１２、ｎ型ＧａＮ光導波層１１およ
びｎ型ＡｌＧａＮクラッド層１０をストライプ状にパタ
ーニングする。
【００４９】次に、エッチングマスクに用いたレジスト
パターンを除去した後、ｐ型ＧａＮコンタクト層１５上
にｐ側電極１６を形成するとともに、メサ部に隣接する
部分のｎ型ＧａＮ層９上にｎ側電極１７を形成する。
パターンを除去した後、ｐ型ＧａＮコンタクト層１５上
にｐ側電極１６を形成するとともに、メサ部に隣接する
部分のｎ型ＧａＮ層９上にｎ側電極１７を形成する。
【００５０】この後、上述のようにしてレーザ構造が形
成されたｃ面サファイア基板１を劈開などによりバー状
に加工して両共振器端面を形成し、さらにこれらの共振
器端面に端面コーティングを施した後、このバーを劈開
などによりチップ化する。以上により、目的とするＳＣ
Ｈ構造のＧａＮ系半導体レーザが製造される。
成されたｃ面サファイア基板１を劈開などによりバー状
に加工して両共振器端面を形成し、さらにこれらの共振
器端面に端面コーティングを施した後、このバーを劈開
などによりチップ化する。以上により、目的とするＳＣ
Ｈ構造のＧａＮ系半導体レーザが製造される。
【００５１】この第２の実施形態によれば、成長マスク
７を用いた選択成長により縦方向の結晶軸の方位がそろ
った良好な結晶性を持つｎ型ＧａＮ層８を成長させ、そ
の上にレーザ構造を形成するＧａＮ系半導体層を成長さ
せていることにより、特性が良好で、寿命が長く、信頼
性が高いＧａＮ系半導体レーザを実現することができ
る。
７を用いた選択成長により縦方向の結晶軸の方位がそろ
った良好な結晶性を持つｎ型ＧａＮ層８を成長させ、そ
の上にレーザ構造を形成するＧａＮ系半導体層を成長さ
せていることにより、特性が良好で、寿命が長く、信頼
性が高いＧａＮ系半導体レーザを実現することができ
る。
【００５２】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００５３】例えば、上述の第１および第２の実施形態
において挙げた数値、構造、基板、原料、プロセスなど
はあくまでも例に過ぎず、必要に応じて、これらと異な
る数値、構造、基板、原料、プロセスなどを用いてもよ
い。
において挙げた数値、構造、基板、原料、プロセスなど
はあくまでも例に過ぎず、必要に応じて、これらと異な
る数値、構造、基板、原料、プロセスなどを用いてもよ
い。
【００５４】また、上述の第１および第２の実施形態に
おいては、成長マスク７の延びる方向をｃ面サファイア
基板１の〈１１−２０〉方向に設定しているが、このス
トライプ形状の成長マスク７の延びる方向は例えば〈１
−１００〉方向に設定してもよい。
おいては、成長マスク７の延びる方向をｃ面サファイア
基板１の〈１１−２０〉方向に設定しているが、このス
トライプ形状の成長マスク７の延びる方向は例えば〈１
−１００〉方向に設定してもよい。
【００５５】また、上述の第１および第２の実施形態に
おいては、基板としてｃ面サファイア基板を用いている
が、必要に応じて、ＳｉＣ基板、Ｓｉ基板、スピネル基
板などを用いてもよい。
おいては、基板としてｃ面サファイア基板を用いている
が、必要に応じて、ＳｉＣ基板、Ｓｉ基板、スピネル基
板などを用いてもよい。
【００５６】さらに、上述の第１および第２の実施形態
においては、この発明をＧａＮ系半導体レーザの製造に
適用した場合について説明したが、この発明は、ＧａＮ
系発光ダイオードはもちろん、ＧａＮ系ＦＥＴなどのＧ
ａＮ系電子走行素子の製造に適用してもよい。
においては、この発明をＧａＮ系半導体レーザの製造に
適用した場合について説明したが、この発明は、ＧａＮ
系発光ダイオードはもちろん、ＧａＮ系ＦＥＴなどのＧ
ａＮ系電子走行素子の製造に適用してもよい。
【００５７】
【発明の効果】以上説明したように、この発明による半
導体装置の製造方法によれば、成長マスクとして、少な
くとも最表面が窒化チタンからなる多層膜を用いるとと
もに、多層膜の窒化チタンを電極として用いることによ
り、低結晶欠陥密度で高品質の単結晶の窒化物系ＩＩＩ
−Ｖ族化合物半導体を成長させることができ、この窒化
物系ＩＩＩ−Ｖ族化合物半導体を用いて特性が良好な高
性能の半導体装置を製造することができる。
導体装置の製造方法によれば、成長マスクとして、少な
くとも最表面が窒化チタンからなる多層膜を用いるとと
もに、多層膜の窒化チタンを電極として用いることによ
り、低結晶欠陥密度で高品質の単結晶の窒化物系ＩＩＩ
−Ｖ族化合物半導体を成長させることができ、この窒化
物系ＩＩＩ−Ｖ族化合物半導体を用いて特性が良好な高
性能の半導体装置を製造することができる。
【００５８】
【００５９】
【図１】成長マスクとしてＳｉＯ2 マスクを用いて選択
成長させたＧａＮ層にマスクに対して平行方向にＸ線を
入射した場合におけるＸ線回折スペクトルの測定結果を
示す略線図である。
成長させたＧａＮ層にマスクに対して平行方向にＸ線を
入射した場合におけるＸ線回折スペクトルの測定結果を
示す略線図である。
【図２】成長マスクとしてＳｉＯ2 マスクを用いて選択
成長させたＧａＮ層にマスクに対して垂直方向にＸ線を
入射した場合におけるＸ線回折スペクトルの測定結果を
示す略線図である。
成長させたＧａＮ層にマスクに対して垂直方向にＸ線を
入射した場合におけるＸ線回折スペクトルの測定結果を
示す略線図である。
【図３】マスクに対して平行方向にＸ線を入射する様子
を示す略線図である。
を示す略線図である。
【図４】マスクに対して垂直方向にＸ線を入射する様子
を示す略線図である。
を示す略線図である。
【図５】成長マスクとしてＳｉＯ2 マスクを用いて選択
成長させたＧａＮ層の結晶軸の傾きを模式的に示す略線
図である。
成長させたＧａＮ層の結晶軸の傾きを模式的に示す略線
図である。
【図６】成長マスクとしてＳｉＮ／ＳｉＯ2 マスクを用
いて選択成長させたＧａＮ層にマスクに対して平行方向
にＸ線を入射した場合におけるＸ線回折スペクトルの測
定結果を示す略線図である。
いて選択成長させたＧａＮ層にマスクに対して平行方向
にＸ線を入射した場合におけるＸ線回折スペクトルの測
定結果を示す略線図である。
【図７】成長マスクとしてＳｉＮ／ＳｉＯ2 マスクを用
いて選択成長させたＧａＮ層にマスクに対して垂直方向
にＸ線を入射した場合におけるＸ線回折スペクトルの測
定結果を示す略線図である。
いて選択成長させたＧａＮ層にマスクに対して垂直方向
にＸ線を入射した場合におけるＸ線回折スペクトルの測
定結果を示す略線図である。
【図８】成長マスクとして最表面が窒化物からなるマス
クを用いて選択成長させたＧａＮ層の結晶軸の傾きを模
式的に示す略線図である。
クを用いて選択成長させたＧａＮ層の結晶軸の傾きを模
式的に示す略線図である。
【図９】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。
体レーザの製造方法を説明するための断面図である。
【図１０】この発明の第１の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための断面図である。
導体レーザの製造方法を説明するための断面図である。
【図１１】この発明の第１の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための断面図である。
導体レーザの製造方法を説明するための断面図である。
【図１２】この発明の第１の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための断面図である。
導体レーザの製造方法を説明するための断面図である。
【図１３】この発明の第１の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための断面図である。
導体レーザの製造方法を説明するための断面図である。
【図１４】この発明の第１の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための斜視図である。
導体レーザの製造方法を説明するための斜視図である。
【図１５】この発明の第１の実施形態によるＧａＮ系半
導体レーザにおける電流経路を説明するための断面図で
ある。
導体レーザにおける電流経路を説明するための断面図で
ある。
【図１６】導電性の成長マスクを用いないＧａＮ系半導
体レーザにおける電流経路を説明するための断面図であ
る。
体レーザにおける電流経路を説明するための断面図であ
る。
【図１７】この発明の第２の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための斜視図である。
導体レーザの製造方法を説明するための斜視図である。
１・・・ｃ面サファイア基板、２・・・ｎ型ＧａＮ／ア
ンドープＧａＮ層、３・・・第１の膜、４・・・第２の
膜、５・・・第３の膜、７・・・成長マスク、８、９・
・・ｎ型ＧａＮ層、１０・・・ｎ型ＡｌＧａＮクラッド
層、１２・・・活性層、１４・・・ｐ型ＡｌＧａＮクラ
ッド層、１５・・・ｐ型ＧａＮコンタクト層、１６・・
・ｐ側電極、１７・・・ｎ側電極
ンドープＧａＮ層、３・・・第１の膜、４・・・第２の
膜、５・・・第３の膜、７・・・成長マスク、８、９・
・・ｎ型ＧａＮ層、１０・・・ｎ型ＡｌＧａＮクラッド
層、１２・・・活性層、１４・・・ｐ型ＡｌＧａＮクラ
ッド層、１５・・・ｐ型ＧａＮコンタクト層、１６・・
・ｐ側電極、１７・・・ｎ側電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 喜嶋 悟
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(72)発明者 船戸 健次
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(72)発明者 冨谷 茂隆
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(56)参考文献 特開 平９−55536（ＪＰ，Ａ)
特開 平11−214744（ＪＰ，Ａ)
特開 昭60−62178（ＪＰ，Ａ)
特開2000−77770（ＪＰ，Ａ)
特開2000−114597（ＪＰ，Ａ)
特開2000−77712（ＪＰ，Ａ)
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ,
1998年，72［８］，ｐ．921−923
Ｊ．Ｃｒｙｓ．Ｇｒｏｗｔｈ ，1998
年，189／190，ｐ．97−102
Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔ
ｒｏｎ，1997年， 41［２］，ｐｐ.
165−168
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ,
1998年，72［２］，ｐ．211−213
Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈ
ｎｏｌ．，1998年，13，ｐ．1322−1327
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01S 5/00 - 5/50
H01L 33/00
H01L 21/205
Claims (9)
- 【請求項１】 基板上に成長マスクを形成し、上記成長
マスクを用いて上記基板上に窒化物系ＩＩＩ−Ｖ族化合
物半導体を選択成長させるようにした半導体装置の製造
方法において、 上記成長マスクとして、少なくとも最表面が窒化チタン
からなる多層膜を用いるとともに、上記多層膜の上記窒
化チタンを電極として用いる ことを特徴とする半導体装
置の製造方法。 - 【請求項２】 上記成長マスクが金属膜とその上の窒化
チタン膜とからなることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 上記成長マスクが金属膜とその上の窒化
物および酸化物からなる膜とその上の窒化チタン膜とか
らなることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項４】 上記成長マスクが第１の金属膜とその上
の上記第１の金属膜と異なる第２の金属膜とその上の窒
化チタン膜とからなることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項５】 上記成長マスクが酸化膜とその上の窒化
チタン膜とからなることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項６】 上記成長マスクが酸化膜とその上の窒化
物および酸化物からなる膜とその上の窒化チタン膜とか
らなることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項７】 上記成長マスクはストライプ形状を有す
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項８】 上記基板はサファイア基板、ＳｉＣ基
板、Ｓｉ基板、スピネル基板またはこれらの上に窒化物
系ＩＩＩ−Ｖ族化合物半導体を成長させたものであるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項９】 上記半導体装置は半導体レーザ、発光ダ
イオードまたは電子走行素子であることを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33585198A JP3470623B2 (ja) | 1998-11-26 | 1998-11-26 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 |
| TW088120266A TW429660B (en) | 1998-11-26 | 1999-11-19 | Growth method of a nitride III-V compound semiconductor, manufacturing method of a semiconductor device, and semiconductor device |
| SG9905771A SG93850A1 (en) | 1998-11-26 | 1999-11-19 | Growth method of a nitride iii-v compound semiconductor, manufacturing method of a semiconductor device, and semiconductor device |
| EP99123367A EP1005067B1 (en) | 1998-11-26 | 1999-11-23 | Growth method of a nitride III-V compound semiconductor and manufacturing method of a semiconductor device |
| DE69936564T DE69936564T2 (de) | 1998-11-26 | 1999-11-23 | Züchtungsverfahren für einen III-V-Nitridverbindungshalbleiter und Herstellungsverfahren für ein Halbleiterbauelement |
| US09/448,584 US6682991B1 (en) | 1998-11-26 | 1999-11-24 | Growth method of a nitride III-V compound semiconductor, manufacturing method of a semiconductor device, and semiconductor device |
| KR1019990052590A KR100724010B1 (ko) | 1998-11-26 | 1999-11-25 | 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장 방법, 반도체장치의 제조 방법 및 반도체 장치 |
| CNB991243889A CN1147921C (zh) | 1998-11-26 | 1999-11-26 | 氮化物半导体的生长方法、半导体器件及其制造方法 |
| CNB031278647A CN1302519C (zh) | 1998-11-26 | 1999-11-26 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33585198A JP3470623B2 (ja) | 1998-11-26 | 1998-11-26 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003108074A Division JP2003289047A (ja) | 2003-04-11 | 2003-04-11 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164988A JP2000164988A (ja) | 2000-06-16 |
| JP3470623B2 true JP3470623B2 (ja) | 2003-11-25 |
Family
ID=18293109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33585198A Expired - Lifetime JP3470623B2 (ja) | 1998-11-26 | 1998-11-26 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6682991B1 (ja) |
| EP (1) | EP1005067B1 (ja) |
| JP (1) | JP3470623B2 (ja) |
| KR (1) | KR100724010B1 (ja) |
| CN (2) | CN1147921C (ja) |
| DE (1) | DE69936564T2 (ja) |
| SG (1) | SG93850A1 (ja) |
| TW (1) | TW429660B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3702700B2 (ja) * | 1999-03-31 | 2005-10-05 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 |
| US6812053B1 (en) | 1999-10-14 | 2004-11-02 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures |
| DE10056645B4 (de) * | 2000-11-09 | 2007-03-08 | Azzurro Semiconductors Ag | Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden |
| JP2003008143A (ja) * | 2001-06-18 | 2003-01-10 | Sony Corp | マルチビーム半導体レーザ素子 |
| JP4767987B2 (ja) * | 2002-12-05 | 2011-09-07 | 日本碍子株式会社 | 半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法 |
| JP4457576B2 (ja) * | 2003-05-08 | 2010-04-28 | 住友電気工業株式会社 | Ｉｉｉ−ｖ族化合物結晶およびその製造方法 |
| US20070184671A1 (en) * | 2003-05-30 | 2007-08-09 | Showa Denko K.K. | Method for production of group lll nitride semiconductor device |
| DE10335080A1 (de) | 2003-07-31 | 2005-03-03 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE10335081A1 (de) | 2003-07-31 | 2005-03-03 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip |
| CN100372138C (zh) * | 2005-07-13 | 2008-02-27 | 晶能光电（江西）有限公司 | 在硅衬底上制备铟镓铝氮材料的方法 |
| US7638810B2 (en) * | 2005-09-09 | 2009-12-29 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | GaN laser with refractory metal ELOG masks for intracavity contact |
| CN100362133C (zh) * | 2005-09-26 | 2008-01-16 | 中国地质大学（北京） | 一种硬质耐磨保护薄膜的制备方法 |
| CN100424224C (zh) * | 2006-07-20 | 2008-10-08 | 上海交通大学 | 反应磁控溅射TiN/SiO2硬质纳米多层涂层的制备方法 |
| JP4884866B2 (ja) * | 2006-07-25 | 2012-02-29 | 三菱電機株式会社 | 窒化物半導体装置の製造方法 |
| US8362503B2 (en) * | 2007-03-09 | 2013-01-29 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures |
| CN102163667B (zh) * | 2008-01-14 | 2014-04-16 | 晶元光电股份有限公司 | 半导体发光结构 |
| KR101449035B1 (ko) * | 2008-04-30 | 2014-10-08 | 엘지이노텍 주식회사 | 반도체 발광소자 |
| CN102044484A (zh) * | 2009-10-23 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件上的钨塞制造方法 |
| JP5370279B2 (ja) * | 2010-06-11 | 2013-12-18 | 豊田合成株式会社 | ｎ型ＩＩＩ族窒化物半導体の製造方法 |
| CN102354659B (zh) * | 2011-11-02 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | 掩膜成核消除方法以及选择性外延生长方法 |
| JP2015521365A (ja) * | 2012-04-13 | 2015-07-27 | タンデム スン アーベー | エピタキシャル成長に基づく半導体メソッドデバイスの製造方法 |
| CN103165779B (zh) * | 2013-02-08 | 2016-04-06 | 芜湖德豪润达光电科技有限公司 | Led半导体元件及其制造方法 |
| KR102075986B1 (ko) * | 2014-02-03 | 2020-02-11 | 삼성전자주식회사 | 반도체 발광소자 |
| JP2016171265A (ja) * | 2015-03-13 | 2016-09-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN105633790A (zh) * | 2016-03-09 | 2016-06-01 | 中国科学院合肥物质科学研究院 | 一种利用GaN激光二极管泵浦稀土离子掺杂钽铌酸盐实现可见激光的方法 |
| US10707308B2 (en) | 2017-12-24 | 2020-07-07 | HangZhou HaiCun Information Technology Co., Ltd. | Hetero-epitaxial output device array |
| WO2021253284A1 (zh) * | 2020-06-17 | 2021-12-23 | 华为技术有限公司 | 一种外延片、led芯片及显示屏 |
| CN112103305B (zh) * | 2020-09-21 | 2022-05-27 | 中国科学院长春光学精密机械与物理研究所 | 基于微图案化石墨烯的Micro-LED阵列及其制备方法、显示装置 |
| JP2022052420A (ja) | 2020-09-23 | 2022-04-04 | セイコーエプソン株式会社 | 発光装置、発光装置の製造方法およびプロジェクター |
| WO2024095458A1 (ja) * | 2022-11-04 | 2024-05-10 | 日本電信電話株式会社 | 半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7412383A (nl) * | 1974-09-19 | 1976-03-23 | Philips Nv | Werkwijze voor het vervaardigen van een in- richting met een geleiderpatroon. |
| FR2580672B1 (fr) * | 1985-04-19 | 1987-05-15 | France Etat | Procede de fabrication sur un support isolant d'un film de silicium monocristallin oriente et a defauts localises |
| US5326716A (en) * | 1986-02-11 | 1994-07-05 | Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. | Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy |
| FR2629637B1 (fr) * | 1988-04-05 | 1990-11-16 | Thomson Csf | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
| JPH02159775A (ja) * | 1988-12-14 | 1990-06-19 | Toshiba Corp | 半導体受光素子及びその製造方法 |
| FR2645345A1 (fr) * | 1989-03-31 | 1990-10-05 | Thomson Csf | Procede de modulation dirigee de la composition ou du dopage de semi-conducteurs, notamment pour la realisation de composants electroniques monolithiques de type planar, utilisation et produits correspondants |
| US4971928A (en) * | 1990-01-16 | 1990-11-20 | General Motors Corporation | Method of making a light emitting semiconductor having a rear reflecting surface |
| US5208167A (en) * | 1991-09-30 | 1993-05-04 | Rohm Co., Ltd. | Method for producing SOI substrate |
| JPH1022568A (ja) * | 1996-07-04 | 1998-01-23 | Hitachi Ltd | 半導体装置 |
| JP3925753B2 (ja) * | 1997-10-24 | 2007-06-06 | ソニー株式会社 | 半導体素子およびその製造方法ならびに半導体発光素子 |
| US6271104B1 (en) * | 1998-08-10 | 2001-08-07 | Mp Technologies | Fabrication of defect free III-nitride materials |
| US6240115B1 (en) * | 1998-08-27 | 2001-05-29 | Agilent Technologies, Inc. | Epitaxial facet formation for laser diodes based on III-V material systems |
| US6255198B1 (en) * | 1998-11-24 | 2001-07-03 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
-
1998
- 1998-11-26 JP JP33585198A patent/JP3470623B2/ja not_active Expired - Lifetime
-
1999
- 1999-11-19 SG SG9905771A patent/SG93850A1/en unknown
- 1999-11-19 TW TW088120266A patent/TW429660B/zh not_active IP Right Cessation
- 1999-11-23 EP EP99123367A patent/EP1005067B1/en not_active Expired - Lifetime
- 1999-11-23 DE DE69936564T patent/DE69936564T2/de not_active Expired - Lifetime
- 1999-11-24 US US09/448,584 patent/US6682991B1/en not_active Expired - Lifetime
- 1999-11-25 KR KR1019990052590A patent/KR100724010B1/ko active IP Right Grant
- 1999-11-26 CN CNB991243889A patent/CN1147921C/zh not_active Expired - Lifetime
- 1999-11-26 CN CNB031278647A patent/CN1302519C/zh not_active Expired - Lifetime
Non-Patent Citations (5)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ，１９９８年，７２［２］，ｐ．２１１−２１３ |
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ，１９９８年，７２［８］，ｐ．９２１−９２３ |
| Ｊ．Ｃｒｙｓ．Ｇｒｏｗｔｈ ，１９９８年，１８９／１９０，ｐ．９７−１０２ |
| Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，１９９８年，１３，ｐ．１３２２−１３２７ |
| Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎ，１９９７年， ４１［２］，ｐｐ．１６５−１６８ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100724010B1 (ko) | 2007-05-31 |
| CN1501444A (zh) | 2004-06-02 |
| KR20000035670A (ko) | 2000-06-26 |
| SG93850A1 (en) | 2003-01-21 |
| US6682991B1 (en) | 2004-01-27 |
| DE69936564T2 (de) | 2008-04-03 |
| CN1258094A (zh) | 2000-06-28 |
| CN1147921C (zh) | 2004-04-28 |
| EP1005067A2 (en) | 2000-05-31 |
| TW429660B (en) | 2001-04-11 |
| CN1302519C (zh) | 2007-02-28 |
| DE69936564D1 (de) | 2007-08-30 |
| EP1005067A3 (en) | 2000-10-18 |
| EP1005067B1 (en) | 2007-07-18 |
| JP2000164988A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3470623B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| JP3688843B2 (ja) | 窒化物系半導体素子の製造方法 | |
| JP3785970B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| US6606335B1 (en) | Semiconductor laser, semiconductor device, and their manufacture methods | |
| US6518082B1 (en) | Method for fabricating nitride semiconductor device | |
| JP5280439B2 (ja) | 半導体層構造 | |
| JP2000040858A (ja) | 光半導体装置、その製造方法、および半導体ウェハ | |
| US20060086948A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2000232238A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| US20060172513A1 (en) | Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer | |
| WO2002054549A1 (fr) | Element lumineux semi-conducteur, son procede de production, dispositif semi-conducteur et son procede de production | |
| JP2005286338A (ja) | ４ｈ型ポリタイプ基板上に形成された４ｈ型ポリタイプ窒化ガリウム系半導体素子 | |
| JPH11135770A (ja) | ３−５族化合物半導体とその製造方法および半導体素子 | |
| JP3988245B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 | |
| JP3733008B2 (ja) | Ｉｉｉ−ｎ系化合物半導体装置 | |
| JP3410863B2 (ja) | 化合物半導体装置及び化合物半導体発光装置 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2001068786A (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
| JP2000164510A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP4631214B2 (ja) | 窒化物半導体膜の製造方法 | |
| JP2000164989A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置 | |
| JP2000174343A (ja) | 窒化物半導体の製造方法及び発光素子 | |
| JP2003289047A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| JP4363415B2 (ja) | 結晶膜、結晶基板および半導体装置 | |
| JP4394800B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |