JPS6288318A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6288318A
JPS6288318A JP60229382A JP22938285A JPS6288318A JP S6288318 A JPS6288318 A JP S6288318A JP 60229382 A JP60229382 A JP 60229382A JP 22938285 A JP22938285 A JP 22938285A JP S6288318 A JPS6288318 A JP S6288318A
Authority
JP
Japan
Prior art keywords
layer
growth
face
substrate
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60229382A
Other languages
English (en)
Other versions
JPH0473610B2 (ja
Inventor
Toshiro Hayakawa
利郎 早川
Naohiro Suyama
尚宏 須山
Masafumi Kondo
雅文 近藤
Kousei Takahashi
向星 高橋
Saburo Yamamoto
三郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP60229382A priority Critical patent/JPS6288318A/ja
Priority to GB8706194A priority patent/GB2202371B/en
Priority to DE19873709134 priority patent/DE3709134A1/de
Publication of JPS6288318A publication Critical patent/JPS6288318A/ja
Publication of JPH0473610B2 publication Critical patent/JPH0473610B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02398—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、ＭＢＥ（分子線エピタキシー）法により単結
晶基板上に高品質なエピタキシャル層を形成して成る半
導体装置に関するものである。
〈従来技術〉 近年、ＭＢＥ成長技術の進歩は著しく、１０Å以下の単
分子層オーダーまでの極めて薄いエピタキシャル層の制
御が可能となっている。このようなＭＢＥ成長技術の進
歩は半導体装置においても、従来の液相エピタキシャル
層長（ＬＰＥ）法などでは製作が困難であった極めて薄
い層を有する素子構造に基づく新しい効果を利用した半
導体装置の製作を可能とした。その代表的なものとして
、ＧａＡｓ／Ａ１ＧａＡｓ１子井戸（Ｑｕａｎｔｕｍ　
　Ｗｅｌｌ；略してＱＷ）レーザがある。このＱＷレー
ザは従来の二重へテロ接合（ＤＩ（）レーザでは、数百
Å以上あった活性層厚を１００人程度あるいはそれ以下
とすることによって、活性層中に量子化準位が形成され
ることを利用しており、従来のＤＨレーザに比べて閾値
電流が下がる、温度特性が良い、あるいは過渡特性に優
れている等の数々の利点を有している。これに関する参
考文献としては次のようなものがある。
■　ダブリュー、ティ、ツアング、フィジックス　レタ
ーズ、ボリューム３９．ナンバー１０．ページ７８６　
（１９８１）　（Ｗ、　Ｔ、　Ｔｓａｎｇ、　Ｐｈｙｓ
ｉｃｓ　Ｌｅｔｔｅｒｓ。
ｖｏｌ、　３９．　Ｎｏ、ＩＯ，ｐｌｌ、　７８６　（
１９８１））。
■　エヌ、ケイ、ドゥッタア、ジャーナル　オヴ　アプ
ライド　フィジックス、ボリューム５３゜ナンバー１１
．ページ７２１．１．　（１９８２ＸＮ、　Ｋ、　Ｄｕ
ｔｔａ。
Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃ
ｓ、　ｖｏｌ、　５３．　Ｎｏ、ｌＩ。
ｐｐ、　７２１１　（１９ｇ２））。
■　エイチ、イワムラ、ティ、ザク、ティ、イシハシ、
ケイ、オオツ力、ワイ、ポリコシ、エレクトロニクス　
レターズ、ボリューム１９．ナンバー５．ページ１８０
　（１９８３）　（Ｈｌｌｗａｍｕｒａ、　Ｔ、５ａｋ
ｕ。
Ｔ、　　ｌ５ｈｉｂａｓｈｉ、　Ｋ、　０ｔｓｕｋａ、
　Ｙ、　Ｈｏｒｉｋｏｓｈｉ。
Ｅｌｅｃｔｒｏｎｉｃｓ　Ｌｅｔｔｅｒｓ、　ｖｏｌ、
　１９．　Ｎｏ、５．　ｐｐ、　１８０（］　９８３）
）。
また、ＭＢＥ法により作製されたもう１つの代表的な半
導体装置として、ＧａＡｓとＡｊｊＧａＡｓ界面に形成
された２次元電子ガスの高移動度特性を利用した電界効
果トランジスタ（ＦＥＴ）がある（ティ、ミムラ（’Ｉ
’、　Ｍｉｍｕｒａ）他　ジャパンジャーナル　アプラ
イド　フィジックス　ポリコーム］　　９　（Ｊａｐｎ
、　　、１　　　Δｐｐ１．Ｐｈｙｓ、ｖｏ１．　１９
）（１９８０）ｐ、　Ｌ２２５）。　これらの半導体装
置をＭ　Ｂ　Ｅ法で製作する場合、成長層の結晶性が素
子特性に大きな影響を及ぼすことが知られている。特に
、ＧａＡｓ基板、ＱＧａＡｓ系の素子では、Δ！を含む
Ａ１ＧａＡｓの結晶性が成長条件に大きく依存するため
、Ａ４ＧａＡｓの結晶性の向−にが重要である。（ダブ
リュ・ティ・ツアンク（Ｗ、　Ｔ、　Ｔｓａｎｇ）他　
アプライド　フィジックス　レター　ポリコーム３６（
１９８０）ページ１１８　（Ａｐｐｌ、　Ｐｂｙｓ、　
Ｌｅｔｔ、　ｖｏｗ、　３６（１９８０）　ｌ）、１１
８）。
〈発明の目的〉 本発明は、以」二のにうな事情に鑑み、ＭＢＥ法を用い
てエピタキシャル成長したエピタキシャル層の結晶性を
従来より向」ニさせることにより、閾値電流が小さく、
温度特性、過渡特性等に優れた半導体装置を提供するこ
とを目的とする。
〈発明の構成〉 ３一 本発明者らは、ＭＢＥ法により成長したエピタキシャル
層の結晶性を改善する目的で、面方位の異なるＧａＡｓ
基板」二にＡ、１ｘＧａ、−ｘＡｓ　（Ｘ＝０．２〜０
．８）を成長して、エピタキシャル層の結晶性を評価し
た。この結果、従来から用いられている（００１）面上
では基板温度７２０℃以上で表面が完全鏡面の良質なエ
ピタキシャル成長層が得られるが、（０１１）及び（Ｉ
Ｎ）Ｂ面」二では非鏡面の成長層しか得られないことが
判明した。更に、（Ｉｌｌ）Ｂ面の基板について、第１
図に示すように、成長前の硫酸・過酸化水素水・水の混
合液によるエツチングの際に基板周辺部にだれを生じせ
しめ、（Ｉｌｌ）Ｂ面より角度が連続して傾いたオフ面
を形成し、同様の成長を行った。この際、通常の（００
１，）面基板上にも同時に成長を行い、両者の比較を行
った。
第２図に示すように、ＧａＡｓ基板３１」二に２１ｚｍ
厚のＡ　ｌ　ｏ　、　？　Ｇ　ａ　ｏ　、　３Ａ　８層
３２を成長し、その上に８０人厚のＧａＡｓ量子井戸層
３３を形成し、更に１０００人のＡＩ。、７Ｇａｏ、ｓ
ＡｓＡｓ層成４成長量子井戸層３３の発光特性よりＡＩ
−ｏ　、　？　Ｇ　ａ　ｏ　、　３　Ａ　８層３２の結
晶性を評価した。
ＧａＡｓ基板３１の面方位の（１１，１）Ｂ面からの傾
き角度が０．１〜１度の範囲では完全に鏡面の成長表面
ポモロジ−が得られたが、この範囲をはずれると大小い
ずれ側にずれても非鏡面しか得られなかった。５１４．
５ｎｍのＡｒレーザ光で励起して量子井戸層３３からの
室温におけろフォトルミネッセンスの効率を測定したと
ころ、第３図に示すように、傾き角度が０１〜１度の範
囲ではそれ以外の部分に比べて１桁以上高い発光効率が
得られ、この部分の成長層が高い品質を有ずろことが確
認された。同時に（００１，）面基板」二に成長を行い
、鏡面の成長が得られたが、量子井戸層３３からの発光
強度は、（ＩＩＩ）面上の非鏡面の成長層と同一オーダ
ーであり、（ＩＩＩ）Ｂ面からの傾いた面」二の鏡面成
長部分の方が格段に優れていることがわかった。（１１
，１）Ｂ面」―の非鏡面成長部の発光効率が比較的高く
、（００１）面」二と同程度であるのは、非鏡面の原因
が局部的な表面欠陥の形成によるものであって、表面欠
陥以外の部分は完全鏡面であるため、この部分での発光
が強いことに起因している。
以」二のように、（ＩＩＩ）８面から０．１〜１度傾い
た而」二に高品質の成長が可能であることを見出したが
、１＝れを形成したＪｌｉ板の周辺部にはその方向に依
存せず、高品質のエビタギンヤル成長が可能であった。
このことから傾むかせる方向にはよらないことがわかっ
た。
本発明は、」−記の発見に基づき、面方位が（ＩＩＩ）
８面から０．１〜１度傾いた基板」二にＭＢＥ成長した
エピタキシャル層を用いて、高性能のデバイスを得るも
のである。
〈実施例〉 以下、本発明を図示の実施例により詳細に説明する。
本発明の一実施例であるＧＲＩＮ−ＳＣＩ（（Ｇｒ−ａ
ｄｅｄ　Ｉｎｄｅｘ　５ｅｐａｒａｔｅ　Ｃｏｎｆｉｎ
ｅｍｅｎｔ　ｌ１ｅｔｅｒｏｓｔｒｕｃ−ｔｕｒｅ）型
半導体レーザの断面構成図を第４図に示す。（＋１１）
８面から（１１０）面に向かって０．５度傾むかせたｎ
−ＧａＡｓ基板（Ｓｉ：１０１８ｃｍ″−３ドープ）１
上に、ｎ−ＧａＡｓバッファ層２（０，５μｍ）、ｎ−
八！。７Ｇａｏ、：＋Ａｓクラッド層３（１μｍ）、ア
ンドープΔ、９ｘＧａ＋−ｘＡｓ光ガイド層４（０，２
７１ｍ）、アンドープＧ　ａＡ　ｓｆｉ子井戸層５（７
０人）、アンドープＡｌ１ｘＧａ＋−ｘＡｓＡｓイガ１
１層６．２μｍ）、ｐ−Ａ　ｊｉ：ｏ、ｔＧ　ａｏ、ｓ
Ａｓクラッド層７　（Ｉ　ｔｔ　ｍ）、ｐ−ＧａＡｓキ
ャップ層８（０，５μｍ）、ｎ−Ａｌ−ｏ−５Ｇａｏ、
５Ａｓ電流閉じ込め層９を基板温度７２０℃において連
続的にＭＢＥ成長した。光ガイド層４及び６はクラッド
層３及び７から量子井戸層５の端に向かってへ！混晶比
が０．７−０．２と２乗分布をとるよに変化させている
。成長後、フッ化水素（ＨＦ）により電流閉じ込め層９
を５μｍ幅のストライプ状に選択的に除去し、電流スト
ライプ２０を形成し、ｎ側にＡｕＧｅ−Ｎｉ層＋１．ｐ
側にＡｕＺｎ層ＩＯを蒸着・アロイしてオーミック電極
を形成した。このレーザは２５０μｍキャビティ長の場
合、室温での閾値電流４０ｍＡで発振した。比較のため
同時に従来の（１００）　ｎ−ＧａＡｓ基板」−に同一
の素子構造を製作したところ、閾値電流【Ｊ６−７＝ ＯｍＡであり、本発明により半導体レーザの閾値電流が
大幅に低減できた。
以上、本発明の実施例としてＡｆｌＧａＡｓ系半導体レ
ーザを例にとって説明したが、本発明の基礎となる現象
はｍ−ｖ族化合物半導体をＭＢＥ成長する際の本質的な
成長機構に基づいているので、ＭＢＥ成長により作成し
た他のｍ−ｖ族半導体デバイス全般に適用可能である。
例えば、ＧａＡｓ基板上に作製したＧａＡｓ／Ａ４Ｇａ
Ａｓ、２次元電子ガス電界効果トランジスタやＩｎＰ基
板」二のＩｎＡ４Ａｓ／ＩｎＧａＡｓレーザ等がある。
〈発明の効果〉 以」二より明らかなように、本発明によれば、エピタキ
シャル層を高品質化でき、閾値電流が小さい等の優れた
特性を有する半導体装置が得られる。
【図面の簡単な説明】
第１図はエピタキシャル層の基板の面方位依存性を調べ
るために用いたＧａＡｓ基板の断面模式図である。第２
図はエピタキシャル層の品質を評価するために成長した
構造の断面模式図である。第３図は量子井戸層からのフ
ォトルミネッセンス発光効率の（ＩＩＩ）Ｂ而からの傾
き角度の依存性を示す説明図である。第４図は本発明の
一実施例として製作した半導体レーザの断面模式図であ
る。 １　・・　ｎ−ＧａＡｓ基板、２・−ｎ−ＧａＡｓバッ
ファ層、３”’　ｎ　　ＡＪＬｏ７Ｇａｏ、３Ａｓクラ
ッド層、４・・・Ａ　、ｅｘＧ　ａｌ　−ＸＡ　Ｓ光ガ
イド層、５−ＧａＡ５ｉ子井戸層、６−Ａ　ｆｌｙ、Ｇ
ａ、−ｘΔＳ光ガイガ１１層、、、ｐ４Ｚ＋１−７Ｇａ
ｏ、３Ａｓクラッド層、８・・ｐ−ＧａＡＳキャップ層
、９・＝ｎ−Ａｌ。５Ｇａｏ、ｓＡＳ電流閉じ込め層、
１０．１１・・・オーミック電極、２０・・電流ストラ
イプ、３ｌ−ＧａＡｓ基板、３２’＝Ａ（２ｏ、ｖＧａ
ｏ、Ｊｓ層、３３・・・量子井戸層。 特　許　出　願　人　　シャープ株式会社代　理　人　
弁理士　前出　停他２名 第１０ （ＩＩＩ）　Ｂ ↑ 第２図 第３１￥１ 第４図

Claims (3)

    【特許請求の範囲】
  1. （１）分子線エピタキシー法により、単結晶基板上にエ
    ピタキシャル層を形成して成る半導体装置において、前
    記単結晶基板の面方位が（１１１）Ｂ面より０．１〜１
    度の範囲で傾いていることを特徴とする半導体装置。
  2. （２）前記単結晶基板がＧａＡｓ、ＧａＳｂ、ＩｎＡｓ
    、ＩｎＰ、ＧａＰ、ＩｎＳｂのいずれかから成ることを
    特徴とする特許請求の範囲第１項に記載の半導体装置。
  3. （３）前記エピタキシャル層がIII−Ｖ族化合物半導体
    であることを特徴とする特許請求の範囲第１項に記載の
    半導体装置。
JP60229382A 1985-10-14 1985-10-14 半導体装置の製造方法 Granted JPS6288318A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60229382A JPS6288318A (ja) 1985-10-14 1985-10-14 半導体装置の製造方法
GB8706194A GB2202371B (en) 1985-10-14 1987-03-16 Semiconductor device
DE19873709134 DE3709134A1 (de) 1985-10-14 1987-03-20 Halbleiterbauelement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60229382A JPS6288318A (ja) 1985-10-14 1985-10-14 半導体装置の製造方法
GB8706194A GB2202371B (en) 1985-10-14 1987-03-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS6288318A true JPS6288318A (ja) 1987-04-22
JPH0473610B2 JPH0473610B2 (ja) 1992-11-24

Family

ID=39345493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60229382A Granted JPS6288318A (ja) 1985-10-14 1985-10-14 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JPS6288318A (ja)
DE (1) DE3709134A1 (ja)
GB (1) GB2202371B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431410A (en) * 1987-07-27 1989-02-01 Sharp Kk Semiconductor device
JPH01128423A (ja) * 1987-11-12 1989-05-22 Sharp Corp 半導体装置
JPH01154513A (ja) * 1987-12-11 1989-06-16 Sony Corp エピタキシャル成長法
US5647917A (en) * 1994-09-08 1997-07-15 Sumitomo Electric Industries, Ltd. Epitaxy for growing compound semiconductors and an InP substrate for epitaxial growth
JP2013117228A (ja) * 2011-12-02 2013-06-13 Bosch Mahle Turbo Systems Gmbh & Co Kg 過給装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH039515A (ja) * 1989-06-07 1991-01-17 Sharp Corp 半導体装置
CN100453690C (zh) * 2006-07-21 2009-01-21 哈尔滨工业大学 GaAs基InSb薄膜的分子束外延生长方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3325314A (en) * 1961-10-27 1967-06-13 Siemens Ag Semi-conductor product and method for making same
US3379584A (en) * 1964-09-04 1968-04-23 Texas Instruments Inc Semiconductor wafer with at least one epitaxial layer and methods of making same
US3476592A (en) * 1966-01-14 1969-11-04 Ibm Method for producing improved epitaxial films
GB8518353D0 (en) * 1985-07-20 1985-08-29 Plessey Co Plc Heterostructure device
EP0214610B1 (en) * 1985-09-03 1990-12-05 Daido Tokushuko Kabushiki Kaisha Epitaxial gallium arsenide semiconductor wafer and method of producing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431410A (en) * 1987-07-27 1989-02-01 Sharp Kk Semiconductor device
JPH01128423A (ja) * 1987-11-12 1989-05-22 Sharp Corp 半導体装置
JPH01154513A (ja) * 1987-12-11 1989-06-16 Sony Corp エピタキシャル成長法
US5647917A (en) * 1994-09-08 1997-07-15 Sumitomo Electric Industries, Ltd. Epitaxy for growing compound semiconductors and an InP substrate for epitaxial growth
JP2013117228A (ja) * 2011-12-02 2013-06-13 Bosch Mahle Turbo Systems Gmbh & Co Kg 過給装置

Also Published As

Publication number Publication date
GB2202371A (en) 1988-09-21
DE3709134A1 (de) 1988-09-29
JPH0473610B2 (ja) 1992-11-24
GB8706194D0 (en) 1987-04-23
GB2202371B (en) 1991-03-20

Similar Documents

Publication Publication Date Title
JPH0621575A (ja) 埋め込みヘテロ構造半導体デバイスの製作方法
JP2001093837A (ja) 半導体薄膜構造とその作製法
US4899349A (en) Semiconductor laser device
US4894836A (en) Semiconductor device
JPS6288318A (ja) 半導体装置の製造方法
US5027169A (en) Semiconductor device with substrate misorientation
US11929253B2 (en) SAG nanowire growth with a planarization process
US4887274A (en) Deterioration-resistant superlattice semiconductor laser device
US4716129A (en) Method for the production of semiconductor devices
Araki et al. Fabrication of InGaAs quantum wires and dots by selective molecular beam epitaxial growth on various mesa-patterned (001) InP substrates
JPH10294524A (ja) 半導体レーザ
JP2002246695A (ja) 多孔質基板を用いた半導体デバイスの作製法及び半導体デバイス
JP4350227B2 (ja) 半導体結晶成長方法
JPH088354B2 (ja) ヘテロ接合型電界効果トランジスタ
JPH06104534A (ja) 半導体レーザ素子
JP3169064B2 (ja) 半導体立体量子構造の作製方法
Ono et al. Study of Selective MBE Growth on Patterned (001) InP Substrates Toward Realization of< 100>-Oriented InGaAs Ridge Quantum Wires
JPH0141269B2 (ja)
JPH11126945A (ja) 歪み半導体結晶の製造方法、これを用いた半導体レーザの製造方法
JPS62179790A (ja) 半導体レ−ザ
JPH09260787A (ja) ＩｎＰ系半導体素子
JPH0669599A (ja) 半導体レーザダイオード及びその製造方法
JP3247424B2 (ja) 三−五族化合物半導体のガスエッチング方法
Fujikura et al. Extra-Side-Facet Control in Selective Molecular Beam Epitaxial Growth of InGaAs Ridge Quantum Wires for Improvement of Wire Uniformity
JPS62245691A (ja) 半導体レ−ザの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees