JP2005159152A - Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。 - Google Patents
Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。 Download PDFInfo
- Publication number
- JP2005159152A JP2005159152A JP2003397930A JP2003397930A JP2005159152A JP 2005159152 A JP2005159152 A JP 2005159152A JP 2003397930 A JP2003397930 A JP 2003397930A JP 2003397930 A JP2003397930 A JP 2003397930A JP 2005159152 A JP2005159152 A JP 2005159152A
- Authority
- JP
- Japan
- Prior art keywords
- group
- compound semiconductor
- iii
- semiconductor crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】 組成分離がなく、かつ空孔型欠陥密度が小さい良好な結晶性で炭素ドーピングを行ったIII−V族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法の提供。
【解決手段】 InとAlとを含有するIII族原料、及びV族元素の水素化物又は有機化合物を主成分とするV族原料を基板に供給し、該基板上にIII−V族化合物半導体結晶を成長させる際に、成長温度を560〜650℃、好ましくは585℃より高く、かつ650℃以下の温度に保持し、III族原料のモル供給量に対するV族原料のモル供給量の比率を、V族元素の水素化物を用いた場合には25〜100、V族元素の有機化合物を用いた場合には10〜50とし、成長速度が0.2〜5μm/hとし、炭素を含むドーパントガスを基板に供給する。
【選択図】 なし
【解決手段】 InとAlとを含有するIII族原料、及びV族元素の水素化物又は有機化合物を主成分とするV族原料を基板に供給し、該基板上にIII−V族化合物半導体結晶を成長させる際に、成長温度を560〜650℃、好ましくは585℃より高く、かつ650℃以下の温度に保持し、III族原料のモル供給量に対するV族原料のモル供給量の比率を、V族元素の水素化物を用いた場合には25〜100、V族元素の有機化合物を用いた場合には10〜50とし、成長速度が0.2〜5μm/hとし、炭素を含むドーパントガスを基板に供給する。
【選択図】 なし
Description
本発明は、基板上にIII−V族化合物半導体結晶を成長させる際に、炭素ドープするIII−V族化合物半導体結晶の製造方法に関する。
InP基板上に形成したInAlGaAs系材料は、InGaAsP系材料と比較して微分利得が高く、大きな伝導帯バンド不連続量を有するなどの特徴を有するため、高温動作、高速変調レーザに適した材料系として知られている。InAlGaAs系材料がレーザ特性を向上できる理由は、InGaAsP系材料の伝導体バンド不連続量ΔEcが全体のバンドギャップの差ΔEgに対してΔEc=0.39ΔEgと小さいのに対し、InAlGaAs系ではΔEc=0.72ΔEgと伝導帯側のバンド不連続量が大きく、電子の閉じ込めが効率的に行われ、温度上昇に伴う電子のオーバーフローが少ないからである。さらに、InAlGaAs系材料は、高い電子移動度を持つため、HBTやFETなどの電子デバイスにおいても、高速化に適した材料系である。
InAlGaAs系材料をデバイスに適用する際には、他の材料系と同様に、p型ドーピングが必要である。通常は、非特許文献1に記載されているように、ドーパントとして亜鉛が用いられる。しかし、亜鉛ドーピングには、拡散係数が高いために亜鉛が結晶成長中に移動するという問題がある。半導体レーザの場合、このようなドーパントがレーザの活性層にまで拡散すると、それが非発光再結合中心となり、レーザ特性が大きく劣化してしまう。また電子デバイスの場合には、pn接合位置がずれ、p型ドーピングのピーク濃度が減少するため、特性劣化が生じる。
拡散係数の小さいp型ドーパントとして、マグネシウムやベリリウムなどが知られている。しかしながら、マグネシウムは反応性が高いため、導入する際に配管などの上流側に付着することが多く、それがメモリー効果となって、導入をストップした後も徐々に基板に到達して取り込まれる。このため、ドーパントとしてマグネシウムを採用しても、やはり精密なドーピングプロファイルの制御は不可能である。ベリリウムについてはアルシンを凌駕するほど毒性が極端に高いため、MOVPEで用いられることはほとんどない。
一方、拡散係数が小さくて毒性が低いドーパントとして炭素もAlGaAs系材料やInAlAs系材料において試みられている。炭素ドーピングは非特許文献2に示されているように拡散係数が小さいため、制御性の良い急峻なドーピングプロファイルの実現が可能である。さらに、炭素ドープInAlAsを分離閉じこめ層として用いた半導体レーザの発振も報告されている(非特許文献4)。
InAlAs系材料中への炭素ドーピングについては非特許文献3に記載されており、そこでは基板温度550℃、V族原料の総モル供給量とIII族原料の総モル供給量との比(以下、V/III比という)200といった条件で、p型ドーピングが実現されている。しかるに、InAlAs系材料ではインジウムと炭素の結合が弱いため、炭素が取り込まれにくいため、InAlAs系材料で炭素ドーピングを行う場合には、結晶を低温成長する必要があるという問題があった(非特許文献3参照)。
一方、良好な結晶品質を有するInAlAsを実現するには、高温、高V/III比が必須であることが報告されている(非特許文献5参照)。前述の非特許文献3によれば、550℃といった低温成長においても非発光再結合中心となる酸素濃度の増加は小さいとされているものの、低温、低V/III比で成長したInAlAsには、空孔型欠陥密度の増加や組成分離による結晶性の劣化が懸念される。実際に非特許文献6によると、低温でのInAlAsでは組成分離が生じると報告されている。また前述の非特許文献4ではレーザ発振が示されているが、InAlAsの結晶性の影響を受けている場合、結晶性の改善により一層の特性向上が可能である。
以上から炭素ドープInAlAsにおいて、キャリア濃度を確保しつつ、良好な結晶性を得るためには、多方面からの検討が必要である。これらを満たす成長条件のウインドウは狭いと予想され、明確な指針は得られていないのが現状である。
IEEE Photonics Technology Letters vol.11 No.8 (1999) p949-951 Journal of crystal growth vol. 111 (1991) p274-279 Journal of crystal growth vol. 254 (2003) p6-14 IPRM2003 Proceeding WA2.6 Journal of Crystal Growth Vol. 108 (1991) p441-448 Materials Science & Engneering B64 (1999) p174-179
以上から炭素ドープInAlAsにおいて、キャリア濃度を確保しつつ、良好な結晶性を得るためには、多方面からの検討が必要である。これらを満たす成長条件のウインドウは狭いと予想され、明確な指針は得られていないのが現状である。
IEEE Photonics Technology Letters vol.11 No.8 (1999) p949-951 Journal of crystal growth vol. 111 (1991) p274-279 Journal of crystal growth vol. 254 (2003) p6-14 IPRM2003 Proceeding WA2.6 Journal of Crystal Growth Vol. 108 (1991) p441-448 Materials Science & Engneering B64 (1999) p174-179
本発明は、上記従来技術の問題点を考慮してなされたものであり、本発明の目的は、InAlGaAs系をはじめとするIII−V族化合物系における簡便な炭素ドーピング法を提供することを目的とする。特に、炭素ドーピングプロファイルを正確に制御しながら、良好な品質を有するIII−V族化合物半導体結晶を製造し得る方法を提供することにある。
さらに、本発明のもう一つの目的は、前記III−V族化合物半導体結晶の製造方法を用いてIII−V族化合物半導体層を形成する、半導体デバイスの製造方法を提供することにある。
上記目的を達成するために鋭意検討を重ねた結果、本発明者らは、InとAlを含有するIII−V族化合物半導体結晶において結晶品質を損なわずに炭素ドーピングを施すことに成功した。すなわち、本発明によれば、空孔型欠陥密度が小さく、組成分離を抑制した状態で、低酸素条件下での所望の炭素ドーピングを施したIII−V族化合物半導体結晶が得られる。
本発明の目的は、InとAlとを含有するIII族原料、及びV族元素の水素化物を主成分とするV族原料を基板に供給し、該基板上にIII−V族化合物半導体結晶を成長させる際に、基板温度を560〜650℃に保持し、V/III比を25〜100とし、かつ炭素を含有するドーパントガスを前記基板に供給することを特徴とするIII−V族化合物半導体結晶の製造方法により達成される。
また、本発明の目的は、InとAlとを含有するIII族原料、及びV族元素の有機化合物を主成分とするV族原料を基板に供給し、該基板上にIII−V族化合物半導体結晶を成長させる際に、基板温度を560〜650℃に保持し、V/III比を10〜50とし、かつ炭素を含有するドーパントガスを前記基板に供給することを特徴とするIII−V族化合物半導体結晶の製造方法によっても達成できる。
本発明のIII−V族化合物半導体結晶の製造方法は、前記成長温度を585℃より高く、かつ650℃以下の温度に保持することが好ましい。
本発明のIII−V族化合物半導体結晶の製造方法は、前記基板上にIII−V族化合物半導体結晶を成長させる際に、前記III族原料及び前記V族原料を前記基板と格子整合させることができる。
本発明のIII−V族化合物半導体結晶の製造方法は、III−V族化合物半導体結晶の成長過程において、III−V族化合物半導体結晶の成長速度が0.2〜5μm/時であることが好ましい。
本発明のIII−V族化合物半導体結晶の製造方法は、V族原料として少なくともAsを主要なV族元素とするV族原料を好ましく用いることができる。
また、本発明のIII−V族化合物半導体結晶の製造方法では、前記Asと、In、Al又はIn、Al、GaからなるInAlGaAs又はInAlAsをIII−V族化合物半導体結晶として好ましく用いることができる。
また、本発明のIII−V族化合物半導体結晶の製造方法では、基板に供給するIII族原料として有機金属化合物を好ましく用いることができる。
また、本発明の半導体デバイスの製造方法では、前記III−V族化合物半導体結晶の製造方法を用いてIII−V族化合物半導体層を形成することができる。
本発明のIII−V族化合物半導体結晶の製造方法は、基板温度を560〜650℃に保持し、V/III比をV族元素の水素化物を用いる場合には25〜100、有機化合物を用いる場合には10〜50とした状態で炭素を含有するドーパントガスを基板に供給する。このため、本発明のIII−V族化合物半導体結晶の製造方法によれば、最適化された炭素ドープによるInAlAs層、InAlGaAs層などのIII−V族化合物半導体層を形成できるため、デバイス構造全体に亘って正確なドーピングプロファイルを実現できる。さらに本発明のIII−V族化合物半導体結晶の製造方法によれば、結晶性の劣化が生じないため、活性層近傍又は活性層を構成するIII−V族化合物半導体層の一部分にも使用できる。
本発明のIII−V族化合物半導体結晶の製造方法によれば、ドーピングフロントを活性層に近接させることによりキャリア走行時間を短縮できる。また、本発明のIII−V族化合物半導体結晶の製造方法によれば、活性層障壁部分のみに選択的にドーピングすることでフェルミ準位を制御することが可能である。さらに、本発明のIII−V族化合物半導体結晶の製造方法によれば、ヘテロ界面にドーピングすることにより、電気抵抗を低減でき、高発光特性を維持した状態で高速変調特性を実現できる。特に、本発明の製造方法によれば、結晶中の欠陥密度が小さく、かつ界面の平坦性を良好に保ったIII−V族化合物半導体層を提供できるため、活性層近傍に前記半導体層を配しても、特性の劣化を招かない。
さらに、本発明の半導体デバイスの製造方法は、III−V族化合物半導体層を形成する工程において、本発明のIII−V族化合物半導体結晶の製造方法を用いる。これにより本発明の半導体デバイスの製造方法によれば、高速化、高出力化に対応可能な高発光特性を有する半導体デバイスを提供できる。
以下に、本発明のIII−V族化合物半導体結晶の製造方法及び該製造方法を用いたデバイスの製造方法について詳細に説明する。
なお、本明細書において「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。
なお、本明細書において「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。
[III−V族化合物半導体結晶の製造方法]
本発明のIII−V族化合物半導体結晶の製造方法は、InとAlとを含有するIII族原料、及びV族元素の水素化物を主成分とするV族原料を基板に供給し、該基板上にIII−V族化合物半導体結晶を成長させる。
本発明の製造方法で用いられるIII族原料は、少なくともInとAlをIII族元素として含有する材料系であれば特に制限はない。例えば、前記III族原料としては、トリメチルインジウム(TMIn)、トリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)などの有機金属化合物を用いることができる。特にAlとGaの比が1:1以上であり、かつAlの含有量が多いIII族原料を用いることが好ましい。
本発明のIII−V族化合物半導体結晶の製造方法は、InとAlとを含有するIII族原料、及びV族元素の水素化物を主成分とするV族原料を基板に供給し、該基板上にIII−V族化合物半導体結晶を成長させる。
本発明の製造方法で用いられるIII族原料は、少なくともInとAlをIII族元素として含有する材料系であれば特に制限はない。例えば、前記III族原料としては、トリメチルインジウム(TMIn)、トリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)などの有機金属化合物を用いることができる。特にAlとGaの比が1:1以上であり、かつAlの含有量が多いIII族原料を用いることが好ましい。
本発明の製造方法で用いられるV族原料は、V族元素の水素化物又は有機化合物を主成分とするV族原料であれば特に限定はない。V族原料としては、例えば、アルシン(AsH3)、ホスフィン(PH3)などの水素化物のほか、ターシャリーブチルアルシン(TBAs)、トリメチルアルシン(TMAs)、トリブチルホスフィン(TBP)、トリスジメチルアミノアルシン(TDMAAs)、トリスジメチルアミノホスフィン(TDMAP)などの有機化合物を用いることができ、中でもアルシン(As)、ターシャリーブチルアルシン(TBAs)、トリメチルアルシン(TMAs)などのAsを主要なV族元素とする原料を用いることが好ましい。
本発明の製造方法で用いられる炭素を含有するドーパントガスは、特に限定されず、例えば、四臭化炭素(CBr4)、四塩化炭素(CCl4)、トリメチルアルシン(TMAs)などが挙げられる。環境への配慮及び制御のし易さから四臭化炭素(CBr4)を用いることが好ましい。
炭素を含有するドーパントガスの添加量は、特に限定されないが、前記ガスの添加量を制御して炭素ドーピング濃度を変化させることもできる。例えば、四臭化炭素の場合、3μmol/minで1×1018cm-3の濃度が得られる。四臭化炭素を用いる場合、四臭化炭素は飽和の少ないドーパントであるから、添加量の範囲は広いがドーピング範囲を考えると下限は0.3μmol/min程度、上限は300μmol/minであることが好ましく、1〜100μmol/minであることがさらに好ましい。
本発明の製造方法は、基板上にIII−V族化合物半導体結晶を成長させる際に、成長温度、すなわち基板の温度を560〜650℃に保持し、V族元素の水素化物をV族原料とする場合、V/III比を25〜100とし、V族元素の有機化合物の場合、V/III比を10〜50とする。本発明の製造方法は、前記成長温度及びV/III比の状態で炭素を含有するドーパントガスを基板に供給する。
従来の報告(前記非特許文献3)によれば、炭素ドープInAlAs化合物半導体結晶の成長条件は、成長温度が500℃であり、かつV/III比は200付近とされていた。しかしながら、本発明者らのその後の調査により、前記成長条件では組成分離が避けられず、空孔型欠陥密度も大きいことが分かった。そこで、本発明者らは、前記成長条件につき鋭意検討した結果、成長温度を560℃より高い温度において、炭素濃度を確保するために必要なV/III比と成長速度を調整すれば、酸素濃度の増加を抑えつつ、組成分離と空孔型欠陥密度の抑制を同時に達成でき、デバイス特性を向上できることを見出した。
図1に、InAlAs化合物半導体結晶の成長温度を変化させた場合におけるInAlAs層の透過型電子顕微鏡(TEM)写真を示す。成長温度が618℃である場合(図1(A))にはInAlAs化合物半導体結晶が基板と格子整合し、均一で界面が平坦であることが分かる。なお、前記格子整合は、X線回折測定等により求められ、格子不整合率が1%以下、好ましくは0.7%以下、さらに好ましくは0.5%以下であることが適当である。また、成長温度が580℃の場合(図1(B)には、成長開始界面から約0.15μmのところでモホロジーが変化し、僅かに組成分離が生じているが、0.15μm以下の薄層である場合には、全体としては均一かつ平坦な界面であることが分かる。一方、成長温度が550℃の場合(図1(C))のように低温化すると、組成分離に対応する縦縞のコントラストが増大し、InAlAs面とInP面との界面における凹凸の高低差が大きくなっていることが分かる。
図2に、成長速度を変化させた場合の炭素ドープInAlAs化合物半導体結晶の製造工程における酸素濃度及び炭素濃度(縦軸)と成長速度(横軸)の関係を示す。ここではアルシン供給量を一定として、III族供給量を変化させて成長速度を調整した。図2に示すように、成長速度が遅いほど、炭素濃度が低下し、酸素濃度が上昇する傾向がある。これは、V族サイトに捕獲される元素が、酸素、ヒ素、炭素の順に取り込まれやすく、成長速度が遅い場合、この取り込まれやすさの違い(競合)が、より強調されるためと推測される。したがって、成長速度はある程度速い方が望ましいことが分かる。なお図1において、この材料系の表面が3次元化しやすいことを示したが、Inが含まれる材料系の場合、成長速度が速い方が3次元化しにくいことが報告されている(Journal of vacuum science and technology B19(4) (2001)p1550)。
次に空孔型欠陥密度の程度を調査するために、580℃及び618℃で作製した炭素ドープInAlAs化合物半導体結晶の陽電子対消滅実験の結果を図3に示す。なお、キャリア濃度は炭素濃度とそれを補償する酸素濃度によって変化するが、炭素ドーパント供給量を調節して同一のキャリア濃度1×1018cm-3とした。また、成長温度が580℃及び618℃である炭素ドープInAlAsでは、低酸素濃度を達成するためのV/III比として、それぞれ75と40を採用した。
陽電子対消滅実験では、マイナスの電荷を持つ空孔型欠陥が陽電子を捕獲しやすいことを利用して、欠陥密度を測定する手法であり、欠陥の密度は、陽電子の寿命(消滅速度)に反映される。陽電子の消滅割合をSパラメータと呼び、Sパラメータを用いて空孔型欠陥の導入量を測る指標とする。Sパラメータが大きいほど、陽電子の寿命が短く、空孔型欠陥密度が多いことが分かっている(Applied Physics Letters vol. 78 Mo. 1 (2001) p28:以下「文献A」という)。
図3に示すように、InAlAsの成長温度が580℃の場合、Sパラメータは0.53と大きく、成長温度が618℃以上の場合にはSパラメータが0.52と小さい。また、図3に示されていないが、成長温度が550℃以下の場合、Sパラメータがさらに増加して空孔型欠陥密度(点欠陥密度)も一層増加した。ここで、成長温度間のSパラメータの差は、小数点以下2桁目(10-2)の差であり、一見すると大差はないようにも見えるが、この程度の差で点欠陥密度の大小を比較評価できる(前記文献A参照)。Sパラメータの数値が0.01程度小さくなれば、空孔型欠陥密度がより小さく、より良好な品質の結晶が形成されることを示すことにほかならないからである。このような空孔型欠陥密度は非発光再結合中心になるため、デバイス特性の劣化要因となる。
以上の事実から560℃より低い低温成長では組成分離が生じ、それに伴い界面の凹凸が大きく、空孔型欠陥密度が増加することが判明した。
以上の事実から560℃より低い低温成長では組成分離が生じ、それに伴い界面の凹凸が大きく、空孔型欠陥密度が増加することが判明した。
上記の陽電子対消滅実験及びSパラメータの実験よりInAlAs化合物半導体結晶では組成分離が生じる臨界温度が560℃であることがはじめて判明した。また、低い成長速度で結晶成長すると、酸素濃度が増加し、炭素濃度が低下するという炭素ドーピングの観点から不利な現象が生じることも判明した。さらに、空孔型欠陥密度は560〜650℃の成長温度で有意差が認められ、例えば成長温度が618℃の場合には従来の亜鉛ドープと比較して良好な低い点欠陥密度が達成できることが判った。
一方、低温では結晶成長時の元素のマイグレーション長が短くなるため、欠陥が生成されやすいことと、組成分離がある場合、局所的に歪みが集中するため、欠陥が増えることが予想される。そのため、組成分離が生じる臨界温度と、欠陥密度が増加し始める温度が一致していることはリーズナブルである。また、さらに成長温度が低温の550℃である場合における陽電子実験の結果を図示していないが、一層欠陥密度が大きくなることが判った。
以上の知見から、InAlAs系化合物半導体結晶では、成長温度を少なくとも560℃以上の高い温度において組成分離及び空孔型欠陥密度の抑制を行うことが、良好なデバイス特性を得るために必要であることが初めて見出された。560℃付近では若干の組成分離は生じるが、それは少なくともInAlAs化合物半導体結晶の層厚が0.15μmより厚い場合であり、それより薄い場合には組成分離が生じないと考えられる。したがって、InAlAs化合物半導体結晶の成長温度は、560℃以上、好ましくは570℃、より好ましくは580℃、さらに好ましくは585℃を超える温度とすることが適当である。成長温度をさらに上昇した場合、厚膜化しても組成分離が生じる心配はない。空孔型欠陥密度が618℃で低減されることに鑑みれば、成長温度は600℃以上であることがよりに好ましく、610℃以上であることがさらに好ましいと考えられる。一方、成長温度は、高温では炭素の取り込みが阻害されることから、成長温度の上限は、少なくとも650℃であることが適当であり、炭素濃度を増加させる観点からは成長温度は630℃以下であることがさらに好ましい。
上記温度範囲におけるV/III比は、V族ガスにV族元素(好ましくはAs)を含有する水素化物を用いた場合において、炭素濃度を上げる観点から100以下であることが適当である。成長温度は、高温になるほど炭素濃度が減少するため、炭素濃度を確保する観点からV/III比は80以下であることが好ましい。またV/III比の下限値は、酸素濃度の増加を抑える観点から規定されるが、高温ほどアルシンの分解効率が向上するため、必要最小量は25以上であることが好ましく、さらに酸素濃度を低減する観点からは30以上であることがより好ましい。
また、V/III比は、V族ガスにターシャリーブチルアルシン(TBA)、トリメチルヒ素(TMAs)などのAsを含む有機化合物を用いた場合、前記水素化物のV族原料を用いた場合と比較して分解効率が高いため、10〜50であることが好ましく、10〜40であることがより好ましく、10〜30であることがさらに好ましい。
成長速度は、酸素濃度を下げ、かつ炭素濃度を上げる観点から、少なくとも0.2μm/h以上であることが適当であると考えられる。一方、成長速度の上限はインジウムに関する装置側の要請で決まることが多いが5μm/hであることが適当である。成長速度の下限は酸素の取り込み制御のし易さの観点から好ましくは0.2〜3μm/hであり、さらに好ましくは0.5〜3μm/hである。
以上の説明では、InAlAs系化合物半導体結晶の例を挙げたが、本発明おいてIII−V族化合物半導体結晶は、In、Al、Asに加えて、他の元素、例えば、Ga、P、N、Sbなどを含有していてもよい。V族元素の構成が異なる場合には、InとAl、Cの結合エネルギーの比は同様であるため、V族元素の種類は何であってもよいが、As以外のV族元素は全V族元素中の50%以下にすることが望ましい。
本発明の製造方法において、基板上にIII−V族化合物半導体結晶を成長させる方法は、特に制限されず、各種の成長方法を用いることができる。例えば、有機金属化合物を使用する方法として、化学ビームエピタキシー法(CBE)、有機金属分子線エピタキシー法(MOMBE)などが挙げられるが、有機金属気相成長法(MOVPE)を用いることが最も望ましい。
[本発明の半導体デバイスの製造方法]
本発明の半導体デバイスの製造方法は、III−V族化合物半導体層を形成する工程において、前述した本発明のIII−V族化合物半導体結晶の製造方法を用いる。本発明の半導体デバイスの製造方法は、III−V族化合物半導体層を形成する工程において本発明のIII−V族化合物半導体結晶の製造方法を用いられるものであれば、その他の工程における原料、製造条件及び装置は一般的な半導体デバイスの製造方法で用いられる原料、条件及び装置をそのまま適用できる。
本発明の半導体デバイスの製造方法は、III−V族化合物半導体層を形成する工程において、前述した本発明のIII−V族化合物半導体結晶の製造方法を用いる。本発明の半導体デバイスの製造方法は、III−V族化合物半導体層を形成する工程において本発明のIII−V族化合物半導体結晶の製造方法を用いられるものであれば、その他の工程における原料、製造条件及び装置は一般的な半導体デバイスの製造方法で用いられる原料、条件及び装置をそのまま適用できる。
以下に実施例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。
実施例1
本実施例では、図4及び図5に示す構造を有するデバイスを製造した。なお、本明細書に添付した図面は、構造を把握しやすくするために敢えて寸法を変えている部分があるが、実際の寸法は以下の文中に記載されるとおりである。
本実施例では、図4及び図5に示す構造を有するデバイスを製造した。なお、本明細書に添付した図面は、構造を把握しやすくするために敢えて寸法を変えている部分があるが、実際の寸法は以下の文中に記載されるとおりである。
図4に示すように、n型InP基板10上に、MOVPE法を用いて以下のような半導体レーザ基板1を作製した。
厚さ500nmのn型InP層11、厚さ100nmのn型In0.52Al0.48As層12、厚さ80nmのIn0.52(AlxGa1-x)0.48As(0.74<x<1)下部傾斜屈折率(GRIN)層13、圧縮歪1.5%、バンドギャップ波長1.3μmの5周期の多重量子井戸層14(InAlGaAs)と、厚さ10nm、バンドギャップ波長1.0μmの障壁層15(InAlGaAs)とからなる活性層16、厚さ80nmのIn0.52(AlxGa1-x)0.48As(0.74<x<1)上部傾斜屈折率(GRIN)層17、厚さ100nmの炭素ドープIn0.52Al0.48As−SCH層18、厚さ50nmのp型InPスペーサー層19、厚さ10nm、バンドギャップ波長1.1μmのInGaAsPエッチストップ層20、厚さ1.5μmのp型InPアウタークラッド層21、厚さ200nmのp型In0.53Ga0.47Asコンタクト層22をこの順に積層した。
厚さ500nmのn型InP層11、厚さ100nmのn型In0.52Al0.48As層12、厚さ80nmのIn0.52(AlxGa1-x)0.48As(0.74<x<1)下部傾斜屈折率(GRIN)層13、圧縮歪1.5%、バンドギャップ波長1.3μmの5周期の多重量子井戸層14(InAlGaAs)と、厚さ10nm、バンドギャップ波長1.0μmの障壁層15(InAlGaAs)とからなる活性層16、厚さ80nmのIn0.52(AlxGa1-x)0.48As(0.74<x<1)上部傾斜屈折率(GRIN)層17、厚さ100nmの炭素ドープIn0.52Al0.48As−SCH層18、厚さ50nmのp型InPスペーサー層19、厚さ10nm、バンドギャップ波長1.1μmのInGaAsPエッチストップ層20、厚さ1.5μmのp型InPアウタークラッド層21、厚さ200nmのp型In0.53Ga0.47Asコンタクト層22をこの順に積層した。
炭素ドープ層を作製する際には、原料としてTMIn、TMAl、TMGa、AsH3、H2、CBr4の混合ガスを用いた。成長温度は、618℃及び580℃とした。また成長速度は、全て1μm/hとし、キャリア濃度はドーパント供給量を調節してキャリア濃度が1X1018cm-3となるように、活性層に近いp型InAlAs−SCH層18へ炭素ドーピングした。
上記のような炭素ドープInAlGaAs系半導体レーザ基板1を形成した後に、以下に示すようなプロセスを経て、図5に示すようなInAlGaAs系半導体レーザ素子A(成長温度618℃)及び素子B(成長温度580℃)を作製した。まず、幅12μm、ピッチ300μm程度のストライプ状のフォトレジストマスクを積層構造上に形成し、それをマスクとしてウェットエッチングを行い、リッジ25を形成した。ウェットエッチングの際に、p型InGaAsコンタクト層22には燐酸と過酸化水素の混合水溶液、p型InPアウタークラッド層21には塩酸の希釈水溶液を用いた。これによって、エッチングをInGaAsPエッチストップ層20で停止させることができ、制御性が向上した。その後、フォトレジストを剥離して、全面にの絶縁膜としてSi3N4誘電体膜26を形成した。さらに、Si3N4誘電体膜26のメサ上面部分にストライプ上に選択的にコンタクトホール27を開け、p型電極28を形成した。基板側は100μm程度の薄さにまで研磨して、n型電極29を形成した。このようなプロセスを経た後に、キャビティー長1000μm程度のレーザチップを切り出し、光出力を得る端面と反対側のファセット面に反射率94%の誘電体多層膜を形成して半導体レーザを完成させた。
比較例1
成長速度を550℃とした以外は、実施例1と同様の方法及び条件で素子Cを作製した。
成長速度を550℃とした以外は、実施例1と同様の方法及び条件で素子Cを作製した。
上記のようにして作製した素子A〜Cのパルス駆動による電流−光出力特性を図6に示す。発振閾値密度については、素子間の差は小さく、1.6kA/cm2程度であったが、最大光出力については素子間で大きく異なっていた。すなわち、図6に示すように、素子A及びBは最大光出力として150mW以上が得られ、中でも素子Aについては良好な特性が得られた。これに対し、素子Cはわずか36mW程度で熱飽和し、それ以上高い光出力は得られなかった。この結果は、InAlAsの結晶特性を反映しているものと考えられ、組成分離の有無や空孔型欠陥密度の変化と整合するものと考えられる。
また、本実施例ではInP基板上のInAlAsを採用したが、In、Al、As以外の元素を含んだ化合物半導体にも本発明は効果がある。例えばIII族としてGaを、V族としてNやPを含ませることもできるが、As以外のV族元素は全V族元素中の50%以下にすることが望ましい。
本発明のIII−V族化合物半導体結晶の製造方法は、炭素ドーピングプロファイルを正確に制御しながら、良好な品質を有するIII−V族化合物半導体結晶の製造方法として利用できる。また、本発明の半導体デバイスの製造方法は、高速化、高出力化に対応可能な高発光特性を有する半導体デバイスの製造方法として利用できる。
本発明の製造方法で製造される炭素ドープInAlGaAs化合物半導体結晶は、半導体レーザの層構成として用いた場合、デバイス特性の向上に寄与するが、炭素ドープInAlAs化合物半導体結晶で形成された層はバンド構造の特徴からヘテロバイポーラトランジスタなどの電子デバイスとしての利用に有望とされている。この化合物半導体結晶で形成された層を有する電子デバイスとして、例えばヘテロバイポーラトランジスタ(HBT)、電界効果型トランジスタ(FET)、高電子移動度トランジスタ(HEMT)などが挙げられる。この場合にも拡散係数の小さい炭素ドーピングで、組成分離を抑制することによりドーピングプロファイルが精密に制御できるのみならず、良好な結晶性を反映して、ホールの移動度の高いドーピングが可能となるため、デバイス特性の向上に寄与する。
1 炭素ドープInAlGaAs系半導体レーザ基板
10 n型InP基板
11 n型InP層
12 n型In0.52Al0.48As層
13 In0.52(AlxGa1-x)0.48As(0.74<x<1)下部傾斜屈折率(GRIN)層
14 5周期の多重量子井戸層
15 障壁層
16 活性層
17 In0.52(AlxGa1-x)0.48As(0.74<x<1)上部傾斜屈折率(GRIN)層
18 p型In0.52Al0.48As−SCH層
19 p型InPスペーサー層
20 InGaAsPエッチングストップ層
21 p型InPアウタークラッド層
22 p型In0.53Ga0.47Asコンタクト層
25 リッジ
26 Si3N4誘電体膜
27 コンタクトホール
28 p型電極
29 n型電極
10 n型InP基板
11 n型InP層
12 n型In0.52Al0.48As層
13 In0.52(AlxGa1-x)0.48As(0.74<x<1)下部傾斜屈折率(GRIN)層
14 5周期の多重量子井戸層
15 障壁層
16 活性層
17 In0.52(AlxGa1-x)0.48As(0.74<x<1)上部傾斜屈折率(GRIN)層
18 p型In0.52Al0.48As−SCH層
19 p型InPスペーサー層
20 InGaAsPエッチングストップ層
21 p型InPアウタークラッド層
22 p型In0.53Ga0.47Asコンタクト層
25 リッジ
26 Si3N4誘電体膜
27 コンタクトホール
28 p型電極
29 n型電極
Claims (9)
- InとAlとを含有するIII族原料、及びV族元素の水素化物を主成分とするV族原料を基板に供給し、該基板上にIII−V族化合物半導体結晶を成長させる際に、成長温度を560〜650℃に保持し、III族原料のモル供給量に対するV族原料のモル供給量の比率を25〜100とし、かつ炭素を含有するドーパントガスを前記基板に供給することを特徴とするIII−V族化合物半導体結晶の製造方法。
- InとAlとを含有するIII族原料、及びV族元素の有機化合物を主成分とするV族原料を基板に供給し、該基板上にIII−V族化合物半導体結晶を成長させる際に、成長温度を560〜650℃に保持し、III族原料のモル供給量に対するV族原料のモル供給量の比率を10〜50とし、かつ炭素を含有するドーパントガスを前記基板に供給することを特徴とするIII−V族化合物半導体結晶の製造方法。
- 前記成長温度を585℃より高く、かつ650℃以下の温度に保持する請求項1又は2に記載のIII−V族化合物半導体結晶の製造方法。
- 前記基板上にIII−V族化合物半導体結晶を成長させる際に、前記III族原料及び前記V族原料を前記基板と格子整合させる請求項1〜3のいずれか一項に記載のIII−V族化合物半導体結晶の製造方法。
- 前記III−V族化合物半導体結晶の成長速度が0.2〜5μm/hである請求項1〜4のいずれか一項に記載のIII−V族化合物半導体結晶の製造方法。
- 前記V族原料として少なくともAsを主要なV族元素とする原料を用いる請求項1〜5のいずれか一項に記載のIII−V族化合物半導体結晶の製造方法。
- 前記III−V族化合物半導体結晶がInAlGaAs化合物半導体結晶又はInAlAs化合物半導体結晶である請求項1〜6のいずれか一項に記載のIII−V族化合物半導体結晶の製造方法。
- 前記III族原料として有機金属化合物を用いる請求項1〜7のいずれか一項に記載のIII−V族化合物半導体結晶の製造方法。
- 請求項1〜8のいずれか一項に記載のIII−V族化合物半導体結晶の製造方法を用いてIII−V族化合物半導体層を形成することを特徴とする半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003397930A JP2005159152A (ja) | 2003-11-27 | 2003-11-27 | Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003397930A JP2005159152A (ja) | 2003-11-27 | 2003-11-27 | Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005159152A true JP2005159152A (ja) | 2005-06-16 |
Family
ID=34722950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003397930A Pending JP2005159152A (ja) | 2003-11-27 | 2003-11-27 | Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005159152A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211141A (ja) * | 2007-02-28 | 2008-09-11 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置及び光半導体モジュール |
JP2010072495A (ja) * | 2008-09-19 | 2010-04-02 | Opnext Japan Inc | 同軸型半導体光モジュール |
JP2015096461A (ja) * | 2008-04-23 | 2015-05-21 | 国立研究開発法人産業技術総合研究所 | ナノ粒子の製造方法及び該方法により製造されたナノ粒子 |
-
2003
- 2003-11-27 JP JP2003397930A patent/JP2005159152A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211141A (ja) * | 2007-02-28 | 2008-09-11 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置及び光半導体モジュール |
JP2015096461A (ja) * | 2008-04-23 | 2015-05-21 | 国立研究開発法人産業技術総合研究所 | ナノ粒子の製造方法及び該方法により製造されたナノ粒子 |
JP2010072495A (ja) * | 2008-09-19 | 2010-04-02 | Opnext Japan Inc | 同軸型半導体光モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7683392B2 (en) | Semiconductor device with anisotropy-relaxed quantum dots | |
US7514349B2 (en) | Semiconductor optical device and manufacturing method thereof | |
US20050230672A1 (en) | III-V compound semiconductor crystals | |
US8213477B2 (en) | Semiconductor laser and method of manufacturing the same | |
US4953170A (en) | Method for forming a heteroepitaxial structure, and a device manufactured thereby | |
JP5090144B2 (ja) | 埋込型半導体レーザおよびその製造方法 | |
JP2005159152A (ja) | Iii−v族化合物半導体結晶の製造方法及び該製造方法を用いた半導体デバイスの製造方法。 | |
JP2750856B2 (ja) | 半導体装置 | |
JP3889896B2 (ja) | 半導体発光装置 | |
JP4640646B2 (ja) | 半導体レーザとその製造方法 | |
JP2001203423A (ja) | 半導体発光装置 | |
JP3665911B2 (ja) | 半導体光素子の製造方法,及び半導体光素子 | |
JP5573310B2 (ja) | 光半導体装置及びその製造方法 | |
JP2009141032A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2002026451A (ja) | 半導体光デバイス装置 | |
JP5620308B2 (ja) | Iii−v族化合物半導体結晶の製造方法、光半導体素子の製造方法 | |
JP2010062400A (ja) | 光半導体素子 | |
JP2004356611A (ja) | Iii−v族化合物半導体結晶の製造方法 | |
JP2005159151A (ja) | Iii−v族化合物半導体結晶及び半導体デバイス | |
US20100316080A1 (en) | Semiconductor optical element | |
JP2001217505A (ja) | 半導体光素子及びその作製方法、並びにAl系化合物半導体層の選択成長法 | |
JPH0567839A (ja) | 半導体レーザ装置 | |
JPH11340585A (ja) | 半導体発光装置 | |
JPH09232691A (ja) | 半導体レーザ | |
JPH0936494A (ja) | 化合物半導体装置の製造方法 |