JPH01125845A - 半導体装置の素子分離方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置の製造方法において、選択酸化を利
用した素子間分離に関する。

〈従来技術〉 半導体装置における素子間分離方法には、一般に酸化膜
分離法が広く用いられている。前記選択酸化膜分離法は
素子分離領域の半導体基板を選択的に酸化してなるもの
で、第２図（ａ）〜（ｃ）にその製造工程の断面図を示
す。第２図（ａ）に於いて、半導体基板１の素子領域上
にシリコン酸化膜２を介してシリコン窒化膜３が酸化阻
止膜として設けられ、半導体基板１の素子分離領域には
フィールド反転電圧を適正化するため、半導体基板１と
同導電型の不純物イオン７が注入されている。該イオン
注入後、選択酸化を行うことにより、第２図（ｂ）の如
く、素子分離領域をなす選択酸化膜８が単載４１日形成
された半導体基板ｌの素子領域に第２図（ｃ）のように
ポリシリコン等からなるゲート電極１０を形成し、該ゲ
ート電極１０と上記選択酸化膜８とをマスクとしてセル
ファライン技術により半導体基板１と逆導電型の不純物
イオンを注入してソース及びドレイン拡散領域１１を形
成すると、半導体装置が形成される。

〈発明が解決しようとする問題点〉 上記従来の方法では、素子分離領域のチャネルストッパ
をなす不純物拡散層９と素子領域のソース・ドレインを
なす拡散層１１とが接しており、拡散層９と拡散層Ｉ＋
とは異なる導電型の不純物にて形成される。そのため素
子分離領域不純物拡散層９の不純物拡散濃度を高くして
フィールド反転電圧を上昇させる場合、素子領域の拡散
層１１とのＰＮ接合耐圧が低くなる。一方、高いＰＮ接
合耐圧を得るには素子分離領域の不純物拡散層９を無く
せば良いが、これでは高いフィールド反転電圧を得るこ
とができない。

本発明は選択酸化法により素子間分離を行う際、上記問
題点を鑑みて素子領域の拡散層と素子分離領域の拡散層
との接合を回避することを目的とするものである。

く問題点を解決するための手段〉 本発明は上述する問題点を解決するためになされたもの
で、以下の如き半導体装置の素子分離方法を提供するも
のである。

半導体基板上に酸化阻止膜を形成し、素子領域上に上記
酸化阻止膜のパターンを形成する。パターニングされた
上記酸化阻止膜の側面にサイドウオールを形成し、更に
これらをマスクとして半導体基板表面をエツチングして
凹部を形成する。上記半導体基板表面の凹部に半導体基
板と同導電型のイオン注入を行っｔコ後、半導体基板表
面を酸化して、素子分離領域を形成する。

また、酸化阻止膜側面のサイドウオールとしてシリコン
酸化膜を用いる。

〈発明の作用〉 上述の如く、酸化阻止膜及び側面に形成された。

サイドウオールとをマスクとして半導体基板表面をエツ
チングした後、不純物イオンの注入を行い、素子分離酸
化膜を形成することにより、素子分離領域の拡散層と素
子領域に形成される拡散層との接合がなくなり、フィー
ルド反転電圧を大きくした場合でも接合耐圧が低くなる
ことはなくなる。

〈実施例〉 第１図（ａ）〜（（１）に本発明の一実施例の工程断面
図を示す。

第１図（ａ）の如く、Ｐ型シリコン単結晶基板！上に熱
酸化法による第１のシリコン酸化膜１２及びＣＶＤ法に
よるシリコン窒化膜１３が形成される。

次いで素子領域に相当する領域にホトレジストパターン
（図示せず）を形成し、該ホトレジストパターンをマス
クとして前記シリコン酸化膜１２及びシリコン窒化膜１
３を異方性エツチングしてシリコン酸化膜１２ａ及びシ
リコン窒化膜ＩＺａのパターンが形成される。前記ホト
レジストパターンを除去後、シリコン窒化膜＋３ａ上及
び露出シリコン基板ｌ上に第２のシリコン酸化膜４が形
成される。

次に前記第２のシリコン酸化膜４全面に異方性エツチン
グすると、第１図（ｂ）に示すようにシリコン窒化膜＋
３ａの側面にサイドウオール５が形成され、続いてシリ
コン窒化膜１３ａ及びサイドウオール５をマスクとして
露出シリコン基板１をエツチングして該シリコン基板Ｉ
に凹部６を形成する０ 次いでシリコン窒化膜１３ａ及びサイドウオール５をマ
スクとしてＰ型シリコン基板１の前記凹部６にＰ型不純
物であるボロンイオン７を注入する。該イオン注入後、
シリコン基板１表面を熱酸化することにより、第１図（
ｃ）の如く、素子分離領域をなす選択酸化膜１４及びチ
ャネルストッパをなすボロン拡散層１５が形成される。

次に前記シリコン窒化膜＋３ａ及びシリコン酸化膜１２
ａを除去した後、従来の製造方法に基づいて第１図（ｄ
）の如くゲート電極１０．及びＮ型不純物からなるソー
ス・ドレイン拡散領域１１を形成して半導体装置が構成
される。この時、ボロン拡散層１５は従来に比べ素子領
域から離れた所に形成されているため、素子領域に形成
されるソース・ドレイン領域１１等の拡散層と接するこ
とはほとんどない。

〈発明の効果〉 本発明によれば、フィールド反転電圧が高くかつＰＮ接
合耐圧の高い半導体装置を形成することができ、高電源
電圧を必要とする半導体装置への適用も可能である。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の一実施例の工程を示す
断面図、第２図（ａ）〜（ｃ）は従来の工程を示す断面
図である。 Ｉ・・・Ｐ型シリコン基板、４・・・第２のシリコン酸
化膜、５・・・サイドウオール、６・・・凹部、７・・
・ボロンイオン、１０・・・ゲート電極、１１・・・ソ
ース・ドレイン拡散領域、＋２ａ・・・シリコン酸化膜
％１３ａ・・・シリコン窒化膜、１４・・・選択酸化膜
、１５・・・ボロン拡散層。 代理人　弁理士　杉　山　毅　至（他１名）第　ｌ　図 ！ 第２　図

Claims (1)

1. 【特許請求の範囲】 １、酸化阻止膜を用いて、半導体基板上に選択的に酸化
   膜を形成する方法において、 所望形状にパターニングされた上記酸化阻止膜の側面に
   サイドウォールを形成する工程と、上記酸化阻止膜及び
   上記サイドウォールとで覆われていない半導体基板表面
   をエッチングして凹部を設ける工程と、 上記凹部の底面に半導体基板と同一導電型の不純物イオ
   ンを注入した後、半導体基板表面を酸化する工程とを有
   してなることを特徴とする半導体装置の素子分離方法。 ２、上記サイドウォールにはシリコン酸化膜を用いてな
   ることを特徴とする特許請求の範囲第１項記載の半導体
   装置の素子分離方法。