JPH01125180A - バーストゲートパルスを出力できる同期信号分離集積回路 - Google Patents
バーストゲートパルスを出力できる同期信号分離集積回路Info
- Publication number
- JPH01125180A JPH01125180A JP63120804A JP12080488A JPH01125180A JP H01125180 A JPH01125180 A JP H01125180A JP 63120804 A JP63120804 A JP 63120804A JP 12080488 A JP12080488 A JP 12080488A JP H01125180 A JPH01125180 A JP H01125180A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- horizontal synchronization
- output
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title description 16
- 239000002131 composite material Substances 0.000 claims abstract description 42
- 238000000926 separation method Methods 0.000 claims description 25
- 230000000737 periodic effect Effects 0.000 claims 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 238000001914 filtration Methods 0.000 abstract 2
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 17
- 238000007599 discharging Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタル映像システムに関するもので、特に
、単方向性複合ビデオ信号を外部から入力されて高品質
の水平同期信号と、垂直同期信号と、水平及び垂直同期
信号より合成された複合同期信号と、バースト信号期間
中に検出されたバーストゲートパルスとを同時に分離出
力できる集積回路に関する。
、単方向性複合ビデオ信号を外部から入力されて高品質
の水平同期信号と、垂直同期信号と、水平及び垂直同期
信号より合成された複合同期信号と、バースト信号期間
中に検出されたバーストゲートパルスとを同時に分離出
力できる集積回路に関する。
従来の技術及び発明が解決しようとする問題点単方向性
合成ビデオ信号を使用する映像システムにおいては水平
、垂直及び複合同期信号のような基準同期信号以外にも
ビデオ位相ロックドループ（ＰＬＬ）に使用されるバー
ストゲートパルスが必要になる。一方、Ｐ ｉ ｌ−シ
ステムは定常動作するためには３．５８ＭＨｚの発振器
が必要であり、この発振周波数の位相を入力複合ビデオ
信号のバースト信号と一致させるためにはバースト信号
の位置を知らせるパルス信号が必要になるが、このパル
ス信号が即ちバーストゲートパルス信号である。
合成ビデオ信号を使用する映像システムにおいては水平
、垂直及び複合同期信号のような基準同期信号以外にも
ビデオ位相ロックドループ（ＰＬＬ）に使用されるバー
ストゲートパルスが必要になる。一方、Ｐ ｉ ｌ−シ
ステムは定常動作するためには３．５８ＭＨｚの発振器
が必要であり、この発振周波数の位相を入力複合ビデオ
信号のバースト信号と一致させるためにはバースト信号
の位置を知らせるパルス信号が必要になるが、このパル
ス信号が即ちバーストゲートパルス信号である。
従来の映像システムにおいては演算増幅器アンプを使用
した個別回路構成を使用するのでシステムの価格が上Ａ
し、入力複合ビデオ信号のバースト信号と正確に位相を
合わせることが困難で、またバーストゲートパルスの品
質が落ちる短所があった。
した個別回路構成を使用するのでシステムの価格が上Ａ
し、入力複合ビデオ信号のバースト信号と正確に位相を
合わせることが困難で、またバーストゲートパルスの品
質が落ちる短所があった。
したがって、本発明の目的は基準同期信号である水平及
び垂直同期パルスと、合成同期信号と、バーストゲート
パルスとを出力する単一の集積回路によりシステムの配
線回路基板（ＰＣＢ）面積の減少、および工程の節減を
達成し、又正確な高品質の同期信号を得ることにより安
定した映像システムを実現することにある。
び垂直同期パルスと、合成同期信号と、バーストゲート
パルスとを出力する単一の集積回路によりシステムの配
線回路基板（ＰＣＢ）面積の減少、および工程の節減を
達成し、又正確な高品質の同期信号を得ることにより安
定した映像システムを実現することにある。
問題点を解決するための手段
上記の目的を遂行するため本発明は、入力複合ビデオ、
信号の位相を反転させる第１のインバーター回路と、上
記の第１のインバータ回路の出力信号から高周波信号を
除去するための水平同期フィルター回路と、上記の信号
を水平同期信号を分離しやすくするため一定電圧にクラ
ンプする第１のクランピング回路と、上記のクランプさ
れた信号から水平同期を分離するための水平同期分離回
路と、上記のクランプされた信号の遅延を補償する水平
同期遅延補償回路と、上記の水平同期分離回路から水平
同期信号を、また水平同期遅延補償回路から遅延が補償
された水平同期信号を供給され適当なレベルの信号を形
成して出力する水平同期出力回路と、上記の第１のクラ
ンプ回路の出力から水平同期信号及び等化パルスを除去
し、垂直同期信号を通過させる垂直同期フィルターと、
上記の水平同期信号と基準電圧とを比較して垂直同期を
分離する比較回路と、上記の比較回路に基準電圧を供給
する基準電圧発生回路と、上記の比較回路から分離した
垂直同期信号を適当なレベルで出力する垂直同期出力回
路と、上記の比較回路からの垂直同期信号と上記の水平
同期遅延補償回路の遅延が補償された水平同期信号とを
合成して出力する複合同期信号出力回路と、上記の遅延
が補償された水平同期出力回路の水平同期信号の位相を
反転させる第２のインバーター回路と、その反転された
水平同期信号を一定電圧にクランプする第２のクランプ
回路と、上記のクランプされた水平同期信号からバース
トゲートパルスを発生させるバーストゲートパルス発生
回路とで構成されたことを特徴とする。
信号の位相を反転させる第１のインバーター回路と、上
記の第１のインバータ回路の出力信号から高周波信号を
除去するための水平同期フィルター回路と、上記の信号
を水平同期信号を分離しやすくするため一定電圧にクラ
ンプする第１のクランピング回路と、上記のクランプさ
れた信号から水平同期を分離するための水平同期分離回
路と、上記のクランプされた信号の遅延を補償する水平
同期遅延補償回路と、上記の水平同期分離回路から水平
同期信号を、また水平同期遅延補償回路から遅延が補償
された水平同期信号を供給され適当なレベルの信号を形
成して出力する水平同期出力回路と、上記の第１のクラ
ンプ回路の出力から水平同期信号及び等化パルスを除去
し、垂直同期信号を通過させる垂直同期フィルターと、
上記の水平同期信号と基準電圧とを比較して垂直同期を
分離する比較回路と、上記の比較回路に基準電圧を供給
する基準電圧発生回路と、上記の比較回路から分離した
垂直同期信号を適当なレベルで出力する垂直同期出力回
路と、上記の比較回路からの垂直同期信号と上記の水平
同期遅延補償回路の遅延が補償された水平同期信号とを
合成して出力する複合同期信号出力回路と、上記の遅延
が補償された水平同期出力回路の水平同期信号の位相を
反転させる第２のインバーター回路と、その反転された
水平同期信号を一定電圧にクランプする第２のクランプ
回路と、上記のクランプされた水平同期信号からバース
トゲートパルスを発生させるバーストゲートパルス発生
回路とで構成されたことを特徴とする。
実施例
以下、本発明を添付図面を参照して詳細に説明する。
第１図は入力複合ビデオ信号の位相を反転させる第１の
インバーター回路１と、上記の第１のインバーター回路
１の出力信号から高周波信号を除去する水平同期フィル
ター回路２と、上記の水平同期フィルター回路２の出力
信号を水平同期信号を分離するためにクランプする第１
のクランプ回路３と、上記の第１のクランプ回路３によ
ってクランプされた信号から水平同期信号を分離する水
平同期分離回路４と、上記の第１のクランプ回路３によ
って第１のクランプされた信号の遅延を補償する水平同
期遅延補償回路５と、上記の水平同期分離回路４の出力
信号と上記の水平同期遅延補償回路５の出力信号から遅
延が補償された水平同期信号とを適当なレベルの水平信
号に変換して出力する水平同期出力回路６と、第１のク
ランプ回路３の出力から上記の水平同期信号および等化
パルスを除去するための垂直同期フィルター７と、上記
の垂直同期信号と基準電圧とを比較して垂直同期を分離
する比較回路８と、上記の比較回路８に基準電圧を供給
する基準電圧発生回路９と、上記の比較回路８から分離
した垂直同期信号にもとづいて適当なレベルの垂直同期
信号を出力する垂直同期出力回路１０と、上記の垂直同
期信号と遅延が補償された水平同期信号を合成して出力
する複合同期信号出力回路１１と、上記の遅延が補償さ
れた上記の水平同期出力回路６の水平同期信号の位相を
反転させる第２のインバーター回路１２と、上記の反転
された水平同期信号を一定電圧でクランプする第２のク
ランピング回路１３と、上記のクランプされた水平同期
信号からバーストゲートパルスを発生させるバーストゲ
ートパルス発生回路１４とで構成される本発明による集
積回路のブロック回路図を示す。
インバーター回路１と、上記の第１のインバーター回路
１の出力信号から高周波信号を除去する水平同期フィル
ター回路２と、上記の水平同期フィルター回路２の出力
信号を水平同期信号を分離するためにクランプする第１
のクランプ回路３と、上記の第１のクランプ回路３によ
ってクランプされた信号から水平同期信号を分離する水
平同期分離回路４と、上記の第１のクランプ回路３によ
って第１のクランプされた信号の遅延を補償する水平同
期遅延補償回路５と、上記の水平同期分離回路４の出力
信号と上記の水平同期遅延補償回路５の出力信号から遅
延が補償された水平同期信号とを適当なレベルの水平信
号に変換して出力する水平同期出力回路６と、第１のク
ランプ回路３の出力から上記の水平同期信号および等化
パルスを除去するための垂直同期フィルター７と、上記
の垂直同期信号と基準電圧とを比較して垂直同期を分離
する比較回路８と、上記の比較回路８に基準電圧を供給
する基準電圧発生回路９と、上記の比較回路８から分離
した垂直同期信号にもとづいて適当なレベルの垂直同期
信号を出力する垂直同期出力回路１０と、上記の垂直同
期信号と遅延が補償された水平同期信号を合成して出力
する複合同期信号出力回路１１と、上記の遅延が補償さ
れた上記の水平同期出力回路６の水平同期信号の位相を
反転させる第２のインバーター回路１２と、上記の反転
された水平同期信号を一定電圧でクランプする第２のク
ランピング回路１３と、上記のクランプされた水平同期
信号からバーストゲートパルスを発生させるバーストゲ
ートパルス発生回路１４とで構成される本発明による集
積回路のブロック回路図を示す。
上記の構成による本発明の詳細な説明するに、入力複合
ビデオ信号は第１のインバーター回路１を通過する際そ
の位相が反転され水平同期フィルター回路２に入力され
、水平同期フィルター回路２で水平及び垂直同期分離に
不必要な高周波成分が除去された後の第１のクランピン
グ回路３に人力されて同期分離が容易になるように一定
電圧にクランプされる。このクランプされたビデオ信号
は水平同期分離回路４と水平同期遅延回路５及び垂直同
期フィルター回路７に各々入力される。水平同期分離回
路４によって分離された水平同期信号と水平同期遅延補
償回路５を通った水平同期信号は水平同期出力回路６に
入力されて遅延が補償された水平同期信号がＴＴＬ−レ
ベルで水平同期出力端子ＯＨに出力される。
ビデオ信号は第１のインバーター回路１を通過する際そ
の位相が反転され水平同期フィルター回路２に入力され
、水平同期フィルター回路２で水平及び垂直同期分離に
不必要な高周波成分が除去された後の第１のクランピン
グ回路３に人力されて同期分離が容易になるように一定
電圧にクランプされる。このクランプされたビデオ信号
は水平同期分離回路４と水平同期遅延回路５及び垂直同
期フィルター回路７に各々入力される。水平同期分離回
路４によって分離された水平同期信号と水平同期遅延補
償回路５を通った水平同期信号は水平同期出力回路６に
入力されて遅延が補償された水平同期信号がＴＴＬ−レ
ベルで水平同期出力端子ＯＨに出力される。
また、水平同期遅延補償回路５を通じて遅延が補償され
た水平同期信号は複合同期出力回路１１に入力される。
た水平同期信号は複合同期出力回路１１に入力される。
一方、垂直同期フィルター回路７に入力された単方向性
ビデオ信号は水平同期信号と等化パルスが除去された積
分電圧に変換され比較電圧発生回路９によって発生され
た基準電圧と比較回路８で比較される。
ビデオ信号は水平同期信号と等化パルスが除去された積
分電圧に変換され比較電圧発生回路９によって発生され
た基準電圧と比較回路８で比較される。
上記の比較回路８から出力された出力垂直同期信号は複
合同期出力回路１１と垂直同期回路１０に各々入力され
、上記の垂直同期出力回路１０に入力された垂直同期信
号は通常に使用できるＴＴＬレベルで垂直同期出力端子
Ｏｖに出力される。
合同期出力回路１１と垂直同期回路１０に各々入力され
、上記の垂直同期出力回路１０に入力された垂直同期信
号は通常に使用できるＴＴＬレベルで垂直同期出力端子
Ｏｖに出力される。
水平同期遅延補償回路５の出力である遅延が補償された
水平同期信号と比較回路８の出力である垂直同期信号と
は複合同期出力回路１１を通じて合成されて複合同期出
力端子Ｏｃに複合同期信号が出力される。
水平同期信号と比較回路８の出力である垂直同期信号と
は複合同期出力回路１１を通じて合成されて複合同期出
力端子Ｏｃに複合同期信号が出力される。
一方、出力端子ＯＨに出力された遅延が補償された水平
同期信号（以下、“水平同期信号”と略称する）は第２
のインバーター回路１２で位相反転され第２のクランピ
ング回路１３で一定電圧にクランプされる。このクラン
プされた逆相同期信号はパーストゲート発生回路１４に
入力されてバーストゲートパルス出力端子Ｏａに安定さ
れた高品質のバーストゲートパルスが得られる。
同期信号（以下、“水平同期信号”と略称する）は第２
のインバーター回路１２で位相反転され第２のクランピ
ング回路１３で一定電圧にクランプされる。このクラン
プされた逆相同期信号はパーストゲート発生回路１４に
入力されてバーストゲートパルス出力端子Ｏａに安定さ
れた高品質のバーストゲートパルスが得られる。
第２（Ａ）及び第２（Ｂ）図は本発明によるバーストゲ
ートパルスを出力することができる第１図にブロック図
を示した同期分離集積回路の具体回路図である。
ートパルスを出力することができる第１図にブロック図
を示した同期分離集積回路の具体回路図である。
図中、０１〜Ｑａｅはトランジスター、Ｒ１〜′Ｒｓｓ
は抵抗、Ｃ＋〜Ｃ５はキャパシター、Ｖｃｃは電源電圧
、ＶｓａはＴＴＬレベルの５ボルト電源である。
は抵抗、Ｃ＋〜Ｃ５はキャパシター、Ｖｃｃは電源電圧
、ＶｓａはＴＴＬレベルの５ボルト電源である。
この中で、Ｒ１２１Ｒ３２〜Ｒ３５，Ｒ４７，Ｒ５４。
Ｒｓｓとキャパシター〇＋”＝Ｃｓは本発明による集積
回路の外部に接続する外部素子である。
回路の外部に接続する外部素子である。
第１図のブロック図の中の第１のインバーター回路１は
第２図のトランジスター０１〜Ｑ７と、抵抗Ｒｉ＝Ｒｕ
とで構成された部分であり、水平同期フィルター回路２
は抵抗Ｒ７とキャパシター０１とで構成された部分であ
り、第１のクランピング回路３は抵抗Ｒ＋２１Ｒ１３と
トランジスターＱ８及びキャパシターＣ２とで構成され
た部分である。
第２図のトランジスター０１〜Ｑ７と、抵抗Ｒｉ＝Ｒｕ
とで構成された部分であり、水平同期フィルター回路２
は抵抗Ｒ７とキャパシター０１とで構成された部分であ
り、第１のクランピング回路３は抵抗Ｒ＋２１Ｒ１３と
トランジスターＱ８及びキャパシターＣ２とで構成され
た部分である。
水平同期分離回路４は抵抗ＲＩ４〜Ｒ＋６及びトランジ
スター〇９〜Ｑｎとで構成された部分に対応しており、
水平開１ＩＩＪ遅延補償回路５はトランジスターＱＩ４
〜ＱＩ７１０２４と抵抗Ｒ１７、Ｒ＋ａ 、 Ｒ２４。
スター〇９〜Ｑｎとで構成された部分に対応しており、
水平開１ＩＩＪ遅延補償回路５はトランジスターＱＩ４
〜ＱＩ７１０２４と抵抗Ｒ１７、Ｒ＋ａ 、 Ｒ２４。
Ｒ３３及びキャパシター０３とで構成された部分に対応
しており、水平同期出力回路６はトランジスター〇Ｉ２
．０Ｉ３と抵抗Ｒ３２に対応しており、垂直開戸フィル
ター回路７はトランジスターＱＣｓ〜Ｑ２３と抵抗Ｒ＋
ｓ□〜Ｒ２３，Ｒ２５及びキャパシターＣ４と対応して
おり、比較回路８はトランジスター０２９．Ｑ３）及び
抵抗Ｒ２７〜Ｒ２９に対応しており、基準電圧回路９は
抵抗Ｒ３）、Ｒ３１と対応しており、垂直同期出力回路
１０はトランジスター０２１及びＲ３５に対応しており
、合成同期出力回路１１はトランジスター０２５〜０２
７と抵抗Ｒ２Ｂ、Ｒｙに対応しており、第２のインバー
ター回路１２はトランジスターＱ３１〜Ｑ３７と抵抗Ｒ
３８〜Ｒ＠に対応しており、第２のクランピング回路１
３はトランジスター〇３］及び抵抗Ｒ４７，Ｒ＠に対応
しており、バーストゲートパルス発生回路１４はトラン
ジスター０３９〜Ｑ＠及び抵抗Ｒａ〜Ｒｓｓとキャパシ
ターＣｓに各々対応するものである。
しており、水平同期出力回路６はトランジスター〇Ｉ２
．０Ｉ３と抵抗Ｒ３２に対応しており、垂直開戸フィル
ター回路７はトランジスターＱＣｓ〜Ｑ２３と抵抗Ｒ＋
ｓ□〜Ｒ２３，Ｒ２５及びキャパシターＣ４と対応して
おり、比較回路８はトランジスター０２９．Ｑ３）及び
抵抗Ｒ２７〜Ｒ２９に対応しており、基準電圧回路９は
抵抗Ｒ３）、Ｒ３１と対応しており、垂直同期出力回路
１０はトランジスター０２１及びＲ３５に対応しており
、合成同期出力回路１１はトランジスター０２５〜０２
７と抵抗Ｒ２Ｂ、Ｒｙに対応しており、第２のインバー
ター回路１２はトランジスターＱ３１〜Ｑ３７と抵抗Ｒ
３８〜Ｒ＠に対応しており、第２のクランピング回路１
３はトランジスター〇３］及び抵抗Ｒ４７，Ｒ＠に対応
しており、バーストゲートパルス発生回路１４はトラン
ジスター０３９〜Ｑ＠及び抵抗Ｒａ〜Ｒｓｓとキャパシ
ターＣｓに各々対応するものである。
第３Ａ〜第３Ｃ図は複合ビデオ信号のクランプによる第
２図の具体回路図の各部分の波形図であり、第４Ａ〜第
４Ｆ図は水平同期分離出力回路による第２図の具体回路
図の各部の波形図であり、第５Ａ〜第５Ｃ図は垂直同期
分離による第２図の具体回路図の各部分の波形図であり
、第６Ａ〜第６Ｄ図は合成同期信号出力による第２図の
具体回路図の各部分の波形図であり、第７Ａ〜第７Ｈ図
はバーストゲートパルス発生による第２図の具体回路図
の各部分の波形図を表わしたものである。
２図の具体回路図の各部分の波形図であり、第４Ａ〜第
４Ｆ図は水平同期分離出力回路による第２図の具体回路
図の各部の波形図であり、第５Ａ〜第５Ｃ図は垂直同期
分離による第２図の具体回路図の各部分の波形図であり
、第６Ａ〜第６Ｄ図は合成同期信号出力による第２図の
具体回路図の各部分の波形図であり、第７Ａ〜第７Ｈ図
はバーストゲートパルス発生による第２図の具体回路図
の各部分の波形図を表わしたものである。
以下、第２図の本発明による具体回路図を第３Ａ〜第３
Ｃ図、第４Ａ〜第４Ｆ図、第５Ａ〜第５Ｃ図、第６Ａ〜
第６Ｄ図、第７Ａ〜第７Ｈ図等における波形図を参照し
て説明する。
Ｃ図、第４Ａ〜第４Ｆ図、第５Ａ〜第５Ｃ図、第６Ａ〜
第６Ｄ図、第７Ａ〜第７Ｈ図等における波形図を参照し
て説明する。
先ず、水平同期信号を分離出力する回路構成の動作を第
３Ａ〜第３Ｃ図及び第４Ａ〜第４Ｆ図の波形図を参照し
て説明する。
３Ａ〜第３Ｃ図及び第４Ａ〜第４Ｆ図の波形図を参照し
て説明する。
第３Ａ図に表示した単方向性合成ビデオ信号３１が第２
図における第１インバーター回路１のトランジスター〇
１のベースに入力されると、トランジスターＱ３のコレ
クターに第３Ｂ図の３２のような位相が反転された波形
が出力される。この位相が反転されたビデオ信号は水平
同期フィルター回路２を通されることにより高周波成分
が除去されて第１のクランピング回路３を通され、クラ
ンプされた電圧３４が水平同期分離回路４のトランジス
ターＱ９のベースに第３Ｃ図の３３の波形のように入力
される。第３Ｃ図のクランプされた逆方向複合ビデオ信
号のレベルがクランプ電圧３３に達する場合のみ即ち水
平同期信号期間中にのみ、第２図の具体回路図のトラン
ジスター０９がＯＮされるので０９のコレクターには第
４Ｃ図のような波形が出力される。第４Ａ図は入力され
た単方向性ビデオ信号であるが、そのうちの波形部分４
１はバースト信号であり、又４２は水平同期パルスを各
々表わす。トランジスター０９のコレクターに現れる第
４Ｃ図に示す波形の信号は水平同期分離回路４と水平同
期遅延？ｉ［（！！を回路５に各々入力される。水平同
期分離回路４に入力されたトランジスターＱ９のコレク
ター波形信号は第４Ｂ図のようになり水平同期出力回路
６のトランジススターＱＩ２のベースに入力されると共
に水平同期遅延補償回路５のトランジスターＱＩ６のベ
ースに入力される。第４Ｄ図の波形が“ロー”であれば
、トランジスターＱＣｓは“ＯＦ Ｆ ”であり、キャ
パシターＣ３は時定数τ１−Ｒ３３，Ｃａを持ち、第４
Ｄ図のようにキャパシター０３の充電値がトランジスタ
ー〇Ｃｓを“ＯＮ″させることのできる電圧になればト
ランジスター〇Ｃｓは゛”ＯＮ”状態になる。波形が“
ロー′°から゛′ハイ′°に変化すると、トランジスタ
ー〇Ｉ６は″“ＯＮ”になってキャパシターＣ３は第４
Ｄ図のように放電を開始し、 、キャパシター０３の電
圧がトランジスター〇Ｉ５のターンオン電圧より低くな
るとトランジスターＱ＋ｓは“ＯＮ ”から“ＯＦ Ｆ
”に変わる。第４Ｄ図のレベル４３はトランジスター
〇Ｃｓのターンオン電圧を表わしており、又、波形４４
はキャパシターＣ３の充放電の波形を表わしている。又
、第４図の波形Ｅはトランジスター〇〇のベース電圧の
波形、即ち、水平同期出力回路６の入力信号波形を表わ
す。
図における第１インバーター回路１のトランジスター〇
１のベースに入力されると、トランジスターＱ３のコレ
クターに第３Ｂ図の３２のような位相が反転された波形
が出力される。この位相が反転されたビデオ信号は水平
同期フィルター回路２を通されることにより高周波成分
が除去されて第１のクランピング回路３を通され、クラ
ンプされた電圧３４が水平同期分離回路４のトランジス
ターＱ９のベースに第３Ｃ図の３３の波形のように入力
される。第３Ｃ図のクランプされた逆方向複合ビデオ信
号のレベルがクランプ電圧３３に達する場合のみ即ち水
平同期信号期間中にのみ、第２図の具体回路図のトラン
ジスター０９がＯＮされるので０９のコレクターには第
４Ｃ図のような波形が出力される。第４Ａ図は入力され
た単方向性ビデオ信号であるが、そのうちの波形部分４
１はバースト信号であり、又４２は水平同期パルスを各
々表わす。トランジスター０９のコレクターに現れる第
４Ｃ図に示す波形の信号は水平同期分離回路４と水平同
期遅延？ｉ［（！！を回路５に各々入力される。水平同
期分離回路４に入力されたトランジスターＱ９のコレク
ター波形信号は第４Ｂ図のようになり水平同期出力回路
６のトランジススターＱＩ２のベースに入力されると共
に水平同期遅延補償回路５のトランジスターＱＩ６のベ
ースに入力される。第４Ｄ図の波形が“ロー”であれば
、トランジスターＱＣｓは“ＯＦ Ｆ ”であり、キャ
パシターＣ３は時定数τ１−Ｒ３３，Ｃａを持ち、第４
Ｄ図のようにキャパシター０３の充電値がトランジスタ
ー〇Ｃｓを“ＯＮ″させることのできる電圧になればト
ランジスター〇Ｃｓは゛”ＯＮ”状態になる。波形が“
ロー′°から゛′ハイ′°に変化すると、トランジスタ
ー〇Ｉ６は″“ＯＮ”になってキャパシターＣ３は第４
Ｄ図のように放電を開始し、 、キャパシター０３の電
圧がトランジスター〇Ｉ５のターンオン電圧より低くな
るとトランジスターＱ＋ｓは“ＯＮ ”から“ＯＦ Ｆ
”に変わる。第４Ｄ図のレベル４３はトランジスター
〇Ｃｓのターンオン電圧を表わしており、又、波形４４
はキャパシターＣ３の充放電の波形を表わしている。又
、第４図の波形Ｅはトランジスター〇〇のベース電圧の
波形、即ち、水平同期出力回路６の入力信号波形を表わ
す。
水平同期出力回路６はトランジスターＱＩ２とＱ１０及
び抵抗Ｒ３２とで構成されたＮＯＲゲートとなっている
ので水平同期出力回路６に第４Ｂ図と第４Ｅ図の信号が
入力されると、第４Ｆ図のような水平同期遅延が補償さ
れた水平同期信号の出力が出力端子ＯＨを通じて出力さ
れる。
び抵抗Ｒ３２とで構成されたＮＯＲゲートとなっている
ので水平同期出力回路６に第４Ｂ図と第４Ｅ図の信号が
入力されると、第４Ｆ図のような水平同期遅延が補償さ
れた水平同期信号の出力が出力端子ＯＨを通じて出力さ
れる。
次に第２図の具体回路図と第５Ａ〜第５Ｃ図における波
形図を参照して垂直同期信号を分離出力する回路構成の
動作関係を説明する。
形図を参照して垂直同期信号を分離出力する回路構成の
動作関係を説明する。
水平同期分離回路４のトランジスター０９のコレクター
から出力された第４Ｃ図の波形は垂直同期フィルター回
路７であるトランジスター〇Ｉ８のベースに入力される
。
から出力された第４Ｃ図の波形は垂直同期フィルター回
路７であるトランジスター〇Ｉ８のベースに入力される
。
第４Ｃ図の波形が“ハイパである時はトランジスターＱ
Ｃｓが“ＯＮ ”され、゛ロー゛′電圧である時はトラ
ンジスターＱ＋ｓが“ＯＦＦ”される。
Ｃｓが“ＯＮ ”され、゛ロー゛′電圧である時はトラ
ンジスターＱ＋ｓが“ＯＦＦ”される。
したがって、トランジスター０２＋のエミッターにはト
ランジスター〇Ｌ８のベース波形と位相が反対な逆方向
ビデオ信号が現われる。
ランジスター〇Ｌ８のベース波形と位相が反対な逆方向
ビデオ信号が現われる。
第５Ａ図の波形は入力信号である単方向性複合ビデオ信
号の垂直ブランキング期間を表わしたものである。
号の垂直ブランキング期間を表わしたものである。
ここで、５１と５３とは等化パルス期間を表わし、且つ
５２は垂直同期パルス期間を表わす。
５２は垂直同期パルス期間を表わす。
逆方向ビデオ信号が抵抗Ｒ２５及びキャパシター０４か
らなる垂直同期フィルターである積分器を通過する時パ
ルス接続期間が長い垂直同期パルス期間である５２の期
間の間のみ比較電圧発生回路９の比較電圧〔第５Ｂ図の
波形５５〕より大きい電圧が発生されて第５Ｂ図のよう
な波形が生じる。
らなる垂直同期フィルターである積分器を通過する時パ
ルス接続期間が長い垂直同期パルス期間である５２の期
間の間のみ比較電圧発生回路９の比較電圧〔第５Ｂ図の
波形５５〕より大きい電圧が発生されて第５Ｂ図のよう
な波形が生じる。
ここで、波形５５は基準電圧発生回路９の基準電圧を表
わし、且つ５４は垂直同期パルス期間の間の積分器の電
圧を表わす。
わし、且つ５４は垂直同期パルス期間の間の積分器の電
圧を表わす。
積分器電圧は比較回路８のトランジスター０２９のベー
スに入力され基準電圧発生回路９の基準電圧は比較回路
８のトランジスター〇３１１のベースに入力される。
スに入力され基準電圧発生回路９の基準電圧は比較回路
８のトランジスター〇３１１のベースに入力される。
したがって、第５Ｂ図においてこのように積分器波形５
４が基準電圧５５より大ぎい時、即ち、垂直同期パルス
期間の間のみ垂直同期出力端子Ｏｖを通じて第５Ｃ図の
波形５６のように垂直同期信号がＴＴＬレベルで出力さ
れる。
４が基準電圧５５より大ぎい時、即ち、垂直同期パルス
期間の間のみ垂直同期出力端子Ｏｖを通じて第５Ｃ図の
波形５６のように垂直同期信号がＴＴＬレベルで出力さ
れる。
したがって、等化パルス及び水平同期パルスが除去され
た高品質の垂直同期信号を単方向性複合ビデオ信号から
分離して出力できる。
た高品質の垂直同期信号を単方向性複合ビデオ信号から
分離して出力できる。
次に第２図の具体回路図と第６Ａ〜第６Ｄ図における波
形図を参照して垂直同期信号と遅延が補償された水平同
期信号の合成信号である複合同期信号を得る際の動作関
係を詳述する。
形図を参照して垂直同期信号と遅延が補償された水平同
期信号の合成信号である複合同期信号を得る際の動作関
係を詳述する。
上記の水平同期遅延補償回路５のトランジスタＱＩ７と
水平同期分離回路４のトランジスターＱ９のコレクター
波形を入力とする水平同期遅延補償回路５のトランジス
ターＱ２４及び抵抗Ｑ２４によって複合同期出力回路１
１のトランジスター〇乙のベースには第６Ｂ図のような
波形が入力され、複合同期出力回路１１のもう一つの入
力である垂直同期信号は比較回路８のトランジスター０
３）のコレクターから複合同期出力回路１１のトランジ
スター０２７のベースに入力される。
水平同期分離回路４のトランジスターＱ９のコレクター
波形を入力とする水平同期遅延補償回路５のトランジス
ターＱ２４及び抵抗Ｑ２４によって複合同期出力回路１
１のトランジスター〇乙のベースには第６Ｂ図のような
波形が入力され、複合同期出力回路１１のもう一つの入
力である垂直同期信号は比較回路８のトランジスター０
３）のコレクターから複合同期出力回路１１のトランジ
スター０２７のベースに入力される。
第６Ａ図の波形は第５Ａ図の波形と同一な波形である。
合成同期出力回路１１のトランジスター０２５と０２８
、Ｑ２ｒ及び抵抗Ｒ３とＲ２４とは“オア”ゲートを形
成するので第６Ｂ図と第６ｃ図とを論理加算すると、第
６Ｄ図の波形のような水平及び同期信号が合成された複
合同期信号が複合量１１信号の出力端子Ｑｃを通じてＴ
Ｔ １．レベルで出力される。
、Ｑ２ｒ及び抵抗Ｒ３とＲ２４とは“オア”ゲートを形
成するので第６Ｂ図と第６ｃ図とを論理加算すると、第
６Ｄ図の波形のような水平及び同期信号が合成された複
合同期信号が複合量１１信号の出力端子Ｑｃを通じてＴ
Ｔ １．レベルで出力される。
第６Ｃ図の波形はトランジスター０２７のベースに入力
される垂直同期信号を表わす。
される垂直同期信号を表わす。
次に、第２図の具体回路図と第７Ａ〜第７Ｈ図の波形図
を参照してバーストゲートパルス発生回路１４の動作関
係を詳細に説明する。
を参照してバーストゲートパルス発生回路１４の動作関
係を詳細に説明する。
遅延が補償された水平同期信号は第２のインバーター回
路１２に入力される。
路１２に入力される。
第７Ａ図は第４Ａ図と同一な波形であり、第７Ｂ図は第
４Ｆ図と同一な波形の遅延が補旧された水平同期信号で
ある。
４Ｆ図と同一な波形の遅延が補旧された水平同期信号で
ある。
第２のインバーター回路１２に入力された水平同期信号
は位相反転されてトランジスター０３３のコレクターに
位相反転信号が形成され、この信号が第２のクランピン
グ回路１３に入力されて一定電圧にクランプされた後バ
ーストゲートパルス発生回路１４に供給されトランジス
ター〇３９のコレクターに第７Ｃ図のように第７Ｂ図よ
りは若干遅延された信号が出力される。
は位相反転されてトランジスター０３３のコレクターに
位相反転信号が形成され、この信号が第２のクランピン
グ回路１３に入力されて一定電圧にクランプされた後バ
ーストゲートパルス発生回路１４に供給されトランジス
ター〇３９のコレクターに第７Ｃ図のように第７Ｂ図よ
りは若干遅延された信号が出力される。
バーストゲートパルス発生回路１４のトランジスター０
３９のコレクター波形はトランジスター０４０のベース
とトランジスターＱ＠のベースに各々入力され、トラン
ジスターＱ＠のべ一ヘスに入力された信号はトランジス
ターＱｕのベースに第７Ｇ図の波形のように加えられる
。
３９のコレクター波形はトランジスター０４０のベース
とトランジスターＱ＠のベースに各々入力され、トラン
ジスターＱ＠のべ一ヘスに入力された信号はトランジス
ターＱｕのベースに第７Ｇ図の波形のように加えられる
。
トランジスター０４６のベースに入力された第７Ｃ図の
信号が゛ロー″であれば、トランジスター０４６は“Ｏ
Ｆ Ｆ ”になり、キャパシター〇ｓは時定数τ２ ＝
Ｒ５５・Ｃ５で充電を開始する。
信号が゛ロー″であれば、トランジスター０４６は“Ｏ
Ｆ Ｆ ”になり、キャパシター〇ｓは時定数τ２ ＝
Ｒ５５・Ｃ５で充電を開始する。
キャパシター〇ｓの充電電圧がトランジスターＱ６をタ
ーンオンさせることができる電圧に達すると、トランジ
スター０６はＯＮ″になる。
ーンオンさせることができる電圧に達すると、トランジ
スター０６はＯＮ″になる。
第７Ｃ図で“ハイ”と変わると、トランジスターＱ＠は
“ＯＦＦ″から“ＯＮ ”に変化し、キャパシター０５
は放電を開始する。キャパシターＣ５の放電電圧がトラ
ンジスターＱ（、のターンオン電圧より低くなると、ト
ランジスター〇６は“’ＯＦＦ”になり第７Ｅ図のよう
な波形がトランジスター０６のコレクターに現われる。
“ＯＦＦ″から“ＯＮ ”に変化し、キャパシター０５
は放電を開始する。キャパシターＣ５の放電電圧がトラ
ンジスターＱ（、のターンオン電圧より低くなると、ト
ランジスター〇６は“’ＯＦＦ”になり第７Ｅ図のよう
な波形がトランジスター０６のコレクターに現われる。
即ち、第７Ｄ図の波形７３はキャパシター０５の充放電
の波形を表わし、またレベル７４はトランジスター０６
のターンオン電圧を表わしている。
の波形を表わし、またレベル７４はトランジスター０６
のターンオン電圧を表わしている。
従って、トランジスター０４４のコレクターには第７Ｆ
図のような波形が出力される。
図のような波形が出力される。
トランジスターＱ４２．Ｑ５及び抵抗Ｒ５４はＮ○Ｒゲ
ートを構成しており、入力された二つの信号、即ち第７
Ｆ図と第７Ｇ図の信号に対応して第７Ｈ図の高品質で安
定したバーストゲートパルスが出力端子Ｏｃを通じて出
力される。
ートを構成しており、入力された二つの信号、即ち第７
Ｆ図と第７Ｇ図の信号に対応して第７Ｈ図の高品質で安
定したバーストゲートパルスが出力端子Ｏｃを通じて出
力される。
上述したように本発明回路は水平同期信号及び垂直同期
信号と複合同期信号を出力するばかりでなく、高品質の
バーストゲートパルスも出力することができ、且つ複合
ビデオ信号を入力信号とに使用して同期信号等を分離出
力するので同期の問題が除去され、又バーストゲートパ
ルスも出力されるので外部回路の減少及び安定したバー
ストゲートパルスを得ることができ、費用を節減でき、
また正確なディジタル映像システムを実現できる特長を
有する。
信号と複合同期信号を出力するばかりでなく、高品質の
バーストゲートパルスも出力することができ、且つ複合
ビデオ信号を入力信号とに使用して同期信号等を分離出
力するので同期の問題が除去され、又バーストゲートパ
ルスも出力されるので外部回路の減少及び安定したバー
ストゲートパルスを得ることができ、費用を節減でき、
また正確なディジタル映像システムを実現できる特長を
有する。
第１図は本発明による集積回路のブロック図、第２ （
Ａ） 、 ２ （Ｂ）図は本発明の回路の具体回路図、
第３Ａ〜第３Ｃ図は第２図の回路において複合ビデオ信
号をクランプする回路の各部の波形図、第４Ａ〜第４Ｆ
図は第２図の回路において水平同期信号を分離出力する
回路の各部、の波形図、第５Ａ〜第５Ｃ図は第２図の回
路図において垂直同期信号を分離出力する回路の各部の
波形図、第６Ａ〜第６．Ｄ図は第２図の回路において水
平及び垂直同期信号を合成出力する複合同期出力回路の
各部の波形図、第７Ａ〜第７Ｈ図は第２図の回路におい
てバーストゲートパルスを発生さゼるバーストゲートパ
ルス発生回路の各部の波形図である。 図面の主要部分に対する符号の説明 １・・・第１のインバーター回路、２・・・水平同期フ
ィルター回路、３・・・第１のクランピング回路、４・
・・水平同期分離回路、５・・・水平同期遅延補旧回路
、６・・・水平同期出力回路、７・・・垂直同期フィル
ター回路、８・・・比較回路、９・・・基準電圧発生回
路、１０・・・垂直同期出力回路、１１・・・複合同期
出力回路、１２・・・第２のインバーター回路、１３・
・・第２のクランピング回路、１４・・・バーストゲー
トパルス発生回路。
Ａ） 、 ２ （Ｂ）図は本発明の回路の具体回路図、
第３Ａ〜第３Ｃ図は第２図の回路において複合ビデオ信
号をクランプする回路の各部の波形図、第４Ａ〜第４Ｆ
図は第２図の回路において水平同期信号を分離出力する
回路の各部、の波形図、第５Ａ〜第５Ｃ図は第２図の回
路図において垂直同期信号を分離出力する回路の各部の
波形図、第６Ａ〜第６．Ｄ図は第２図の回路において水
平及び垂直同期信号を合成出力する複合同期出力回路の
各部の波形図、第７Ａ〜第７Ｈ図は第２図の回路におい
てバーストゲートパルスを発生さゼるバーストゲートパ
ルス発生回路の各部の波形図である。 図面の主要部分に対する符号の説明 １・・・第１のインバーター回路、２・・・水平同期フ
ィルター回路、３・・・第１のクランピング回路、４・
・・水平同期分離回路、５・・・水平同期遅延補旧回路
、６・・・水平同期出力回路、７・・・垂直同期フィル
ター回路、８・・・比較回路、９・・・基準電圧発生回
路、１０・・・垂直同期出力回路、１１・・・複合同期
出力回路、１２・・・第２のインバーター回路、１３・
・・第２のクランピング回路、１４・・・バーストゲー
トパルス発生回路。
Claims (1)
- 【特許請求の範囲】 複合ビデオ信号から水平周期信号、垂直同期信号及び複
合同期信号と同時にバーストゲートパルスを出力できる
同期信号分離集積回路であって、上記の入力複合ビデオ
信号の位相を反転させる第１のインバーター回路（１）
と、 上記の第１のインバータ回路（１）の複合ビデオ信号出
力から高周波信号を除去する水平同期フィルター（２）
と、 上記の水平同期フィルター回路（２）の出力信号を水平
同期信号を分離しやすくするため一定電圧にクランプす
る第１のクランピング回路（３）と、 上記のクランプされた信号から水平同期信号を分離する
水平同期分離回路（４）と、 上記のクランプされた信号の遅延を補償する水同期遅延
補償回路（５）と、 上記の水平同期分離回路（４）の出力信号と水平同期遅
延補償回路（５）の出力信号から遅延が補償された水平
同期信号を所定レベルの信号に変換して出力する水平同
期出力回路（５）と、上記の水平同期信号及び等化パル
スを除去するための垂直同期フィルター（７）と、 上記の信号を基準電圧と比較して垂直同期を分離する比
較回路（８）と、 上記の比較回路（８）に基準電圧を供給する基準電圧発
生回路（９）と、 上記の比較回路（８）から分離した垂直同期信号を適当
なレベルで出力するようにする垂直同期出力回路（１０
）と、 上記の垂直同期信号と遅延が補償された水平同期信号を
合成して出力する合成同期出力回路（１１）と、 上記の遅延が補償された水平同期信号の位相を反転させ
る第２のインバーター回路（１２）と、上記の反転され
た水平周期信号を一定電圧にクランプする第２のクラン
ピング回路（１３）と、上記のクランプされた水平同期
信号、からバーストゲートパルスを発生させるバースト
ゲートパルス発生回路（１４）とで構成されたことを特
徴とする同期信号分離集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR5178 | 1987-05-23 | ||
| KR1019870005178A KR900006464B1 (ko) | 1987-05-23 | 1987-05-23 | 버어스트 게이트 펄스를 출력 할 수 있는 동기신호 분리 집적회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01125180A true JPH01125180A (ja) | 1989-05-17 |
Family
ID=19261626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63120804A Pending JPH01125180A (ja) | 1987-05-23 | 1988-05-19 | バーストゲートパルスを出力できる同期信号分離集積回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US4843470A (ja) |
| JP (1) | JPH01125180A (ja) |
| KR (1) | KR900006464B1 (ja) |
| DE (1) | DE3817759A1 (ja) |
| FR (1) | FR2615679B1 (ja) |
| GB (1) | GB2205015B (ja) |
| NL (1) | NL192761C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900006464B1 (ko) * | 1987-05-23 | 1990-08-31 | 삼성전자 주식회사 | 버어스트 게이트 펄스를 출력 할 수 있는 동기신호 분리 집적회로 |
| JPH02143693A (ja) * | 1988-11-25 | 1990-06-01 | Toshiba Corp | バーストゲートパルス発生回路 |
| JP2542707B2 (ja) * | 1989-10-27 | 1996-10-09 | 日本電気アイシーマイコンシステム株式会社 | 水平同期パルス計測回路 |
| JPH07131677A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | ビデオ信号のサグ補正回路 |
| US5844621A (en) * | 1995-06-21 | 1998-12-01 | Sony Corporation | Burst gate pulse generator |
| US5889548A (en) * | 1996-05-28 | 1999-03-30 | Nielsen Media Research, Inc. | Television receiver use metering with separate program and sync detectors |
| US6765624B1 (en) * | 1997-04-01 | 2004-07-20 | Hewlett-Packard Development Company, L.P. | Simulated burst gate signal and video synchronization key for use in video decoding |
| US6043850A (en) * | 1997-05-08 | 2000-03-28 | Sony Corporation | Burst gate pulse generator circuit |
| US6094726A (en) * | 1998-02-05 | 2000-07-25 | George S. Sheng | Digital signal processor using a reconfigurable array of macrocells |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226822B2 (ja) * | 1973-05-31 | 1977-07-16 | ||
| JPS5539946A (en) * | 1978-09-12 | 1980-03-21 | Canon Inc | Electronic equipment with solar battery |
| JPS5936068U (ja) * | 1982-08-31 | 1984-03-06 | 赤井電機株式会社 | リニヤトラツキング装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3135826A (en) * | 1961-02-13 | 1964-06-02 | Rca Corp | Color television receiver control apparatus |
| FR1604559A (ja) * | 1968-08-16 | 1971-12-06 | ||
| JPS4917890B1 (ja) * | 1970-04-02 | 1974-05-04 | ||
| US4051518A (en) * | 1976-02-27 | 1977-09-27 | Rca Corporation | Burst gate pulse generator |
| US4202012A (en) * | 1977-03-15 | 1980-05-06 | Matsushita Electric Industrial Co., Ltd. | Sampling clock reproducing device |
| US4263610A (en) * | 1980-01-18 | 1981-04-21 | Rca Corporation | Controlled output composite keying signal generator for a television receiver |
| US4491870A (en) * | 1982-08-17 | 1985-01-01 | Rca Corporation | Digital sync separator |
| US4581630A (en) * | 1983-08-30 | 1986-04-08 | Rca Corporation | Constant width burst gate keying pulse generator |
| FR2565448B1 (fr) * | 1984-06-04 | 1986-10-10 | France Etat | Procede et dispositif d'extraction de synchronisation pour systeme de diffusion a multiplexage temporel de signaux numeriques et analogiques |
| US4665437A (en) * | 1985-02-04 | 1987-05-12 | Rca Corporation | Adaptive field or frame store processor |
| US4707740A (en) * | 1986-04-11 | 1987-11-17 | Harris Corporation | Sync detector having noise adjusted slice level |
| KR900006464B1 (ko) * | 1987-05-23 | 1990-08-31 | 삼성전자 주식회사 | 버어스트 게이트 펄스를 출력 할 수 있는 동기신호 분리 집적회로 |
-
1987
- 1987-05-23 KR KR1019870005178A patent/KR900006464B1/ko not_active IP Right Cessation
-
1988
- 1988-05-19 JP JP63120804A patent/JPH01125180A/ja active Pending
- 1988-05-19 FR FR888806711A patent/FR2615679B1/fr not_active Expired - Lifetime
- 1988-05-20 DE DE3817759A patent/DE3817759A1/de active Granted
- 1988-05-20 US US07/196,246 patent/US4843470A/en not_active Expired - Lifetime
- 1988-05-23 GB GB8812121A patent/GB2205015B/en not_active Expired - Lifetime
- 1988-05-24 NL NL8801333A patent/NL192761C/nl not_active IP Right Cessation
-
1989
- 1989-06-26 US US07/372,694 patent/US5130785A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226822B2 (ja) * | 1973-05-31 | 1977-07-16 | ||
| JPS5539946A (en) * | 1978-09-12 | 1980-03-21 | Canon Inc | Electronic equipment with solar battery |
| JPS5936068U (ja) * | 1982-08-31 | 1984-03-06 | 赤井電機株式会社 | リニヤトラツキング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4843470A (en) | 1989-06-27 |
| GB8812121D0 (en) | 1988-06-29 |
| US5130785A (en) | 1992-07-14 |
| DE3817759C2 (ja) | 1991-09-05 |
| GB2205015B (en) | 1991-09-18 |
| NL192761B (nl) | 1997-09-01 |
| FR2615679B1 (fr) | 1991-04-05 |
| NL8801333A (nl) | 1988-12-16 |
| KR900006464B1 (ko) | 1990-08-31 |
| GB2205015A (en) | 1988-11-23 |
| KR880014797A (ko) | 1988-12-24 |
| FR2615679A1 (fr) | 1988-11-25 |
| NL192761C (nl) | 1998-01-06 |
| DE3817759A1 (de) | 1988-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01125180A (ja) | バーストゲートパルスを出力できる同期信号分離集積回路 | |
| US3727149A (en) | Burst control circuit having a voltage responsive oscillator | |
| JPH07131677A (ja) | ビデオ信号のサグ補正回路 | |
| EP0196059B1 (en) | Write clock generator for time base corrector | |
| KR900000587B1 (ko) | 합성비디오 신호의 동기 신호를 분리 출력하는 동기 신호 분리 집적회로 | |
| JP3258715B2 (ja) | 水平同期回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| KR900006355B1 (ko) | 수평동기 지연이 보상된 동기분리 집적회로 | |
| JPH0254680A (ja) | 画像信号用同期回路 | |
| JP3304031B2 (ja) | ゲンロック装置 | |
| JPH03173275A (ja) | クランプ装置 | |
| KR940000159Y1 (ko) | 고화질용 키드 펄스 발생기 | |
| JP3212201B2 (ja) | 時間軸補正回路 | |
| JPH0550883U (ja) | 時間軸補正回路 | |
| KR0150973B1 (ko) | 전압제어발진기의 발진주파수 제어장치 | |
| JPH0521389B2 (ja) | ||
| JPH11127394A (ja) | 撮像装置 | |
| JPH01228377A (ja) | デジタル同期検出装置 | |
| JPH09107492A (ja) | ディジタル画像処理回路 | |
| JPH0379162A (ja) | 垂直発振回路 | |
| JPS63212285A (ja) | 発振回路 | |
| JP2000175069A (ja) | 歪み補正回路 | |
| JPH04107072A (ja) | 同期信号分離装置 | |
| JPH03295368A (ja) | Ｄｃレベル制御回路 | |
| JPH0521388B2 (ja) |