JPH01121962A - ダイレクトメモリアクセス拡張制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はダイレクトメモリアクセス拡張制御回路に関し
、特にマイクロコンピュータシステムにおけるダイレク
トメモリアクセス拡張制御回路に関する。

〔従来の技術〕

従来、マイクロコンピュータシステムでは、周辺回路と
メモリとの間でダイレクトメモリアクセスを行う場合、
周辺回路の回路数が増加してマイクロコンピュータ内部
のダイレクトメモリアクセス制御回路の回路数では不足
するときには、ダイレクトメモリアクセス制御回路を必
要な回路数になるまでマイクロコンピュータに外付けし
ていた。

また、従来、マイクロコンピュータシステムでは、ダイ
レクトメモリアクセス制御回路およびメモリが１６ビッ
ト以上のデータ幅である場合、周辺回路が８ビットのデ
ータ幅であるので、ダイレクトメモリアクセス制御回路
は、周辺回路が接続されているメモリの上位８ビットま
たは下位８ビットのいずれか一方のみにデータを転送で
きるようになっていた。

〔発明が解決しようとする問題点〕

上述した従来のマイクロコンピュータシステムでは、マ
イクロコンピュータ内部のダイレクトメモリアクセス制
御回路の回路数が不足した場合にはダイレクトメモリア
クセス制御回路を必要な回路数になるまでマイクロコン
ピュータに外付けしていたので、周辺回路の回路数の増
加に伴いマイクロコンピュータに外付けされるダイレク
トメモリアクセス制御回路の回路数も増加するという欠
点がある。

また、従来のダイレクトメモリアクセス制御回路は、周
辺回路が８ピントのデータ幅であるためにメモリが１６
ビット以上のデータ幅である場合でもメモリの上位８ピ
ントまたは下位８ビットのいずれか一方のみにデータを
転送するようになっているので、メモリへのダイレクト
メモリ書込み時にメモリが無駄に使用されるという欠点
がある。

本発明の目的は、上述の点に鑑み、ダイレクトメモリア
クセス制御回路を外付けすることなしに周辺回路を容易
に追加することができ、またメモリへのダイレクトメモ
リアクセスがシーケンシャルに行えてメモリの使用に無
駄が生じないようにしたダイレクトメモリアクセス拡張
制御回路を提供することにある。

〔問題点を解決するための手段〕

本発明のダイレクトメモリアクセス拡張制御回路は、ダ
イレクトメモリアクセス制御回路を内部に含み１６ビッ
ト以上のデータ幅をもつマイクロコンピュータと、この
マイクロコンピュータに接続され前記マイクロコンピュ
ータを動作させるプログラムおよびデータが格納される
１６ビット以上のデータ幅をもつメモリと、前記マイク
ロコンピュータを介することなしに前記メモリとダイレ
クトメモリアクセスを行う８ビットのデータ幅をもつ複
数の周辺回路とを備えるマイクロコンピュータシステム
において、前記複数の周辺回路からのダイレクトメモリ
アクセス要求および前記マイクロコンビエータからのダ
イレクトメモリアクセス許可信号を受け付ける受信回路
と、この受信回路により受け付けられた前記複数の周辺
回路からのダイレクトメモリアクセス要求を競合制御し
処理すべきダイレクトメモリアクセス要求が書込みおよ
び読出しのいずれであるかを判定して対応するダイレク
トメモリアクセス信号を前記受信回路を介して前記マイ
クロコンピュータに送出させる競争回路と、前記マイク
ロコンビエータから前記受信回路を介してダイレクトメ
モリアクセス許可信号を受信したときに前記周辺回路と
前記メモリとの間のダイレクトメモリアクセスを８ビッ
ト単位にシーケンシャルに制御するメモリシーケンスア
クセス回路とを含む制御回路とを有する。

〔作用〕

本発明のダイレクトメモリアクセス拡張制御回路では、
受信回路が複数の周辺回路からのダイレクトメモリアク
セス要求およびマイクロコンピュータからのダイレクト
メモリアクセス許可信号を受け付け、競争回路が受信回
路により受け付けられた複数の周辺回路からのダイレク
トメモリアクセス要求を競合制御し処理すべきダイレク
トメモリアクセス要求が書込みおよび読出しのいずれで
あるかを判定して対応するダイレクトメモリアクセス信
号を受信回路を介してマイクロコンピュータに送出させ
、メモリシーケンスアクセス回路がマイクロコンピュー
タから受信回路を介してダイレクトメモリアクセス許可
信号を受信したときに周辺回路とメモリとの間のダイレ
クトメモリアクセスを８ビット単位にシーケンシャルに
制御する。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明の一実施例のダイレクトメモリアクセ
ス拡張制御回路が配設されたマイクロコンピュータシス
テムの構成を示すブロック図である。このマイクロコン
ピュータシステムは、複数の周辺回路ＬＡ、ＩＢ、・・
・、ＩＮと、ダイレクトメモリアクセス拡張制御回路２
と、マイクロコンピュータ３と、メモリ４とから構成さ
れている。

ダイレクトメモリアクセス拡張制御回路２は、受信回路
２１と、制御回路２２とから構成されており、制御回路
２２は、競争回路２２１およびメモリシーケンスアクセ
ス回路２２２を含んでいる。受信回路２１は、ダイレク
トメモリアクセス有信号線２３および選択信号線２４を
介して制御回路２２に接続されている。

周辺回路ＩＡ、ＩＢ、・・・、ＩＮは、８ビットのデー
タ幅をもっており、ダイレクトメモリアクセス要求信号
線５Ａ、、５Ｂ、・・・、５Ｎおよび応答線８Ａ、８Ｂ
、　・・・、８Ｎを介してダイレクトメモリアクセス拡
張制御回路２の受信回路２１に接続され、周辺データバ
スｌＯを介してダイレクトメモリアクセス拡張制御回路
２のメモリシーケンスアクセス回路２２２に接続されて
いる。

マイクロコンピュータ３は、１６ビット以上のデータ幅
をもっており、ダイレクトメモリアクセス制御回路（図
示せず）を内部に含んでいる。マイクロコンピュータ３
は、ダイレクトメモリ読出し信号線６Ａ、ダイレクトメ
モリ書込み信号線６Ｂ。

ダイレクトメモリ読出し許可信号ｉ７Ａおよびダイレク
トメモリ書込み許可信号線７Ｂを介してダイレクトメモ
リアクセス拡張制御回路２の受信回路２１に接続されて
いる。また、マイクロコンピュータ３は、メモリ上位デ
ータバス９Ａおよびメモリ下位データバス９Ｂを介して
ダイレクトメモリアクセス拡張制御回路２のメモリシー
ケンスアクセス回路２２２に接続されている。

メモリ４は、１６ビット以上のデータ幅をもっており、
例えば１６ビットのデータ幅であるとすると、上位８ビ
ットであるメモリ上位４Ａと、下位８ビットであるメモ
リ下位４Ｂとからなる。メモリ４には、マイクロコンピ
ュータ３を動作させるプログラムおよびデータが格納さ
れる。メモリ４のメモリ上位４Ａおよびメモリ下位４Ｂ
は、メモリ上位データバス９Ａおよびメモリ下位データ
バス９Ｂをそれぞれ介してダイレクトメモリアクセス拡
張制御回路２のメモリシーケンスアクセス回路２２２に
接続されている。

なお、マイクロコンピュータ３は、メモリ上位データバ
ス９Ａおよびメモリ下位データバス９Ｂを介してワード
単位にメモリ４をアクセスすることができるが、ダイレ
クトメモリアクセス時には内部のダイレクトメモリアク
セス制御回路がアドレスをバイト（８ビット）単位に指
定するようになっており、この場合にはメモリ４のメモ
リ上位４Ａは例えば偶数番地にアドレス付けされ、メモ
リ下位４Ｂは例えば奇数番地にアドレス付けされること
になる。

次に、このように構成された本実施例のダイレクトメモ
リアクセス拡張制御回路の動作について説明する。なお
、ここでは、説明の簡略化のために、信号に信号線と同
一符号を付して信号が経由する信号線についての説明を
省略する。

周辺回路ＬＡ、ＩＢ、・・・、ＩＮのうちの任意の周辺
回路ＩＫ（Ａ≦に≦Ｎ）からダイレクトメモリアクセス
要求信号５Ｋが送出されると、ダイレクトメモリアクセ
ス拡張制御回路２内の受信回路２１は、ダイレクトメモ
リアクセス要求信号５Ｋを受信して周辺回路ＩＫからダ
イレクトメモリアクセス要求があったことを示すダイレ
クトメモリアクセスを信号２３を制御回路２２に送出す
る。

ダイレクトメモリアクセス有信号２３を受信した制御回
路２２は、競争回路２２１を動作させて未処理のダイレ
クトメモリアクセス要求がないかどうかを確認し、未処
理のダイレクトメモリアクセス要求があれば未処理のダ
イレクトメモリアクセス要求に対する処理を終了した後
に、周辺回路ＩＫのダイレクトメモリアクセス要求がダ
イレクトメモリ読出しを要求しているかダイレクトメモ
リ書込みを要求しているかを判定する。周辺回路ＩＫか
らのダイレクトメモリアクセス要求が、例えばダイレク
トメモリ書込みを要求していると判定したならば、制御
回路２２は、ダイレクトメモリアクセス信号のうちのダ
イレクトメモリ書込み信号６Ｂを選択する旨を示す選択
信号２４を受信回路２１に送出する。

ダイレクトメモリ書込み信号６Ｂを選択する旨を示す選
択信号２４を受け取った受信回路２１は、マイクロコン
ピュータ３内のダイレクトメモリアクセス制御回路に対
してメモリ４へのダイレクトメモリ書込みを要求するダ
イレクトメモリ書込み信号６Ｂを送出する。

ダイレクトメモリ書込み信号６Ｂを受信したマイツクコ
ンピュータ３内のダイレクトメモリアクセス制御回路は
、メモリ４へのダイレクトメモリ書込みが可能であれば
ただちに、メモリ４へのダイレクトメモリ書込みが可能
でなければ可能になるのを待った後に、ダイレクトメモ
リアクセス許可信号のうちのダイレクトメモリ書込みを
許可するダイレクトメモリ書込み許可信号７Ｂをダイレ
クトメモリアクセス拡張制御回路２内の受信回路２１に
送出する。

ダイレクトメモリ書込み許可信号７Ｂを受信したダイレ
クトメモリアクセス拡張制御回路２内の受信回路２１は
、周辺回路ＩＫに対してダイレクトメモリ書込みを許可
することを示す応答８Ｋを送信する。同時に、受信回路
２１は、周辺回路ＩＫに対してダイレクトメモリ書込み
が許可されたことを示すダイレクトメモリアクセス有信
号２３を制御回路２２内のメモリシーケンスアクセス回
路２２２に対して通知する。

以上により、周辺回路ｌＫからメモリ４へのダイレクト
メモリ書込みが開始されると、マイクロコンピュータ３
内のダイレクトメモリアクセス制御回路は、バイト単位
のアドレスをメモリ上位データバス９Ａおよびメモリ下
位データバス９Ｂに出力する。一方、ダイレクトメモリ
アクセス拡張制御回路２内のメモリシーケンスアクセス
回路２２２は、周辺回路ＩＫから周辺データバス１０を
介して８ビットのデータ幅のメモリ書込みデータを入力
すると、メモリ上位データバス９Ａおよびメモリ下位デ
ータバス９Ｂ上のバイト単位のアドレスを識別して、８
ビットのデータ幅のメモリ書込みデータをメモリ上位４
Ａに書き込むかメモリ下位４Ｂに書き込むかを判定し、
８ビットのデータ幅のメモリ書込みデータを出力するデ
ータバスをメモリ上位データバス９Ａとメモリ下位デー
タバス９Ｂとの間で交互に切り換えることにより、周辺
回路ＩＫからの８ビットのデータ幅のメモリ書込みデー
タをメモリ上位４Ａおよびメモリ下位４Ｂに交互に８ビ
ット単位でシーケンシャルに書き込む。

なお、上述の動作の説明においては、周辺回路ＩＫがダ
イレクトメモリ書込み要求を行った場合について述べた
が、ダイレクトメモリ読出し要求を行った場合でもデー
タの転送方向が反対（メモＩ７４から周辺回路ＩＫへの
方向）となるだけでほぼ同様の動作となる。

ところで、先にも述べたように、ダイレクトメモリアク
セス拡張制御回路２では、同時に複数の周辺回路ＩＡ、
ＩＢ、　・・・、ＩＮからダイレクトメモリアクセス要
求信号５Ａ、５Ｂ、・・・、５Ｎが発生した場合でも、
受信回路２１を経由して制御回路２２が各ダイレクトメ
モリアクセス要求信号５Ａ。

５Ｂ、・・・、５Ｎを記憶して、制御回路２２内の競争
回路２２１により各ダイレクトメモリアクセス要求信号
５Ａ、５Ｂ、・・・、５Ｎを競合制御して処理するよう
になっているので、ダイレクトメモリアクセス拡張制御
回路２は、１つのダイレクトメモリアクセス要求信号に
対する処理が終わると、次のダイレクトメモリアクセス
要求信号に対する処理を順次行うことができる。

〔発明の効果〕

以上説明したように本発明は、受信回路および制御回路
を有するダイレクトメモリアクセス拡張制御回路を周辺
回路とマイクロコンピュータおよびメモリとの間に接続
することにより、マイクロコンピュータにダイレクトメ
モリアクセス制御回路を外付けすることなしに複数の周
辺回路を容易に追加することができるとともに、メモリ
に対するダイレクトメモリアクセスを８ビット単位でシ
ーケンシャルに行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のダイレクトメモリアクセス
拡張制御回路が配設されたマイクロコンピュータシステ
ムを示すブロック図である。 図において、 ＩＡ、ＩＢ、・・・、ＩＮ・・・周辺回路、２・・・ダ
イレクトメモリアクセス拡張制御回路、 ３・・・マイクロコンピュータ、 ４・・・メモリ、 ４Ａ・・メモリ上位、 ４Ｂ・・メモリ下位、 ５Ａ、５Ｂ、・・・、５Ｎ ・・・ダイレクトメモリアクセス要求信号線、６Ａ・・
ダイレクトメモリ読出し信号線、６Ｂ・・ダイレクトメ
モリ書込み信号線、７Ａ・・ダイレクトメモリ読出し許
可信号線、７Ｂ・・ダイレクトメモリ書込み許可信号線
、８Ａ、　　８Ｂ、・・・、８Ｎ・・・応答線、９Ａ・
・メモリ上位データバス、 ９Ｂ・・メモリ下位データバス、 １０・・・周辺データバス、 ２１・・・受信回路、 ２２・・・制御回路、 ２３・・・ダイレクトメモリアクセス有信号線、２４・
・・選択信号線、 ２２１　　・・競争回路、 ２２２　　・・メモリシーケンスアクセス回路である。

Claims (1)

1. 【特許請求の範囲】 ダイレクトメモリアクセス制御回路を内部に含み１６ビ
   ット以上のデータ幅をもつマイクロコンピュータと、こ
   のマイクロコンピュータに接続され前記マイクロコンピ
   ュータを動作させるプログラムおよびデータが格納され
   る１６ビット以上のデータ幅をもつメモリと、前記マイ
   クロコンピュータを介することなしに前記メモリとダイ
   レクトメモリアクセスを行う８ビットのデータ幅をもつ
   複数の周辺回路とを備えるマイクロコンピュータシステ
   ムにおいて、 前記複数の周辺回路からのダイレクトメモリアクセス要
   求および前記マイクロコンピュータからのダイレクトメ
   モリアクセス許可信号を受け付ける受信回路と、　 この受信回路により受け付けられた前記複数の周辺回路
   からのダイレクトメモリアクセス要求を競合制御し処理
   すべきダイレクトメモリアクセス要求が書込みおよび読
   出しのいずれであるかを判定して対応するダイレクトメ
   モリアクセス信号を前記受信回路を介して前記マイクロ
   コンピュータに送出させる競争回路と、前記マイクロコ
   ンピュータから前記受信回路を介してダイレクトメモリ
   アクセス許可信号を受信したときに前記周辺回路と前記
   メモリとの間のダイレクトメモリアクセスを８ビット単
   位にシーケンシャルに制御するメモリシーケンスアクセ
   ス回路とを含む制御回路と、を有することを特徴とする
   ダイレクトメモリアクセス拡張制御回路。