JPH034527A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH034527A
JPH034527A JP2132401A JP13240190A JPH034527A JP H034527 A JPH034527 A JP H034527A JP 2132401 A JP2132401 A JP 2132401A JP 13240190 A JP13240190 A JP 13240190A JP H034527 A JPH034527 A JP H034527A
Authority
JP
Japan
Prior art keywords
layer
titanium
region
forming
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2132401A
Other languages
English (en)
Inventor
Martin S Wang
マーチン・エス・ワング
Kuang-Yi Chiu
クアン・イ・チュウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH034527A publication Critical patent/JPH034527A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 回路中に半導体素子を製造する方法に関する。
〔従来の技術〕
近年、超大規模集積化（ＶＬＳＩ）技術の進展の結果、
トランジスタ等の一層多数の個別半導体素子を集積回路
チップの一層小さい領域に適合させる必要が生じてきた
。これらの素子の寸法はサブミクロンの単位に達し、こ
れらの素子を相互接続するための適切な電気的接触を達
成することが益々困難になってきた。
の処理中、導電材料とシリコンの連続層が基板上に形成
され、次に高温で焼なましされて導電性の珪化物層が形
成され、そこでこの珪化物層は素子の各領域との電気的
接触を達成するために利用することができる。この処理
方法は素子のゲート、拡散及び相互接続領域内の寄生抵
抗の減少、及び回路バッキング密度の向上を含めた多く
の利点をもたらす。
チタニウムはほとんど常に導電材料として利用されるが
、その理由はチタニウムとシリコンの焼なましによって
、抵抗性が比較的低く、熱安定性が良好であることが特
徴である珪化チタニウム（ＴｉＳｉｚ）が産出され、且
つ、チタニウムには焼なまし中にシリコンに特有の酸化
物を融解する能力があり、別の導電材料よりもより確実
に珪化物（シリサイド）が形成されるからである。
珪化チタニウムの形成の成功はチタニウムとシリコンと
の間に不純物が存在しないことにかかっている。前段階
から残された何らかの薄い酸化物又は重合体（ポリマー
）の残留物により珪化物の形成が妨げられることがある
。更に、チタニウムは存在することがある酸素の流れと
反応し易い。
このようなチタニウムと酸素の反応を防止し、且つ珪化
チタニウムの形成を確実に進行させるには、炉内の酸素
汚染は約３　ｐｐｍ以下でなければならない。そのため
には密閉されたシステムと、ウェハーの装填と焼なまし
中の極めて純粋な窒素ガスの高速度の流れが必要であり
、このためこの処理方法はコストが高く反復することが
困難である。
更に、サブミクロン単位の寸法を有する素子の珪化処理
を首尾よく達成するためには、別のいくつかの問題点を
解決する必要があり、その中には、ドレン・ゲート、ソ
ース・ゲート及び接合部の漏れを最小限にし、ゲート酸
化物の安全性を保持し、又、ドーピング剤の再分布又は
長いポリサイドの不連続性による悪影響を防止すること
が含まれる。
これらの全ての制約の結果、チタニウムの形成と、それ
に続く高温焼なましは制御することが橿めて困難である
。
チタニウムの形成後に犠牲にする誘電キャップ層を加え
、また焼結後に再び剥がすことが提案されている。（Ｔ
ａｎｇ、Ｔ、、Ｃ，Ｃ，＆４ｅｉ、Ｒ，Ｈａｋｅｎ。
Ｈ，Ｋａｗａｓａｋｉ及びＲ，Ｃｈａｐｍａｎ　、　Ｓ
）＋ｓ＋ｐｏｓｉａｍ　ｏｎ　ＶＬＳＩＴｅｃｈｎｏｌ
ｅｇｙ、１９８８年、６９ページ）しかし、この技術の
一部として実施しなければならないエッチバック処理に
より素子と処理方法が極めて複雑になった。
〔発明が解決しようとする課題〕
以上の点から、半導体素子の製造中、珪化処理の利点を
得るための実際的な方法を得る必要性がある。
〔課題を解決するための手段〕
本発明は焼なまし前に導電層を窒化物で覆うことによっ
て半導体素子を製造する際の自己整合珪化処理方法の利
点を実現する方法を提供するものである。その結果性ず
る構造は、導電層の形成及びその後の焼なまし中の酸素
又はその他の汚染物簡単且つ一般的に述べると、本発明
は以下の工程により半導体素子を製造する方法を実施す
るものである。すなわち、基板の平坦な表面にフィール
ド酸化物領域を形成し、これら酸化物領域の間にゲート
６ｍ域を形成し、基板内にソース及びドレン拡散領域を
生成し、基板をチタニウムのような導電層で覆い、その
導電層を窒化チタニウムのような窒素化合物で覆い、比
較的低温で焼なましして、導電材料がシリコンと接触し
ている全ての部位にシリコン化合物を形成し、且つ、残
りの導電材料を窒素化合物と化合させて素子を覆うほぼ
均質な窒素化合物の層を形成し、エツチングで窒素化合
物を除去し、そして比較的高温で焼なまししてシリコン
化合物を珪化物（シリサイド）に変換する、各工程であ
る。
好ましくは窒素化合物は例えば反応性スパッタリングに
よって、周囲大気を変化させずに導電材料の形成直後に
形成される。周囲大気は窒素であることが好ましい。
エツチングは例えば硫酸又は水酸化アンモニウムによる
湿式エツチング法で行うことが好ましい。
ゲート領域は例えば基板上にゲート酸化物層を形成し、
そしてそのゲート酸化物層上にシリコン・パッドを形成
することによって生成される。
拡散領域は例えばそのパッドと基板に誘電層を被覆し、
その誘電層を指向性エツチングしてパッドの周囲に酸化
物のスペーサを供給し、そしてイオン注入及びドライブ
・イン処理を実施して拡散領域を形成する。パッド自体
はゲート酸化物層上にポリシリコン層を形成し、そして
その後ポリシリコン及び下層のゲート酸化物をエツチン
グすることによって形成できる。
本発明の別の側面及び利点は発明の原理を例示する添付
図面を参照した以下の発明の詳細な説明により明らかに
なろう。
〔実施例〕
説明目的の図面に示すように、本発明は珪化処理中に導
電層を窒化物層で覆うことによって、半導体素子を製造
する方法を実施するものである。
集積回路チップ上に一層多くの半導体素子をはめ込む努
力は継続的になされてきた。これらの素子の寸法が小さ
くなるにつれて、素子との適切な電気接続部を製造する
ことが一層困難になった。
珪化処理によってこのような接点を形成することは多く
の利点をもたらすものの、この処理法は極めて僅かな不
純物の影響にも弱く、また珪化処理に関連する他の多く
の問題点を解決する必要があることから、確実な、一貫
性のある結果を得ることが困難であった。
珪化処理中、チタニウムのような導電材料層が部分的に
形成された半導体素子上に形成される。
本発明の方法に基づき、この導電層はシリコンではなく
窒化チタニウムで被覆され、低温焼なましく加熱）が行
われ、過剰な窒素化合物はエツチング除去される。高温
焼なまし書珪化 処理が完了する。この新規の処理方法の結果、従来の珪
化処理法よりも平滑で厚い珪化チタニウム層が形成され
、且つ、本発明の処理方法は不純物の悪影響に比較的強
いので実効し易い。
詳細には第１図ないし第８図は本発明の方法の実施例に
基づく半導体素子の製造の連続的な工程を示している。
基板Ｉ７の平坦な表面１５内に間隔を隔てた第１及び第
２のフィールド酸化物領域１１及び１３が形成され、１
９の参照番号で総称されるゲート領域がフィールド酸化
物領域１１と１３との間に生成される。
ゲート領域１９は基板１７の平坦な表面１５内にゲート
酸化物層２１を形成し、且つ、ゲート酸化物層２１上に
シリコン・パッド２３を形成することによって生成され
る。シリコン・パッド２３は例えばゲート酸化物層２１
上にポリシリコン層２５を形成し、次ぎにポリシリコン
Ｎ２５及び下層のゲート酸化物層２１をエツチングして
、このエツチングの後にゲート酸化物層２１の一部２７
をシリコン・パッド２３の下に残すようにすることによ
って形成される。
次ぎにゲート領域１９と第１フィールド酸化物領域１１
との間にソース拡散領域２９が形成され、且つ、ゲート
９！ｉ域１９と第２フィールド酸化物領域１３との間に
ドレン拡散層３１が形成される。拡散領域２９及び３１
は好ましくはパッド２３と基板１７を誘電層で被覆し、
誘電層を指向性エツチングしてパッド２３の周囲に酸化
物スペーサ３３及び３５を供給し、そしてイオン注入及
びドライブ・イン処理を施して形成される。
次ぎに素子をチタニウムのような導電層３７で覆い、導
電層３７は窒化チタニウムのような窒素化合物層３９で
覆う。窒素化合物層３９は真空を破壊せず、又は周囲大
気を変化させずに導電層３７の蒸着の直後に反応性スパ
ッタリングされることが好ましい。
次の段階は比較的低温での焼なましく加熱）であり、そ
れによってシリコンの上層にある導電層３７の部分はシ
リコンと反応してＴｉ５ｆｘの形式のチタニウム・シリ
コン化合物のような導電性シリコン化合物が形成され、
そして導電層３７の残りの部分は窒素化合物３９と反応
して、第７図に最も明解に示すように素子を覆うほぼ均
質な窒素化合物層４１が形成される。
より詳細には、ソース領域２９のすぐ上にある導電層３
７の部分は基板１７の表面１５にシリコンと反応してソ
ース領域２９上にシリコン化合物の導電層４３を形成す
る。同様に、ドレン領域３１上にはシリコン化合物の導
電層４５が形成され、バット２３上にはシリコン化合物
の導電層４７が形成される。
次ぎに、窒素化合物層４１が好ましくは硫酸、水酸化ア
ンモニウム等の溶液による湿式エツチング法によって除
去される。この溶液は例えば硫酸２に対して過酸化水素
１の割合で過酸化水素を含んでいることが望ましい。
最後に、比較的高温での第２の焼なましく加熱）によっ
て層４３．４５及び４７を珪化物（例えば珪化チタニウ
ムＴｉ５ｉｚ）層４９．５１及び５３にそれぞれ変換す
る。
窒素化合物層３９は最初の焼なまし中に幾つかの重要な
役割を果たす。その一つは層３７が形成されているチタ
ニウム（又はその他の導電材料）が周囲の窒素大気と反
応することを防止する。それによって必然的にチタニウ
ムは層３７の形成前に素子の表面に形成されることがあ
る酸化物の残留物を融解し、そしてこの残留物から窒素
化合物層４１へと酸素を「雪掻き」する。次ぎにこの不
要な、望ましくない酸化は窒素化合物がエツチングで除
去される際に除去される。
窒素化合物層３９の果たす別の役割はシリコン表面に隣
接するチタニウム部分をシリコンと反応させて珪素化合
物（ミリサイド）を形成し、それによってチタニウムと
シリコンの界面の清浄さに対する厳しい要求を緩和する
ことである。
更に、本発明の方法に基づく珪化物の形成によって、高
温焼なまし中の周囲大気の酸素汚染からの悪影響を大幅
に受けにくくなる。従来の珪化処理法では酸素が約３Ｐ
ＰＭ以下の大気が必要であるが、本発明の方法は酸素が
１０．　ＯＯＯＰＰＭもあっても実施可能である。残留
酸化物の溶解性は従来の珪化処理の場合は３５オングス
トロームであるのに対して約７５オングストロームであ
ることができる。
本発明の処理方法による珪化チタニウムは従来の方法で
得られるものよりも平滑で且つ厚い。本発明の処理方法
により形成された珪化チタニウムの表面***は従来の方
法で形成されたものが１　、５００オングストロームで
あるのに対して約５０オングストロームである。珪化チ
タニウムと下層のシリコン（例えばソースとドレン領域
４３．４５）との界面の粗さは別の方法で形成された素
子の場合が２００オングストロームであるのに対して約
２０オングストロームである。
本発明の方法に基づいて半導体素子を一層確実且つ安価
に製造できるだけではなく、本発明に基づいて製造され
た素子の電気的パラメータは以下の表に示すとおり、従
来型の素子よりも大幅に優れていることが判明している
。
パ立ムニ叉 フィールド　漏れ電流（アンペア） Ｎ−Ｗｅｌｌ漏れ電流（アバ７） 基板漏れ電流（アバア） 従来 ｅ４０ ｅ−９ ｅ−７ オＪ１几 ｅ−１１ ｅ−１０ ｅ−１１ ＮＭＯＳ　　Ｇ／Ｓ、Ｄ漏れ電流（アンペア）ＰＭＯＳ
　Ｇ／Ｓ、Ｄ漏れ電流（アパア）領域ゲート・キャフブ
漏れ電流（アンペア）周辺ゲート・キャフブ漏れ電流（
アンペア）トレイン飽和電流（７ンベア） Ｎ十島　　Ｒｓ　　（オーム／５ｑ） Ｐ千鳥　　Ｒｓ　　（オーム／５ｑ） Ｎ＋ポリＲｓ　　（オーム／ｓｑ） ＰＭＯＳ　　直列抵抗　（トム） Ｎ間Ｓ　直列抵抗　（オーム） 〔発明の効果〕 これまでの説明から明らかなように、本発明は導電性珪
化物の形成中に、焼なましに先立ち導電層を窒素化合物
層で覆うことによって、半導体素子の新規の製造法を提
供する。本発明の方法に基づく半導体素子の製造法は別
の方法による製造よりも確実で信鯨性があり、且つ経済
的である。本発明に基づき形成された珪化チタニウムは
別の方法によるものよりも厚く、且つ平滑であり、この
ような珪素化合物を有する半導体素子の電気的特ｅ−１
０ ｅ−９ ｅ−１０ ｅ−９ ７，２ｅ−３ ２，８ ２，４ ３，６ ００ ８ ｅ−１２ １ｅ−１会 ｅ−１１ ｅ−１０ ７，３ｅ−３ １，６ １，４ １，９ ０ ０ 性は極めて優れている。
これまで本発明の特定の実施例を説明してきたが、本発
明は説明し、図示した特定の工程、形成及び部品の構成
方法に限定されるものではなく、発明の範囲と精神から
離れることなく多（の変更と修正が可能である。
【図面の簡単な説明】
第１図は本発明による製造方法によって製造する半導体
素子の断面図であり、ゲート酸化物層およびフィールド
酸化物層形成後の断面図、第２図はフィールド酸化物層
およびゲート酸化物層上にポリシリコン層を形成した図
、第３図はポリシリコン層およびゲート酸化物層をエツ
チングしてゲート酸化物を形成した図、第４図はソース
およびドレイン領域を形成した図、 第５図は導電層で覆った図、 第６図は窒化物層で覆った図、 第７図は低温度でアニールした後の図。 第８図は窒化物層をエツチング除去し、そして高温度で
アニールした後の図である。 １１．１３：フィールド酸化物領域、 １５：表面平面、１７：基板、１９：ゲート領域、２１
：ゲート酸化物、２５：ポリシリコン層、２３：シリコ
ンパッド、２９：ソース拡散領域、３１ニドレイン拡散
領域、３７：導電層、３９：窒化物層、

Claims (3)

    【特許請求の範囲】
  1. （１）基板表面上にある間隔を離して第１、第２、フィ
    ールド酸化物領域を形成すること、前記フィールド酸化
    物領域の間にゲート領域を形成すること、前記ゲート領
    域と前記第１フィールド酸化物領域との間にソース拡散
    領域を前記ゲート領域と前記第２フィールド酸化物領域
    との間にドレイン拡散領域をそれぞれ形成すること、前
    記基板を導電層で覆うこと、前記導電層を窒化物層で覆
    うこと、比較的低温度で加熱してシリコンを覆っている
    導電層のこれら部分を反応させてシリコン化合物を形成
    し、また導電層の残余部分を前記窒化物層と反応させて
    素子を覆う均質的な窒素化物層を形成し、前記均質な窒
    化物をエッチング除去し、そして比較的高温度で加熱し
    て前記シリコン化合物をシリサイドに変換することを含
    む半導体の製造方法。
  2. （２）前記導電層はチタニウムであり、前記窒化物層は
    窒化チタニウムである請求項第１項記載の半導体素子の
    製造方法。
  3. （３）前記窒化物チタニウム層は前記チタニウム層の形
    成後すぐに、周囲零囲気を変化させずに形成される請求
    項第２項記載の半導体素子の製造方法。
JP2132401A 1989-05-22 1990-05-22 半導体素子の製造方法 Pending JPH034527A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/356,021 US4923822A (en) 1989-05-22 1989-05-22 Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
US356,021 1989-05-22

Publications (1)

Publication Number Publication Date
JPH034527A true JPH034527A (ja) 1991-01-10

Family

ID=23399784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2132401A Pending JPH034527A (ja) 1989-05-22 1990-05-22 半導体素子の製造方法

Country Status (6)

Country Link
US (1) US4923822A (ja)
EP (1) EP0399141B1 (ja)
JP (1) JPH034527A (ja)
KR (1) KR900019171A (ja)
DE (1) DE69011203T2 (ja)
SG (1) SG10095G (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262371A (ja) * 1989-04-03 1990-10-25 Toshiba Corp 半導体装置及びその製造方法
US5268590A (en) * 1989-12-27 1993-12-07 Motorola, Inc. CMOS device and process
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
US5443996A (en) * 1990-05-14 1995-08-22 At&T Global Information Solutions Company Process for forming titanium silicide local interconnect
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
US5196360A (en) * 1990-10-02 1993-03-23 Micron Technologies, Inc. Methods for inhibiting outgrowth of silicide in self-aligned silicide process
US5326724A (en) * 1991-12-27 1994-07-05 Texas Instruments Incorporated Oxide-capped titanium silicide formation
TW209308B (en) * 1992-03-02 1993-07-11 Digital Equipment Corp Self-aligned cobalt silicide on MOS integrated circuits
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US5384285A (en) * 1993-07-26 1995-01-24 Motorola, Inc. Process for fabricating a silicide layer in a semiconductor device
US5420058A (en) * 1993-12-01 1995-05-30 At&T Corp. Method of making field effect transistor with a sealed diffusion junction
KR0135163B1 (ko) * 1993-12-16 1998-04-22 문정환 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법
EP0724287A3 (en) * 1995-01-30 1999-04-07 Nec Corporation Method for fabricating semiconductor device having titanium silicide film
US6376372B1 (en) * 1995-06-02 2002-04-23 Texas Instruments Incorporated Approaches for mitigating the narrow poly-line effect in silicide formation
US5593924A (en) * 1995-06-02 1997-01-14 Texas Instruments Incorporated Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines
TW366585B (en) * 1996-08-17 1999-08-11 United Microelectronics Corp Manufacturing method of low-temperature epitaxy titanium silicide
US6080645A (en) * 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US5679585A (en) * 1996-11-15 1997-10-21 Advanced Micro Devices, Inc. Method for forming metal silicide on a semiconductor surface with minimal effect on pre-existing implants
US5926730A (en) * 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
US6015997A (en) 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US6262458B1 (en) 1997-02-19 2001-07-17 Micron Technology, Inc. Low resistivity titanium silicide structures
JPH10335613A (ja) * 1997-05-27 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
JP3248570B2 (ja) * 1997-10-09 2002-01-21 日本電気株式会社 半導体装置の製造方法
KR100481839B1 (ko) * 1997-10-23 2005-07-07 삼성전자주식회사 반도체장치의제조방법
US6211083B1 (en) 2000-04-17 2001-04-03 Taiwan Semiconductor Manufacturing Company Use of a novel capped anneal procedure to improve salicide formation
TW522513B (en) 2001-10-09 2003-03-01 Winbond Electronics Corp Manufacturing method of self-aligned silicide for metal oxide semiconductor transistor
US7214630B1 (en) * 2005-05-06 2007-05-08 Novellus Systems, Inc. PMOS transistor with compressive dielectric capping layer
US7504336B2 (en) * 2006-05-19 2009-03-17 International Business Machines Corporation Methods for forming CMOS devices with intrinsically stressed metal silicide layers
TWI549301B (zh) * 2014-05-27 2016-09-11 華亞科技股份有限公司 垂直式電晶體結構與形成垂直式電晶體結構接觸節點的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
US4657628A (en) * 1985-05-01 1987-04-14 Texas Instruments Incorporated Process for patterning local interconnects
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation

Also Published As

Publication number Publication date
KR900019171A (ko) 1990-12-24
DE69011203T2 (de) 1995-03-16
SG10095G (en) 1995-06-16
EP0399141B1 (en) 1994-08-03
EP0399141A2 (en) 1990-11-28
US4923822A (en) 1990-05-08
DE69011203D1 (de) 1994-09-08
EP0399141A3 (en) 1991-10-30

Similar Documents

Publication Publication Date Title
JPH034527A (ja) 半導体素子の製造方法
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US20050130380A1 (en) Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level
JPS63127551A (ja) 半導体装置の製造方法
JPH02262371A (ja) 半導体装置及びその製造方法
JP3626773B2 (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
JP2630292B2 (ja) 半導体装置の製造方法
JPH03129725A (ja) 多結晶シリコンコンタクト形成方法およびこの方法による半導体集積回路の構造
JPH04223341A (ja) 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法
JPH0258259A (ja) 半導体装置の製造方法
JP2819918B2 (ja) 半導体集積回路装置の製造方法
JP3067433B2 (ja) 半導体装置の製造方法
JP3387518B2 (ja) 半導体装置
KR0172263B1 (ko) 반도체 소자의 제조방법
JPS6068656A (ja) 半導体装置の製造方法
JPH09186104A (ja) 半導体装置の製造方法
JPH08139175A (ja) 半導体集積回路装置およびその製造方法
JP4026195B2 (ja) シリサイド層上の絶縁層の形成方法
JPH08264482A (ja) 半導体装置の製造方法
JP2001110912A (ja) 半導体装置の製造方法
KR100209929B1 (ko) 반도체 소자의 제조방법
JPS63133622A (ja) 半導体装置の製造方法
JPH09293722A (ja) 半導体装置の製造方法
JPH0349230A (ja) 半導体装置とその製造方法
JPS63307779A (ja) Ｍｏｓ型半導体装置の製造方法