JPH01118946A - データ処理システムのバス制御方式 - Google Patents

データ処理システムのバス制御方式

Info

Publication number
JPH01118946A
JPH01118946A JP62276034A JP27603487A JPH01118946A JP H01118946 A JPH01118946 A JP H01118946A JP 62276034 A JP62276034 A JP 62276034A JP 27603487 A JP27603487 A JP 27603487A JP H01118946 A JPH01118946 A JP H01118946A
Authority
JP
Japan
Prior art keywords
bus
peripheral device
signal
release
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62276034A
Other languages
English (en)
Inventor
Tamiya Ochiai
落合 民哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62276034A priority Critical patent/JPH01118946A/ja
Publication of JPH01118946A publication Critical patent/JPH01118946A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えばデータ通信装置の制御部に使用される
データ処理システムのバス制御方式に関する。
(従来の技術) マイクロコンピュータ等のデータ処理システムは、一般
に算術論理演算ユニット等の演算装置とデータの入出力
を行なうレジスタやカウンタ等の周辺装置とがアドレス
バスおよびデータバスを共有しており、これらのバスを
択一的に使用することによりそれぞれ演算処理やデータ
転送等を行なっている。第3図は、従来のバス制御方式
を適用したデータ処理システムの構成の一例を示すもの
で、算術論理演算ユニットからなる演算装置1と、アド
レスバス2およびデータバス3の使用権を制御するバス
制御部4と、このバス制御部4と図示しない複数の周辺
装置との間で上記バス使用権の制御に必要な種々の信号
のゲート処理を行なう複数のゲート5.6.7とを備え
ている。尚、1aはこの演算装置1からアドレスバス2
およびデータバス3へ送出されたアドレスおよびデータ
を一時ラッチするデータ送受信部である。
このような構成において、アドレスおよびデータバス2
,3の使用権が演算装置1にある状態で、複数の周辺装
置からバス使用要求信号BRSが到来すると、これらの
バス使用要求信号BR8はゲート5で予め設定された優
先順位に従って選択されたのちバス制御部4に導入され
る。そうするとバス制御部4は、第4図に示す如くバス
切断通知信号BCSをゲート6を介して要求元の周辺装
置へ出力し、これにより周辺装置にバス2,3を演算装
置1から切離した旨を通知するとともに、演算制御装置
1に対しホルト信号HLTを出力してこれにより動作を
一時停止させる。しかして、以後アドレスバス2および
データバス3の使用権は上記周辺装置に移り、この周辺
装置はアドレスバス2およびデータバス3を使用して例
えばデータ転送が可能となる。また、周辺装置は上記バ
ス切断通知信号BC9が到来した時点で第4図に示す如
くバス解放信号を“L”レベルに設定し、所定の動作が
終了するとこのバス解放信号BOSを“H”レベルに復
帰させる。そうすると、バス制御部4は上記バス解放信
号BO8が“H“レベルに復帰した時点で、バスの使用
が終了したと判断して演算装置1へ出力しているホルト
信号HLTを復帰させる。しかして、アドレスバス2お
よびデータバス3の使用権は演算装置1に戻り、以後演
算装置1はデータの演算処理等が可能となる。
ところがこの様な従来のバス制御方式は、バスの使用権
が周辺装置側にある状態では周辺装置からのバス解放信
号BOSがバスの使用が終了したことを表わす“H#レ
ベルに復帰しない限り、バスの使用権を演算装置1側に
は戻さないようにしている。このため、例えば周辺装置
で何等かの障害が発生し、これによりバス解放信号BO
Sが“L”レベルに保持されたまま“H”レベルに復帰
しない状態になると、バスの使用権は半永久的に周辺装
置に移ったままとなって演算装置1は演算処理動作を行
なうことができなくなり、この結果システムは動作不能
状態に陥る。
(発明が解決しようとする問題点) 以上のように従来のバス制御方式は、周辺装置で障害等
が発生した場合に、バスの使用権が周辺装置側に移行し
たまま演算装置側に戻らなくなり、これによりシステム
ダウンを招くという問題点を有するもので、本発明はこ
の点に着目し、周辺装置が障害等によりバスを解放しな
い状態に陥っても、バスの使用権を演算装置側に確実に
戻せるようにし、これによりシステムダウンの発生を確
実に防止して信頼性の向上を図り得るデータ処理システ
ムのバス制御方式を提供しようとするものである。
[発明の構成] (問題点を解決するための手段) 本発明は、解放要求手段と、ノ(ス解放手段とを備え、
共有バスの使用権が演算装置から周辺装置に移った状態
で、上記解放要求手段により上記1辺装置による共有バ
スの使用時間を計時し、この謡時時間が所定時間以上に
なった場合に上記周辺装置に対しバス解放要求信号を送
出し、この)(ス解放要求信号の送出後に上記)(ス解
放手段:;より上記共有バスの使用権を演算装置に戻す
ようにしたものである。
(作用) この結果、たとえ周辺装置が障害等によりノくスを解放
しない状態に陥ったとしても、周辺装置によるバス使用
時間が所定時間以上になった時点で周辺装置に対しバス
解放要求信号が送出され、これにより周辺装置がバスを
解放するかまた番またとえ解放しなくても解放に代わる
制御が行なわれることになるため、バスの使用権は確実
に演算装置側に戻すことが可能となり、これによりンス
テムダランに陥る不具合を確実に阻止することができる
(実施例) 第1図は、本発明の一実施例におけるバス制御方式を適
用したデータ処理システムの構成を示すものである。尚
、同図において前記第3図と同一部分には同一符号を付
して詳しい説明は省略する。
このシステムは、第1および第2のタイマ8゜9を備え
ている。第1のタイマ8は、バス制御部40から周辺装
置に対し出力されるバス切断通知信号BC3の立上がり
により計時を開始し、所定時間計時した後にタイムアウ
ト信号を発生するもので、このタイムアウト信号はゲー
)10を介してバス解放要求信号BORとして周辺装置
へ出力される。一方第2のタイマ9は、上記第1のタイ
マ8から出力されるタイムアウト信号、つまりバス解放
要求信号BORの立下がりにより計時動作を開始し、所
定時間T2計時後にタイムアウト信号を発生するもので
、このタイムアウト信号は上記バス解放要求信号BOR
に対し周辺装置から返送されるバス解放完了信号BOE
と等価な信号としてバス制御部40に導入される。尚、
11は上記バス解放完了信号BOEをバス制御部40に
導入するためのゲートである。
次に、以上の構成に基づいて本実施例のバス制御方式を
説明する。アドレスバス2およびデータバス3の使用権
が演算装置1側にある状態で、任意の周辺装置からバス
使用要求信号BRSが出力され、この信号がゲート5を
介してバス制御部40に導入されると、バス制御部40
は第2図に示す如く上記バス使用要求信号BR3の送出
元である周辺装置に対しバス切断通知信号BC8を出力
し、これにより周辺装置にバスが演算装置1から切離し
た旨を通知する。また、それとともに演算装置1に対し
ホルト信号HLTを出力して演算装置1の動作を停止さ
せる。しかしてアドレスバス2およびデータバス3の使
用権は演算装置1から周辺装置へ移り、以後周辺装置は
アドレスバス2およびデータバス3を使用してデータ転
送等の任意の動作を行なうことができる。また、上記バ
ス切断通知信号BCSが出力されると第1のタイマ8は
計時動作を開始する。
ところで、いま仮に上記周辺装置で何等かの障害が発生
し、これによりバス解放信号BO3が“H”レベルに復
帰しなくなると、第2図に示す如く上記第1のタイマ8
か、ら所定時間T1経過後にバス解放要求信号BORが
発生され、このバス解放要求信号BORがゲート10を
介して上記周辺装置に供給される。これに対し周辺装置
は、上記バス解放要求信号BORを受信すると、バスの
解放処理を実行して第2図に示すようにバス解放完了信
号BOE (“H”レベル)をバス制御部40に対し出
力する。この結果バス制御部40は、上記バス解放完了
信号BOEに従ってホルト信号HLTを“H″レベル復
帰させ、演算装置1を動作可能状態に戻す。しかしてア
ドレスバス2およびデータバス3の使用権は演算装置1
に戻り、以後演算装置1ではデータ処理動作が可能とな
る。
一方、上記第1のタイマ8から出力さ°れたバス解放要
求信号BORに対し周辺装置が反応しなかったとすると
、周辺装置からはバス解放完了信号BOEは返送されな
い。しかるに、本実施例では上記第1のタイマ8からバ
ス解放要求信号BORが発生された時点から第2のタイ
マ9が計時を開始しており、所定時間T2経過後に第2
図の破線で示すように第2のタイマ9からバス解放完了
信号BOEが発生される。このため、バス制御部40は
上記バス解放完了信号BOEに同期して第2図に示す如
くホルト信号HLTを“H”レベルに復帰させる。した
がって、アドレスバス2およびデータバス3の使用権は
演算装置1に戻る。
このように本実施例であれば、アドレスバス2およびデ
ータバス3の使用権が周辺装置に移ってから所定時間T
1が経過してもバス解放信号BO3が返送されない場合
には、第1のタイマ8からバス解放要求信号BORを出
力して周辺装置にバスの解放が促し、かつこれに対して
周辺装置が反応しない場合にはさらに所定時間T2経過
後に第2のタイマ9からバス解放完了信号BOEを出力
してバス制御部40に供給するようにしたので、たとえ
周辺装置に障害が発生してノくス解放信号BO8が返送
されなくなった場合でも、アドレスバス2およびデータ
バス3の使用権を確実に演算装置1に戻すことができる
。したがって、システムダウンに陥る心配は解消され、
システムの信頼性を高めることができる。
尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例ではタイマを用いて計時を行なったが
、代わりにモノステーブルマルチバイブレーク等を用い
てもよい。その他、解放要求手段およびバス解放手段の
構成や動作内容等についても、本発明の要旨を逸脱しな
い範囲で種々変形して実施できる。
[発明の効果] 以上詳述したように本発明によれば、解放要求手段と、
バス解放手段とを備え、共有ノ(スの使用権が演算装置
から周辺装置に移った状態で、上記解放要求手段により
上記周辺装置による共有)(スの使用時間を計時し、こ
の計時時間が所定時間以上になった場合に上記周辺装置
に対しバス解放要求信号を送出し、このバス解放要求信
号の送出後に上記バス解放手段により上記共有バスの使
用権を演算装置に戻すようにしたことによって、周辺装
置が障害等によりバスを解放しない状態に陥っても、バ
スの使用権を演算装置側に確実に戻すことができ、これ
によりシステムダウンの発生を確実に防止して信頼性の
向上を図り得るデータ処理システムのバス制御方式を提
供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例におけるバス制御方式を適用
したデータ処理システムの構成を示す回路ブロック図、
第2図は同システムの動作を示すタイミング図、第3図
は従来のバス制御方式を適用したデータ処理システムの
構成を示す回路ブロック図、第4図は同システムの動作
を示すタイミング図である。 1・・・演算装置、1a・・・データ送受信部、2・・
・アドレスバス、3・・・データバス、5.6,7゜1
0.11・・・ゲート、8・・・第1のタイマ、9・・
・第2のタイマ、40・・・バス制御部、BRS・・・
バス使用要求信号、BCS・・・バス切断通知信号、B
O3・・・バス解放信号、BOR・・・バス解放要求信
号、BOE・・・バス解放完了信号、HLT・・・ホル
ト信号。 出願人代理人  弁理士 鈴江武彦

Claims (3)

    【特許請求の範囲】
  1. (1)演算装置および周辺装置が共有バスを択一的に使
    用して各々処理を行なうデータ処理システムのバス制御
    方式において、前記共有バスの使用権が前記演算装置か
    ら前記周辺装置に移った状態でこの周辺装置による前記
    共有バスの使用時間を計時しこの計時時間が所定時間以
    上になった場合に前記周辺装置に対しバス解放要求信号
    を送出する解放要求手段と、この解放要求手段によるバ
    ス解放要求信号の送出後に前記共有バスの使用権を前記
    演算装置に戻すバス解放手段とを備えたことを特徴とす
    るデータ処理システムのバス制御方式。
  2. (2)バス解放手段は、バス解放要求信号の送出後、周
    辺装置から共有バスの解放完了通知が返送された時点で
    共有バスの使用権を演算装置に戻すものである特許請求
    の範囲第(1)項記載のデータ処理システムのバス制御
    方式。
  3. (3)バス解放手段は、バス解放要求信号の送出後、一
    定時間が経過しても周辺装置から共有バスの解放完了通
    知信号が返送されない場合に共有バスの使用権を演算装
    置に戻す手段を備えたものである特許請求の範囲第(1
    )項記載のデータ処理システムのバス制御方式。
JP62276034A 1987-10-31 1987-10-31 データ処理システムのバス制御方式 Pending JPH01118946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62276034A JPH01118946A (ja) 1987-10-31 1987-10-31 データ処理システムのバス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62276034A JPH01118946A (ja) 1987-10-31 1987-10-31 データ処理システムのバス制御方式

Publications (1)

Publication Number Publication Date
JPH01118946A true JPH01118946A (ja) 1989-05-11

Family

ID=17563864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62276034A Pending JPH01118946A (ja) 1987-10-31 1987-10-31 データ処理システムのバス制御方式

Country Status (1)

Country Link
JP (1) JPH01118946A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0449461A (ja) * 1990-06-19 1992-02-18 Fujitsu Ltd バスロック解除方式
US7352480B2 (en) 2002-03-22 2008-04-01 Canon Kabushiki Kaisha Image processing apparatus and image processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0449461A (ja) * 1990-06-19 1992-02-18 Fujitsu Ltd バスロック解除方式
US7352480B2 (en) 2002-03-22 2008-04-01 Canon Kabushiki Kaisha Image processing apparatus and image processing method

Similar Documents

Publication Publication Date Title
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
US6378083B1 (en) Watch dog timer device
JPH0574111B2 (ja)
JPH01118946A (ja) データ処理システムのバス制御方式
US4539656A (en) Memory access selection circuit
US7137029B2 (en) Information processor
JPH02207364A (ja) データ転送方式
KR100428798B1 (ko) 슬레이브 초기화 장치
RU1839249C (ru) Устройство приоритетного доступа к магистрали
JP2667285B2 (ja) 割込制御装置
JPH10116245A (ja) Dma制御装置
JPS63174158A (ja) マルチプロセツサシステム
JPH1055341A (ja) バスインタフェース制御方式
JPS6128146B2 (ja)
JPS616755A (ja) デ−タ転送方式
JPH02224051A (ja) マルチプロセサシステム
JPS634210B2 (ja)
JPS59158651A (ja) ブレ−ク信号伝送方式
JPS5911927B2 (ja) アドレス障害処理方式
JPH0248763A (ja) 可変長データ通信方式
JPH02240760A (ja) 共通バス占有制御方式
JPH0142014B2 (ja)
JPH0381857A (ja) 中央演算処理装置の調停回路
JPH0248762A (ja) コンピュータ・システム
JPS5786966A (en) Double-system electronic computer device