KR100428798B1 - 슬레이브 초기화 장치 - Google Patents

슬레이브 초기화 장치 Download PDF

Info

Publication number
KR100428798B1
KR100428798B1 KR10-2000-0063874A KR20000063874A KR100428798B1 KR 100428798 B1 KR100428798 B1 KR 100428798B1 KR 20000063874 A KR20000063874 A KR 20000063874A KR 100428798 B1 KR100428798 B1 KR 100428798B1
Authority
KR
South Korea
Prior art keywords
slave
master
bus
common bus
data
Prior art date
Application number
KR10-2000-0063874A
Other languages
English (en)
Other versions
KR20020033249A (ko
Inventor
정창민
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0063874A priority Critical patent/KR100428798B1/ko
Publication of KR20020033249A publication Critical patent/KR20020033249A/ko
Application granted granted Critical
Publication of KR100428798B1 publication Critical patent/KR100428798B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 병렬공통버스 시스템에서 마스터가 슬레이브를 엑세스하는 경우에 슬레이트 ID를 이용함으로써, 다른 슬레이브의 오동작 또는 탈실장으로 인해 마스터가 비정상 동작하여 시스템이 다운되는 현상을 방지하기에 적당하도록 한 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치를 제공하기 위한 것으로, 이러한 본 발명은, 슬레이브 엑세스시 해당 슬레이브측의 버스에러가 있는 경우에는 슬레이브 아이디 저장 및 버스에러 검출부가 해당 슬레이브측의 공통버스 제어부를 초기화시킨 후 엑세스를 재수행하는 마스터와; 상기 마스터와 데이터를 교환하며, 버스에러가 있는 경우에는 상기 마스터의 제어신호에 따라 공통버스 제어부를 초기화하는 슬레이브로 구성되어, 마스터가 슬레이브를 엑세스하는 순간 또는 그 이전에 슬레이브 보드의 공통버스 제어부가 비정상 동작하면 해당 슬레이브 보드의 공통버스 제어부를 초기화시킴으로써 응답신호를 수신할 수 있게 되어 시스템 다운과 같은 현상을 방지할 수 있게 된다.

Description

슬레이브 초기화 장치 {Apparatus for slave board resetting}
본 발명은 병렬공통버스 시스템의 슬레이브(Slave) 엑세스에 관한 것으로,특히 슬레이트 아이디(Slave ID)를 이용함으로써, 다른 슬레이브의 오동작 또는 탈실장으로 인해 마스터(Master)가 비정상 동작하여 시스템이 다운되는 현상을 방지하기에 적당하도록 한 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치에 관한 것이다.
일반적으로 병렬공통버스 시스템은 하나의 버스를 공통으로 사용하여 다수의 장치간 데이터 교환을 수행하게 된다. 즉, 각 장치의 데이터를 수용할 수 있는 병렬의 버스를 공통으로 사용하여 마스터(Master)와 슬레이브(Slave)간 데이터 교환을 수행하는 것이다.
이러한 병렬공통버스 시스템에서 마스터는 복수개의 슬레이브를 제어하며, 각 슬레이브는 공통버스를 통한 데이터 교환을 제어하기 위한 기능부를 구비하게 된다. 이때 마스터는 다수의 슬레이브를 제어하기 때문에 각 슬레이브에 비해 상대적으로 안정적인 동작특성이 요구된다.
이하, 병렬버스 시스템에 대한 종래기술을 설명한다.
먼저, 도1은 종래기술에 의한 병렬버스 시스템의 블록구성도이고, 도2는 도1에 의한 장치의 각 신호 타이밍도이다.
상기 도1에 도시된 바와 같이 종래의 장치에서 마스터는, 각 슬레이브에 대한 데이터 교환 및 제어를 수행하는 중앙처리장치(11)와; 상기 중앙처리장치(11)가 각 슬레이브와 데이터를 교환하기 위한 어드레스와 데이터를 일시 저장하는 버퍼부(12)와; 상기 중앙처리장치(11)의 제어신호에 따라 공통버스를 제어하여 상기 버퍼부(12)에 저장된 어드레스와 데이터를 해당 슬레이브로 전송하며, 각 슬레이브에서 수신되는 어드레스와 데이터를 중앙처리장치(11)로 전송하는 공통버스 제어부(13)로 구성된다.
그리고 다수 구비되는 슬레이브는 각각, 마스터와 교환하는 데이터를 양방향으로 읽고 쓸수 있는 DPRAM(Dual Port RAM)(21)과; 상기 DPRAM(21)이 마스터와 교환하는 어드레스와 데이터를 일시 저장하는 버퍼부(22)와; 상기 DPRAM(21)과 버퍼부(22)가 공통버스를 통하여 데이터 교환을 수행하는 동작을 제어하는 공통버스 제어부(23)로 구성된다.
또한, 마스터와 슬레이브간의 데이터 및 제어신호 교환은 공통버스를 통해 이루어진다.
이와 같이 구성되는 종래장치의 동작을 설명하면 다음과 같다.
일반적으로 병렬공통버스 시스템은 각 디바이스를 제어하는 제어블록(이하, 마스터)과 상기 제어블록의 제어를 받아 동작하는 디바이스블록(이하, 슬레이브)으로 대별된다. 이때 마스터와 슬레이브는 일대다 대응관계로 이루어진다.
즉, 도1에서 보는 바와 같이 1개의 마스터는 공통버스를 통해 다수의 슬레이브를 제어하게 된다. 그래서 병렬공통버스는 마스터가 슬레이브를 제어하고 데이터를 교환하기 위하여 어드레스 라인과 데이터 라인 및 제어신호 라인을 구비한다.
상기에서 마스터와 슬레이브간의 데이터 전송은 비동기 방식으로 이루어진다. 비동기 방식에 의한 데이터 교환이 수행되기 때문에 마스터와 슬레이브간에 교환되는 데이터는 시스템클럭에 동기되어 있지 않으며, 데이터의 전송제어는 특정의 제어신호에 의해 이루어진다.
이때 마스터는 전송대상 슬레이브로 데이터를 전송하면서 데이터의 전송을 통지하는 신호(DS/AS)를 제어신호 라인을 통해 전송하게 된다. 그리고 데이터는 데이터 라인을 통해 전송되고, 전송되는 데이터의 어드레스 정보는 어드레스 라인을 통해 전송된다.
마스터의 공통버스 제어부(13)는 중앙처리장치(11)의 전송통지 신호가 입력되면, 버퍼부(12)에 저장된 데이터와 어드레스를 공통버스의 해당 라인을 통해 전송하게 된다. 이와 유사하게 슬레이브의 공통버스 제어부(23)는 제어신호 라인을 통해 마스터측의 제어신호를 수신하여 버퍼부(22)와 DPRAM(21)을 제어함으로써, 마스터가 전송한 데이터와 어드레스가 수신되도록 한다.
데이터의 전송제어를 위한 제어신호는 DTACK로써, 마스터가 특정 슬레이브로 데이터를 전송하는 경우에는 해당 슬레이브로부터 데이터 수신에 대한 응답으로 DTACK를 받아야만 해당 데이터 전송동작을 완료하게 된다.
도2에는 마스터가 슬레이브로 데이터를 전송하는 경우의 각 신호간 타이밍이 도시되어 있다. 상기 도2에서 마스터의 데이터 전송 통지신호(DS/AS)에 따라 어드레스 버스(Addr. BUS)와 데이터 버스(DATA BUS)를 통한 신호전송이 이루어짐을 알수 있다.
그런데 비동기 방식으로 마스터와 슬레이브간의 데이터 전송이 이루어지기 때문에, 마스터가 전송한 데이터를 해당 슬레이브가 수신하였는지 여부를 알수 있도록 하는 수단이 필요하게 된다. DTACK 신호가 이러한 기능을 수행하게 된다.
즉, 슬레이브는 마스터로부터 데이터를 수신하게 되면, 응답신호인 DTACK를출력하여 데이터가 수신되었음을 통지하게 된다. 마스터는 데이터 전송을 시작하여 해당 슬레이브로부터 DTACK이 수신되는 경우에만 데이터 전송싸이클을 마치게 된다.
도2에서 AA1 구간은 마스터가 슬레이브의 DTACK 신호를 기다리는 시간이 된다.
그러나 상기 설명한 종래기술은, 마스터가 슬레이브를 엑세스할 때 나머지 디바이스가 정상적으로 동작할지라도 해당 슬레이브 보드의 공통버스 제어부가 비정상 동작하게 되면, 마스터는 해당 슬레이브로부터 응답신호(DTACK)를 받지 못하게 되는 문제점이 있었다.
상기와 같이 마스터가 슬레이브로부터 응답신호를 수신하지 못하는 상태가 유발되면, 마스터는 응답신호 대기상태(AA1 구간)에서 빠져 나가지 못해 버스 에러(Bus Error)가 발생하고 결과적으로 시스템이 다운되는 현상이 발생될 수 있었던 것이다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 병렬공통버스 시스템에서 마스터가 슬레이브를 엑세스하는 경우에 슬레이트 ID를 이용함으로써, 다른 슬레이브의 오동작 또는 탈실장으로 인해 마스터가 비정상 동작하여 시스템이 다운되는 현상을 방지하기에 적당하도록 한 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치는, 슬레이브 엑세스시 해당 슬레이브측의 버스에러가 있는 경우에는 슬레이브 아이디 저장 및 버스에러 검출부가 해당 슬레이브측의 공통버스 제어부를 초기화시킨 후 엑세스를 재수행하는 마스터와; 상기 마스터와 데이터를 교환하며, 버스에러가 있는 경우에는 상기 마스터의 제어신호에 따라 공통버스 제어부를 초기화하는 슬레이브로 이루어짐을 그 기술적 구성상의 특징으로 한다.
도1은 종래기술에 의한 병렬버스 시스템의 블록구성도이고,
도2는 도1에 의한 장치의 각 신호 타이밍도이며,
도3은 본 발명의 일실시예에 의한 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치의 블록구성도이고,
도4는 도3에 의한 장치의 각 신호 타이밍도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
31, 41 : 주제어부 32, 43 : 버퍼부 33, 44 : 공통버스 제어부
34 : 슬레이브 아이디 저장 및 버스에러 검출부
42 : DPRAM
이하, 상기와 같은 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치의 기술적 사상에 따른 일실시예에 의거 본 발명의 구성 및 동작을 상세히 설명한다.
먼저, 도3은 본 발명의 일실시예에 의한 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치의 블록구성도이며, 도4는 도3에 의한 장치의 각 신호 타이밍도이다.
상기 도3에 도시된 바와 같이 본 발명의 적절한 실시예는, 슬레이브 엑세스시 해당 슬레이브측의 버스에러가 있는 경우에는 슬레이브 아이디 저장 및 버스에러 검출부(34)가 해당 슬레이브측의 공통버스 제어부(44)를 초기화시킨 후 엑세스를 재수행하는 마스터와; 상기 마스터와 데이터를 교환하며, 버스에러가 있는 경우에는 상기 마스터의 제어신호에 따라 공통버스 제어부(44)를 초기화하는 슬레이브로 구성된다.
그리고 상기 마스터측의 슬레이브 아이디 저장 및 버스에러 검출부는, 마스터가 엑세스하는 슬레이브의 아이디를 저장하고 해당 슬레이브측의 버스에러에 의해 응답신호를 수신할 수 없는 상태가 되면, 마스터측의 주제어부의 버스에러 신호에 따라 해당 슬레이브측의 공통버스 제어부(44)에 대한 초기화 요구신호를 전송한다.
이와 같이 구성되는 장치의 동작을 설명하면 다음과 같다.
본 발명은 병렬공통버스 시스템에서 마스터가 슬레이브를 엑세스할 때 버스 에러가 발생하여 시스템이 다운되는 현상을 방지할 수 있게 된다. 이를 위하여 마스터는 슬레이브를 엑세스하는 경우에 엑세스되는 슬레이브를 지시하는 아이디(Identifier)를 저장하게 된다.
그래서 마스터는 슬레이브 아이디 저장 및 버스에러 검출부(34)를 구비하여 해당 슬레이브측의 공통버스 제어부(44)가 오동작 또는 탈실장 등의 이유로 비정상 동작하는 경우에는, 주제어부(31)의 버스 에러(BUS_ERR) 신호에 따라 해당 슬레이브의 공통버스 인터페이스부를 구성하는 각 로직(Logic) 및 디바이스(Device)를 초기화하게 된다.
이처럼 오동작하는 슬레이브는 슬레이브 아이디 저장 및 버스에러 검출부(34)의 슬레이브 공통버스 제어부 초기화 신호에 의해 초기화됨으로써, 비정상 동작상태를 해소하고 정상 동작하여 마스터로 응답신호(DTACK)를 전송하게 된다. 따라서 마스터가 엑세스하는 슬레이브가 오동작하는 경우에도 마스터는 응답신호(DTACK)를 수신할 수 있기 때문에 시스템의 다운을 방지할 수 있게 된다.
보다 구체적으로 설명하면, 병렬공통버스 시스템에서 마스터는 복수개의 슬레이브를 제어하며, 마스터와 각 슬레이브는 공통버스를 통한 데이터 교환을 제어하기 위한 공통버스 제어부(33, 44)를 각각 구비한다.
그리고 병렬공통버스는 어드레스 라인과 데이터 라인 및 제어신호 라인으로 이루어지며, 각 라인은 마스터와 슬레이브간의 어드레스, 데이터 및 제어신호가 교환될 수 있는 경로를 제공한다.
한편, 종래기술과 같이 마스터와 슬레이브간의 데이터 전송은 비동기 방식으로 이루어진다. 비동기 방식에 의한 데이터 교환이 수행되기 때문에 마스터와 슬레이브간에 교환되는 데이터는 시스템클럭에 동기되어 있지 않으며, 데이터의 전송제어는 특정의 제어신호에 의해 이루어진다.
이때 마스터는 전송대상 슬레이브로 데이터를 전송하면서 데이터의 전송을 통지하는 신호(DS/AS)를 제어신호 라인을 통해 전송하게 된다. 그리고 데이터는 데이터 라인을 통해 전송되고, 전송되는 데이터의 어드레스 정보는 어드레스 라인을 통해 전송된다.
마스터의 공통버스 제어부(33)는 주 제어부(31)의 전송통지 신호가 입력되면, 버퍼부(32)에 저장된 데이터와 어드레스를 공통버스의 해당 라인을 통해 전송하게 된다. 이와 유사하게 슬레이브의 공통버스 제어부(44)는 제어신호 라인을 통해 마스터측의 제어신호를 수신하여 버퍼부(43)와 DPRAM(42)을 제어함으로써, 마스터가 전송한 데이터와 어드레스가 수신되도록 한다.
상기 데이터의 전송제어를 위한 제어신호는 DTACK로써, 마스터가 특정 슬레이브로 데이터를 전송하는 경우에는 해당 슬레이브로부터 데이터 수신에 대한 응답으로써 DTACK 신호를 받아야만 해당 데이터 전송동작을 완료하게 된다.
그런데 마스터가 엑세스하는 슬레이브가 정상 동작하여 응답신호(DTACK)를 출력하는 경우에는 마스터의 데이터 전송동작이 정상 종료될 수 있으나, 해당 슬레이브의 응답신호(DTACK)를 수신하지 못하는 경우 마스터는 데이터 전송동작을 완료할 수 없게 된다.
그래서 본 발명은 마스터가 슬레이브로 데이터를 전송할 때 해당 슬레이브의 ID를 저장하고 해당 슬레이브가 정상적으로 동작하는지 여부를 감시하게 된다. 이러한 동작은 마스터측에 구비된 슬레이브 아이디 저장 및 버스에러 검출부(34)에 의해 수행된다.
즉, 도4에 도시된 신호 타이밍도와 같이, 마스터는 각 슬레이브를 엑세스할 때마다(DS/AS 신호, Addr BUS 및 DATA BUS) 해당 슬레이브의 ID를 저장하게 된다. 슬레이브 ID의 저장은 주제어부(31)의 슬레이브 ID 저장신호를 수신하는 슬레이브 아이디 저장 및 버스에러 검출부(34)에 의해 수행된다.
마스터는 슬레이브 엑세스시 응답신호(DTACK)의 수신을 대기하게 된다. 이때 마스터의 주제어부는 해당 슬레이브 보드의 공통버스 제어부(44)가 비정상 동작하는 경우에는 버스에러(BUS_ERR)를 출력하게 된다.
버스에러(BUS_ERR) 신호를 수신하는 슬레이브 아이디 저장 및 버스에러 검출부(34)는 현재 저장되어 있는 슬레이브 ID를 이용하여 오동작하는 슬레이브를 식별하여 해당 슬레이브 보드의 공통버스 제어부에 대한 초기화요구 신호를 공통버스를 통해 전송한다. 공통버스를 통해 전송된 공통버스 제어부 초기화요구 신호를 수신하는 해당 슬레이브측의 주제어부(41)는 리셋신호(RESET)를 출력하여 해당 보드의 공통버스 제어부(44)를 초기화하게 된다.
오동작하는 슬레이브 보드에 대한 공통버스 초기화요구 신호의 전송동작은 해당 슬레이브로부터 응답신호(DTACK)를 수신할 때까지 반복적으로 수행된다. 이때 슬레이브 보드의 공통버스 제어부(44)를 초기화하게 되면, 기 전송된 데이터는 유실되기 때문에 마스터의 데이터 전송동작은 처음부터 다시 수행된다.
그래서 불특정한 원인으로 오동작하여 응답신호(DTACK)를 출력하지 않던 슬레이브 보드의 공통버스 제어부(44)가 초기화되어 응답신호(DTACK)를 전송하게 되면, 마스터는 상기 응답신호(DTACK)를 수신하여 해당 슬레이브에 대한 엑세스 동작을 완료하고 다른 프로세스를 수행할 수 있게 된다.
한편, 마스터가 엑세스하는 슬레이브 보드의 공통버스 제어부가 비정상 동작하는 경우에도 마스터는 다운되지 않으므로, 마스터는 다른 슬레이브 보드에 대한 엑세스를 수행할 수 있다. 즉, 일부의 보드가 비정상 동작하는 경우에도 다른 보드에 대한 엑세스가 가능하게 된다.
이처럼 본 발명에 의한 장치는, 병렬공통버스 시스템에서 마스터가 슬레이브를 엑세스하는 경우에 해당 슬레이브 보드의 공통버스 제어부가 비정상 동작하게 되면, 해당 슬레이브 보드의 공통버스 제어부를 초기화시키고 다시 엑세스하는 동작을 반복적으로 수행함으로써, 마스터가 슬레이브측으로부터 응답신호(DTACK)를수신할 수 있게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이 본 발명에 의한 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치는, 마스터가 슬레이브를 엑세스하는 순간 또는 그 이전에 슬레이브 보드의 공통버스 제어부가 비정상 동작하여 마스터가 다운되는 현상이 발생함으로써 시스템 운용이 불가능해지는 종래기술을 문제점을 해결할 수 있는 효과가 있다.
그리고 엑세스 대상 슬레이브가 오동작하여 응답신호를 수신하지 못하는 경우에도 마스터는 다운되지 않고 다른 슬레이브를 엑세스할 수 있게 됨으로써, 병렬공통버스를 사용하는 시스템의 운용시 슬레이브 보드의 공통버스 제어부가 비정상 동작하는 경우에도 시스템의 운용이 불가해지는 현상을 방지할 수 있는 효과가 있다.
특히, 본 발명은 마스터가 슬레이브를 엑세스할 때 해당 슬레이브 보드의 공통버스 제어부를 통해 응답신호를 수신하여야만 해당 슬레이브에 대한 엑세스 동작을 종료하도록 되어 있는 시스템에 적용할 수 있는 것이다.

Claims (3)

  1. 슬레이브 엑세스시 해당 슬레이브측의 버스에러가 있는 경우에는 슬레이브 아이디 저장 및 버스에러 검출부가 해당 슬레이브측의 공통버스 제어부를 초기화시킨 후 엑세스를 재수행하는 마스터와;
    상기 마스터와 데이터를 교환하며, 버스에러가 있는 경우에는 상기 마스터의 제어신호에 따라 공통버스 제어부를 초기화하는 슬레이브로 구성된 것을 특징으로 하는 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치.
  2. 제 1항에 있어서, 상기 마스터는,
    슬레이브 엑세스시 주제어부가 슬레이브 아이디 저장 및 에러검출부를 제어하여 엑세스되는 슬레이브의 아이디를 저장하도록 하고, 공통버스 제어부를 통해 해당 슬레이브측의 응답신호를 수신하지 못하는 경우에는 버스에러 신호를 출력하는 것을 특징으로 하는 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치.
  3. 제 1항에 있어서, 상기 슬레이브는,
    버스에러 발생시 마스터측에서 공통버스를 통해 전송되는 제어신호를 수신하는 주제어부가 해당 공통버스 제어부로 초기화신호를 출력하면, 상기 공통버스 제어부는 공통버스 인터페이스를 위한 각 디바이스를 초기화시키는 것을 특징으로 하는 병렬버스 시스템에서 비정상 동작하는 슬레이브를 초기화시키는 장치.
KR10-2000-0063874A 2000-10-30 2000-10-30 슬레이브 초기화 장치 KR100428798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0063874A KR100428798B1 (ko) 2000-10-30 2000-10-30 슬레이브 초기화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0063874A KR100428798B1 (ko) 2000-10-30 2000-10-30 슬레이브 초기화 장치

Publications (2)

Publication Number Publication Date
KR20020033249A KR20020033249A (ko) 2002-05-06
KR100428798B1 true KR100428798B1 (ko) 2004-04-28

Family

ID=19696056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0063874A KR100428798B1 (ko) 2000-10-30 2000-10-30 슬레이브 초기화 장치

Country Status (1)

Country Link
KR (1) KR100428798B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7673084B2 (en) 2007-02-20 2010-03-02 Infineon Technologies Ag Bus system and methods of operation using a combined data and synchronization line to communicate between bus master and slaves
KR101007046B1 (ko) 2008-04-23 2011-01-12 주식회사 애트랩 오동작시 자동 복원할 수 있는 통신 시스템 및 이의 복원방법

Also Published As

Publication number Publication date
KR20020033249A (ko) 2002-05-06

Similar Documents

Publication Publication Date Title
KR100295968B1 (ko) 주변소자상호연결버스상의버스트전송시스템및방법
US4961140A (en) Apparatus and method for extending a parallel synchronous data and message bus
US4400775A (en) Shared system for shared information at main memory level in computer complex
KR20070116102A (ko) Ｄｍａ 컨트롤러, 노드, 데이터 전송 제어 방법 및 프로그램을 기록한 컴퓨터 판독가능한 기록 매체
US5517615A (en) Multi-channel integrity checking data transfer system for controlling different size data block transfers with on-the-fly checkout of each word and data block transferred
US7996715B2 (en) Multi nodal computer system and method for handling check stops in the multi nodal computer system
US5542110A (en) DMA controller which releases buses to external devices without relinquishing the bus utility right
KR100428798B1 (ko) 슬레이브 초기화 장치
KR20000018869A (ko) 교환기에서 프로세서간의 통신 시스템 및 방법
JP2007280313A (ja) 冗長化システム
JPS63228363A (ja) コンピュータシステムを操作する方法及びこの方法を用いる多重プロセッサシステム
US6519713B1 (en) Magnetic disk drive and SCSI system employing the same
KR19980024651A (ko) 시리얼 버스 제어기
KR20070016393A (ko) 이중화 프로세서에서의 중재 처리 장치
JP2001356881A (ja) 多重化記憶制御装置
KR100367699B1 (ko) 병렬 버스 시스템의 에러 제어 장치
JP3022906B2 (ja) プログラマブルコントローラの通信方法
JP3624051B2 (ja) 情報処理装置
KR19980046492A (ko) 통신처리시스템에서 축적장치의 이중화 제어장치
JP4110838B2 (ja) メモリバックアップ回路
KR100380328B1 (ko) 교환기 시스템의 보드 탈장시 다운 방지장치
JP2000347706A (ja) プラント制御装置
JPH08137738A (ja) Ｃｐｕ調停回路
JPH1132043A (ja) フレームリレー交換機の試験方式
JP2002353881A (ja) パケット基地局とその二重化切替時の処理方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110331

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee