JP7497641B2 - 電気光学装置、および電子機器 - Google Patents

電気光学装置、および電子機器 Download PDF

Info

Publication number
JP7497641B2
JP7497641B2 JP2020127096A JP2020127096A JP7497641B2 JP 7497641 B2 JP7497641 B2 JP 7497641B2 JP 2020127096 A JP2020127096 A JP 2020127096A JP 2020127096 A JP2020127096 A JP 2020127096A JP 7497641 B2 JP7497641 B2 JP 7497641B2
Authority
JP
Japan
Prior art keywords
electro
optical device
interlayer insulating
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020127096A
Other languages
English (en)
Other versions
JP2022024476A (ja
Inventor
陽平 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2020127096A priority Critical patent/JP7497641B2/ja
Priority to US17/386,582 priority patent/US11493811B2/en
Publication of JP2022024476A publication Critical patent/JP2022024476A/ja
Application granted granted Critical
Publication of JP7497641B2 publication Critical patent/JP7497641B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、画素電極に電気的に接続された容量素子を備えた電気光学装置、および電子機器に関するものである。
投射型表示装置のライトバルブ等として用いられる電気光学装置（液晶装置）は、基板本体と画素電極との間に半導体膜が設けられており、半導体膜を利用してトランジスターが構成される。また、画素電極およびトランジスターのドレインには容量素子の一方の電極が電気的に接続され、容量素子の他方の電極には容量線が電気的に接続されている。かかる電気光学装置において、画素ピッチを狭めた場合でも、高い画素開口率を確保しようとすると、容量素子の平面積が狭くなってしまい、容量素子の静電容量が低下してしまう。一方、容量素子の平面積が狭い場合でも、大きな静電容量を得るために、溝の内壁に沿うように容量素子を設けた構造が提案されている（特許文献１参照）。例えば、特許文献１には、基板本体とトランジスターとの間に形成した層間絶縁膜に溝を形成し、溝の内部に容量素子を設けた構造が提案されている。より具体的には、溝の底部でドレイン領域の延在部分が誘電体膜を介して下部遮光膜としての付加容量共通配線と重なる一方、溝の内壁に沿って、ドレイン領域の延在部分、誘電体膜および上部遮光膜からなる積層膜が形成され、上部遮光膜が下部遮光膜と電気的に接続されている。
特開２００１－６６６３３号公報
しかしながら、特許文献１に記載の構造では、１層の層間絶縁膜のみに溝が形成されているため、溝が浅い。このため、溝の内壁に沿ってドレイン領域の延在部分、誘電体膜および上部遮光膜からなる積層膜を積層しても容量素子の静電容量が小さいという問題点がある。
上記課題を解決するために、本発明に係る電気光学装置の一態様は、基板本体と、画素電極と、前記基板本体と前記画素電極との間の層で第１方向に延在する遮光性の走査線と、前記走査線と前記画素電極との間の層に設けられた第１層間絶縁膜と、前記第１層間絶縁膜と前記画素電極との間の層で前記第１方向と交差する第２方向に延在する遮光性のデータ線と、前記第１層間絶縁と前記データ線との間で前記走査線および前記データ線に重なるように延在する半導体膜を備えたトランジスターと、前記トランジスターと前記画素電極との間の層に設けられた第２層間絶縁膜と、前記画素電極に電気的に接続された容量素子と、を備え、前記データ線に平面視で重なる位置で前記第１層間絶縁膜および第２層間絶縁膜を貫通して前記基板本体まで到達した溝が設けられ、前記容量素子は、前記第２層間絶縁膜と前記画素電極との間に設けられた第１素子部と、前記溝の内壁に沿って設けられた第２素子部と、を含むことを特徴とする。
本発明を適用した電気光学装置は各種電子機器に用いられる。本発明において、電子機器が投射型表示装置である場合、投射型表示装置には、電気光学装置に供給される光を出射する光源部と、電気光学装置によって変調された光を投射する投射光学系と、が設けられる。
本発明の実施形態１に係る電気光学装置の平面図。 図１に示す電気光学装置の断面図。 図１に示す電気光学装置において隣り合う複数の画素の平面図。 図３に示す画素の１つを拡大して示す平面図。 図４のＡ－Ａ′断面図。 図４のＢ－Ｂ′断面図。 図５および図６に示す走査線、半導体膜、ゲート電極等の平面図。 図５および図６に示す第１容量電極および第２容量電極等の平面図。 図５および図６に示すデータ線および容量線等の平面図。 図７に示すコンタクトホール周辺を拡大して示す平面図。 本発明の実施形態２に係る電気光学装置の説明図。 本発明を適用した電気光学装置を用いた投射型表示装置の概略構成図。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明において、第１基板１０に形成した各層を説明する際、上層側あるいは表面側とは基板本体１９が位置する側とは反対側（第２基板２０が位置する側）を意味し、下層側とは基板本体１９が位置する側を意味する。また、第１基板１０の面内方向で交差する２方向のうち、走査線３ａが延在する方向を第１方向Ｘとし、データ線６ａが延在する方向を第２方向Ｙとする。また、第２方向Ｙに沿う方向の一方側を第２方向Ｙの一方側Ｙ１とし、第２方向Ｙに沿う方向の他方側を第２方向Ｙの他方側Ｙ２とし、第１方向Ｘに沿う方向の一方側を第１方向Ｘの一方側Ｘ１とし、第１方向Ｘに沿う方向の他方側を第１方向Ｘの他方側Ｘ２とする。
また、以下の説明では、走査線３ａおよびデータ線６ａのうちの「一方の信号線」が走査線３ａであり、「他方の信号線」がデータ線６ａである場合を中心に説明する。
［実施形態１］
１．電気光学装置１００の構成
図１は、本発明の実施形態１に係る電気光学装置１００の平面図である。図２は、図１に示す電気光学装置１００の断面図である。図１および図２に示すように、電気光学装置１００では、第１基板１０と、第２基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、第１基板１０と第２基板２０とが対向している。シール材１０７は第２基板２０の外縁に沿うように枠状に設けられており、第１基板１０と第２基板２０との間でシール材１０７によって囲まれた領域に液晶層等の電気光学層８０が配置されている。シール材１０７は、光硬化性を備えた接着剤、あるいは光硬化性および熱硬化性を備えた接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。本形態において、第１基板１０および第２基板２０はいずれも四角形であり、電気光学装置１００の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、シール材１０７の内周縁と表示領域１０ａの外周縁との間には、矩形枠状の周辺領域１０ｂが設けられている。
第１基板１０は、石英基板やガラス基板等の透光性基板からなる基板本体１９を備えている。基板本体１９の第２基板２０側の一方面１９ｓ側において、表示領域１０ａの外側には、第１基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が設けられ、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が設けられている。図示を省略するが、端子１０２には、フレキシブル配線基板が接続され、第１基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
基板本体１９の一方面１９ｓの側において、表示領域１０ａには、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等からなる透光性の複数の画素電極９ａがマトリクス状に形成されている。画素電極９ａに対して第２基板２０側には第１配向膜１６が形成されており、画素電極９ａは、第１配向膜１６によって覆われている。
第２基板２０は、石英基板やガラス基板等の透光性基板からなる基板本体２９を備えている。基板本体２９において第１基板１０と対向する一方面２９ｓの側には、ＩＴＯ膜等からなる透光性の共通電極２１が形成されており、共通電極２１に対して第１基板１０側には第２配向膜２６が形成されている。共通電極２１は、第２基板２０の略全面に形成されており、第２配向膜２６によって覆われている。第２基板２０には、基板本体２９と共通電極２１との間に樹脂、金属または金属化合物からなる遮光性の遮光層２７が形成され、遮光層２７と共通電極２１との間に透光性の保護層２８が形成されている。遮光層２７は、例えば、表示領域１０ａの外周縁に沿って延在する額縁状の見切り２７ａとして形成されている。遮光層２７は、隣り合う画素電極９ａにより挟まれた領域と平面視で重なる領域にブラックマトリクスを構成する遮光層２７ｂとしても形成されている。第１基板１０の周辺領域１０ｂのうち、見切り２７ａと平面視で重なる領域には、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。なお、第２基板２０において画素電極９ａと対向する位置にレンズが設けられることがあり、この場合、遮光層２７ｂが形成されないことが多い。
第１配向膜１６および第２配向膜２６は、例えば、ＳｉＯｘ（ｘ＜２）、ＳｉＯ２、ＴｉＯ２、ＭｇＯ、Ａｌ２Ｏ３等の斜方蒸着膜からなる無機配向膜であり、電気光学層８０に用いた負の誘電率異方性を備えた液晶分子を傾斜配向させている。このため、液晶分子は、第１基板１０および第２基板２０に対して所定の角度を成している。このようにして、電気光学装置１００は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶装置として構成されている。
第１基板１０には、シール材１０７より外側において第２基板２０の角部分と重なる領域に、第１基板１０と第２基板２０との間で電気的導通をとるための基板間導通用電極１０９が形成されている。基板間導通用電極１０９には、導電粒子を含んだ基板間導通材１０９ａが配置されており、第２基板２０の共通電極２１は、基板間導通材１０９ａおよび基板間導通用電極１０９を介して、第１基板１０側に電気的に接続されている。このため、共通電極２１は、第１基板１０の側から共通電位が印加される。
電気光学装置１００において、画素電極９ａおよび共通電極２１がＩＴＯ膜等の透光性導電膜により形成されており、電気光学装置１００は、透過型液晶装置として構成されている。かかる電気光学装置１００では、第１基板１０および第２基板２０のうち、一方側の基板から電気光学層８０に入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。本実施形態では、矢印Ｌで示すように、第２基板２０から入射した光が第１基板１０を透過して出射される間に電気光学層８０によって画素毎に変調され、画像を表示する。
２．画素の概略構成
図３は、図１に示す電気光学装置１００において隣り合う複数の画素の平面図である。図４は、図３に示す画素の１つを拡大して示す平面図であり、図４には、トランジスター３０付近を拡大して示してある。図５は、図４のＡ－Ａ′断面図である。図６は、図４のＢ－Ｂ′断面図である。なお、図３、図４、および後述する図７～図９では、各層を以下の線で表してある。また、図３、図４、および後述する図７～図９では、互いの端部が平面視で重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。また、コンタクトホール４１ｇを右上がりの斜線を付した領域で示し、溝１１を左上がりの斜線を付した領域で示してある。
走査線３ａ＝太い実線
半導体膜３１ａ＝細くて短い破線
ゲート電極８ａ＝細い実線
第１容量電極４ａ＝細くて長い破線
第２容量電極５ａ＝細い一点鎖線
データ線６ａおよび中継電極６ｂ、６ｃ＝太くて長い破線
容量線７ａおよび中継電極７ｂ＝太い二点鎖線
画素電極９ａ＝太くて短い破線
図３および図４に示すように、第１基板１０において第２基板２０と対向する面には、複数の画素の各々に画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた画素間領域に沿って走査線３ａ、データ線６ａ、および容量線７ａが延在している。データ線６ａは、画素間領域において第２方向Ｙに延在し、走査線３ａは、画素間領域において第１方向Ｘに延在している。容量線７ａは、画素間領域において第２方向Ｙおよび第１方向Ｘに沿って延在している。また、データ線６ａと走査線３ａとの交差に対応してトランジスター３０が形成されている。ここで、走査線３ａ、データ線６ａ、および容量線７ａは、遮光性を有している。従って、走査線３ａ、データ線６ａ、容量線７ａ、およびこれらの配線と同層の電極が形成された領域は、光が通過しない遮光領域１８であり、遮光領域１８で囲まれた領域は、光が透過する開口領域１７である。
図５および図６に示すように、第１基板１０では、基板本体１９と画素電極９ａとの間の層に遮光性の走査線３ａが設けられ、走査線３ａと画素電極９ａとの間の層に第１層間絶縁膜４１が設けられ、第１層間絶縁膜４１と画素電極９ａとの間の層に遮光性のデータ線６ａが設けられている。また、第１基板１０では、第１層間絶縁膜４１とデータ線６ａとの間の層に半導体膜３１ａを備えたトランジスター３０が設けられ、トランジスター３０と画素電極９ａとの間の層に第２層間絶縁膜４２が設けられている。また、基板本体１９と画素電極９ａとの間には、第２層間絶縁膜４２と画素電極９ａとの間の層には層間絶縁膜４３、４４、４５が順に積層されている。第１層間絶縁膜４１、第２層間絶縁膜４２、および層間絶縁膜４３、４４、４５は各々、酸化シリコン等の透光性の絶縁膜からなる。本形態において、層間絶縁膜４３および層間絶縁膜４５は、画素電極９ａ側の面が化学的機械研磨等によって連続した平面になっている。
３．各層の詳細説明
図５および図６を参照するとともに、以下の図７～図９を適宜、参照して、第１基板１０の詳細構成を説明する。図７は、図５および図６に示す走査線３ａ、半導体膜３１ａ、ゲート電極８ａ等の平面図である。図８は、図５および図６に示す第１容量電極４ａおよび第２容量電極５ａ等の平面図である。図９は、図５および図６に示すデータ線６ａおよび容量線７ａ等の平面図である。なお、図７～図９には、それらの図に示す電極等の電気的な接続に関連するコンタクトホールを示すとともに、基準となる位置を示すために半導体膜３１ａおよび画素電極９ａを示してある。
まず、図５および図６に示すように、第１基板１０において、基板本体１９と第１層間絶縁膜４１との間には、第１方向Ｘに沿って延在する走査線３ａが形成されている。走査線３ａは、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。本形態において、走査線３ａは、タングステンシリサイド（ＷＳｉ）、タングステン、窒化チタン等からなる。
第１層間絶縁膜４１と第２層間絶縁膜４２との間には、画素スイッチング用のトランジスター３０が構成されている。トランジスター３０は、第１層間絶縁膜４１の基板本体１９とは反対側の面に形成された半導体膜３１ａと、半導体膜３１ａの画素電極９ａ側に積層されたゲート絶縁膜３２と、ゲート絶縁膜３２の画素電極９ａ側で半導体膜３１ａと平面視で重なるゲート電極８ａとを備えている。半導体膜３１ａは、ポリシリコン層等によって構成されている。ゲート絶縁膜３２は、半導体膜３１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁膜３２ａと、減圧ＣＶＤ法等により形成されたシリコン酸化膜からなる第２ゲート絶縁膜３２ｂとの２層構造からなる。ゲート電極８ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜、あるいは金属化合物膜等の導電膜からなる。
第１層間絶縁膜４１には、走査線３ａとトランジスター３０のゲート電極８ａとを電気的に接続するためのコンタクトホール４１ｇが設けられている。かかるコンタクトホール４１ｇの詳細な構成は、図１０～図１２を参照して後述する。
図７に示すように、走査線３ａは、同一の幅寸法をもって第１方向Ｘに沿って直線的に延在している。半導体膜３１ａは、走査線３ａとデータ線６ａとの交差部分から第１方向Ｘの他方側Ｘ２に延在しており、走査線３ａと平面視で重なっている。半導体膜３１ａは、ゲート電極８ａと平面視で重なる部分がチャネル領域３１ｃになっている。本形態において、トランジスター３０はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有している。従って、半導体膜３１ａにおいて、チャネル領域３１ｃに対してデータ線６ａが位置する第１方向Ｘの一方側Ｘ１のデータ線側ソースドレイン領域３１ｓは、チャネル領域３１ｃから離間する第１領域３１ｔと、第１領域３１ｔとチャネル領域３１ｃとに挟まれた第１低濃度領域３１ｕとを有しており、第１低濃度領域３１ｕは、第１領域３１ｔより不純物濃度が低い。また、半導体膜３１ａにおいて、チャネル領域３１ｃに対してデータ線６ａと反対側の第１方向Ｘの他方側Ｘ２の画素電極側ソースドレイン領域３１ｄは、チャネル領域３１ｃから離間する第２領域３１ｅと、第２領域３１ｅとチャネル領域３１ｃとに挟まれた第２低濃度領域３１ｆとを有しており、第２低濃度領域３１ｆは、第２領域３１ｅより不純物濃度が低い。
ゲート電極８ａは、第１電極部８ａ０と第２電極部８ａ１、８ａ２とを有する。第１電極部８ａ０は、ゲート絶縁膜３２を介して半導体膜３１ａと平面視で重なるように第２方向Ｙに延在する。第２電極部８ａ１、８ａ２は、半導体膜３１ａの第２方向Ｙの両側で第１電極部８ａ０の第２方向Ｙの両側の端部から半導体膜３１ａに沿って第１方向Ｘに延在する。第２電極部８ａ１、８ａ２は、半導体膜３１ａと平面視で重なっていない。
図５および図６において、トランジスター３０の上層側において、第２層間絶縁膜４２と層間絶縁膜４３との間には、第１容量電極４ａ、誘電体膜４０および第２容量電極５ａを有する容量素子５５が設けられている。容量素子５５は、第１基板１０の画素電極９ａと第２基板２０の共通電極２１との間に構成された液晶容量で保持される画像信号の変動を防ぐ保持容量である。第１容量電極４ａおよび第２容量電極５ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜、あるいは金属化合物膜等の導電膜からなる。本形態において、第１容量電極４ａおよび第２容量電極５ａは、導電性のポリシリコン膜である。
図８に示すように、第１容量電極４ａは、走査線３ａおよび半導体膜３１ａと平面視で重なるように第１方向Ｘに延在する本体部分４ａ１と、本体部分４ａ１からデータ線６ａと平面視で重なるように突出した突出部４ａ２とを有しており、本体部分４ａ１の端部は、第２層間絶縁膜４２に形成されたコンタクトホール４２ａを介して半導体膜３１ａの第２領域３１ｅに電気的に接続されている。第１容量電極４ａは、データ線６ａと重なる半導体膜３１ａの端部と、平面視で重ならないように切り欠き４ａ３が形成されている。
第２容量電極５ａは、第１容量電極４ａの本体部分５ａ１と平面視で重なる本体部分５ａ１と、第１容量電極４ａの突出部４ａ２と平面視で重なる突出部５ａ２とを有している。従って、容量素子５５は、半導体膜３１ａと重なるように第１方向Ｘに延在する第１部分５５ａと、データ線６ａと重なるように第２方向Ｙに延在する第２部分５５ｂとを有する。また、第２容量電極５ａは、第１容量電極４ａと同様、データ線６ａと重なる半導体膜３１ａの端部と、平面視で重ならないように切り欠き５ａ３が形成されている。また、第２容量電極５ａの本体部分５ａ１の第１方向Ｘの他方側Ｘ２の端部には、第１容量電極４ａの本体部分４ａ１の端部と重ならないように切り欠き５ａ４が形成されている。
本形態では、容量素子５５を構成するにあたって、データ線６ａに平面視で重なる位置には、第１層間絶縁膜４１および第２層間絶縁膜４２を貫通して基板本体１９まで到達した溝１１が設けられており、容量素子５５は、第２層間絶縁膜４２と画素電極９ａとの間に設けられた第１素子部５５１と、溝１１の内壁に沿って設けられた第２素子部５５２とを含む。すなわち、容量素子５５では、第１容量電極４ａ、誘電体膜４０、および第２容量電極５ａを含む積層膜５５０が溝１１の内部から第２層間絶縁膜４２と画素電極９ａとの間まで延在している。従って、積層膜５５０のうち、第２層間絶縁膜４２と画素電極９ａとの間に設けられた部分によって第１素子部５５１が構成され、溝１１の内部に設けられた部分によって第２素子部５５２が構成されている。
本形態において、溝１１は、基板本体１９の厚さ方向の途中位置まで到達しており、溝１１の深さは、３μｍ以上である。たとえば、溝１１の深さは、３μｍ以上、かつ、５μｍ以下である。
また、図６に示すように、第１層間絶縁膜４１には、走査線３ａとトランジスター３０のゲート電極８ａとを電気的に接続するためのコンタクトホール４１ｇが設けられており、コンタクトホール４１ｇは、第１層間絶縁膜４１を貫通している。このため、第２層間絶縁膜４２には、走査線３ａと平面視で重なる位置にコンタクトホール４１ｇによって凹部４２ｇが形成されている。ここで、凹部４２ｇは、ゲート電極８ａの半導体膜３１ａと重なる部分より基板本体１９の側に底部４２ｇ０が位置する深さを有しており、第１容量電極４ａ、誘電体膜４０、および第２容量電極５ａを含む積層膜５５０は、凹部４２ｇの内部にも設けられている。すなわち、凹部４２ｇの底部４２ｇ０は、半導体膜３１ａと平面視で重なる部分でのゲート電極８ａと第２層間絶縁膜４２との界面より基板本体１９の側に位置し、かかる凹部４２ｇの内壁に沿うように積層膜５５０が設けられている。従って、容量素子５５は、凹部４２ｇの内壁に沿って設けられた第３素子部５５３を含んでおり、本形態において、第３素子部５５３は、第１素子部５５１の一部である。
図５および図６において、層間絶縁膜４３の上層側には層間絶縁膜４４、４５が形成されている。層間絶縁膜４３と層間絶縁膜４４の層間にはデータ線６ａ、および中継電極６ｂ、６ｃが設けられている。データ線６ａ、および中継電極６ｂ、６ｃは同一の導電膜からなる。データ線６ａ、および中継電極６ｂ、６ｃはいずれも、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。例えば、データ線６ａ、および中継電極６ｂ、６ｃは、チタン層／窒化チタン層／アルミニウム層／窒化チタン層の多層構造や、窒化チタン層／アルミニウム層／窒化チタン層の多層構造からなる。
第２層間絶縁膜４２および層間絶縁膜４３にはコンタクトホール４３ａが設けられており、コンタクトホール４３ａは、ゲート絶縁膜３２、第２層間絶縁膜４２および層間絶縁膜４３を貫通している。データ線６ａは、コンタクトホール４３ａを介して、半導体膜３１ａの第１領域３１ｔに電気的に接続されている。コンタクトホール４３ａは、図８を参照して説明した第１容量電極４ａの切り欠き４ａ３、および第２容量電極５ａの切り欠き５ａ３に相当する部分に形成される。従って、コンタクトホール４３ａと容量素子５５とを離間させることができる。層間絶縁膜４３にはコンタクトホール４３ｂが設けられており、コンタクトホール４３ｂは、層間絶縁膜４３を貫通している。中継電極６ｂは、コンタクトホール４３ｂを介して第１容量電極４ａに電気的に接続されている。コンタクトホール４３ｂは、図８を参照して説明した第２容量電極５ａの切り欠き５ａ４に相当する部分に形成される。層間絶縁膜４３にはコンタクトホール４３ｃが設けられており、中継電極６ｃは、コンタクトホール４３ｃを介して第２容量電極５ａに電気的に接続されている。本形態において、中継電極６ｃは、半導体膜３１ａの少なくとも第１低濃度領域３１ｕから第２低濃度領域３１ｆまでを画素電極９ａの側から覆っている。
層間絶縁膜４４と層間絶縁膜４５の層間には容量線７ａ、および中継電極７ｂが設けられている。容量線７ａ、および中継電極７ｂは同一の導電膜からなる。容量線７ａ、および中継電極７ｂはいずれも、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。例えば、容量線７ａ、および中継電極７ｂは、チタン層／窒化チタン層／アルミニウム層／窒化チタン層の多層構造や、窒化チタン層／アルミニウム層／窒化チタン層の多層構造からなる。
層間絶縁膜４４にはコンタクトホール４４ｃが設けられており、容量線７ａは、コンタクトホール４４ｃを介して中継電極６ｃに電気的に接続されている。従って、容量線７ａは、中継電極６ｃを介して第２容量電極５ａに電気的に接続されており、第２容量電極５ａには、容量線７ａから共通電位が印加される。層間絶縁膜４４にはコンタクトホール４４ｂが設けられており、中継電極７ｂは、コンタクトホール４４ｂを介して中継電極６ｂに電気的に接続されている。
層間絶縁膜４５には、コンタクトホール４５ａが設けられており、画素電極９ａは、コンタクトホール４５ａを介して中継電極７ｂに電気的に接続されている。従って、画素電極９ａは、中継電極７ｂ、６ｂを介して第１容量電極４ａに電気的に接続されている。ここで、第１容量電極４ａは、コンタクトホール４２ａを介して半導体膜３１ａの第２領域３１ｅに電気的に接続していることから、画素電極９ａは、第１容量電極４ａを介して半導体膜３１ａの第２領域３１ｅに電気的に接続されている。
４．コンタクトホール４１ｇ周辺の構成
図１０は、図７に示すコンタクトホール４１ｇ周辺を拡大して示す平面図である。ゲート電極８ａは、ポリシリコン層８１ａと遮光層８２ａとを積層して構成されている。図１０では、ポリシリコン層８１ａに右下がりの斜線を付し、遮光層８２ａに右上がりの斜線を付してある。従って、右下がりの斜線、および右上がりの斜線が付された領域は、ポリシリコン層８１ａと遮光層８２ａとが積層されていることを示す。
図１０に示すように、コンタクトホール４１ｇは、半導体膜３１ａの側方の両側で第１方向Ｘに沿って延在しており、ゲート電極８ａおよび走査線３ａの双方と平面視で重なっている。従って、ゲート電極８ａは、コンタクトホール４１ｇを介して走査線３ａに電気的に接続されているので、走査線３ａから走査信号が印加される。
ここで、コンタクトホール４１ｇは、少なくとも、第２低濃度領域３１ｆに沿って設けられている。本形態において、コンタクトホール４１ｇは、少なくとも、第１低濃度領域３１ｕの側方の両側からチャネル領域３１ｃの側方の両側を通って、第２低濃度領域３１ｆの側方の両側まで延在している。
本形態において、ゲート電極８ａは、半導体膜３１ａと交差するように第２方向Ｙに延在した導電性のポリシリコン層８１ａと、ポリシリコン層８１ａを覆う遮光層８２ａとを積層することによって構成されている。遮光層８２ａは、ポリシリコン層８１ａより遮光性が高い材料からなる。例えば、遮光層８２ａは、タングステンシリサイド等の遮光膜からなる。
遮光層８２ａは、ポリシリコン層８１ａより広い範囲にわたって形成されており、ポリシリコン層８１ａの全体を覆っている。従って、ゲート電極８ａにおいてポリシリコン層８１ａが形成されている領域では、ポリシリコン層８１ａと遮光層８２ａの２層構造になっており、ゲート電極８ａにおいてポリシリコン層８１ａが形成されていない領域では、遮光層８２ａの単層構造になっている。例えば、ゲート電極８ａにおいて、コンタクトホール４１ｇの内部にはポリシリコン層８１ａが形成されておらず、遮光層８２ａの単層構造になっている。従って、遮光層８２ａは、コンタクトホール４１ｇの側面全体に沿って設けられている。これに対して、ゲート電極８ａにおいて第２方向Ｙに延在する第１電極部８ａ０のうち、コンタクトホール４１ｇの外側の部分では、ポリシリコン層８１ａと遮光層８２ａとの２層構造になっている。
かかる構成は、以下の工程によって実現される。まず、走査線３ａ、第１層間絶縁膜４１、半導体膜３１ａ、およびゲート絶縁膜３２を形成する。次に、導電性のポリシリコン膜を形成した後、ポリシリコン膜をパターニングし、半導体膜３１ａに対して交差する第２方向Ｙに延在するポリシリコン層８１ａを形成する。
次に、エッチングマスクを形成した状態で、ポリシリコン層８１ａおよび第１層間絶縁膜４１をエッチングし、コンタクトホール４１ｇを形成する。従って、コンタクトホール４１ｇの内部には、ポリシリコン層８１ａが存在しない。次に、遮光膜を形成した後、図１０に示すように、遮光膜をパターニングし、遮光層８２ａを形成する。
６．本形態の主な効果
以上説明したように、本実施形態の電気光学装置１００において、データ線６ａに平面視で重なる位置には、第１層間絶縁膜４１および第２層間絶縁膜４２を貫通して基板本体１９まで到達した溝１１が設けられており、容量素子５５は、第２層間絶縁膜４２と画素電極９ａとの間に設けられた第１素子部５５１と、溝１１の内壁に沿って設けられた第２素子部５５２とを含む。従って、容量素子５５の静電容量は、第１素子部５５１の静電容量と第２素子部５５２の静電容量との和である。また、溝１１は、第１層間絶縁膜４１および第２層間絶縁膜４２を含む厚い絶縁膜を貫通して基板本体１９までに到達している。特に本形態では、溝１１が基板本体１９の厚さ方向の途中位置まで到達している。従って、溝１１が深いので、第２素子部５５２の静電容量が大きい。それ故、画素ピッチを狭めた場合でも、高い画素開口率を確保しつつ、静電容量が大きい容量素子５５を構成することができる。
また、容量素子５５は、第２層間絶縁膜４２に設けられた凹部４２ｇの内壁に沿って設けられた第３素子部５５３を含んでいるため、静電容量が大きい。
また、容量素子５５は、半導体膜３１ａと重なるように第１方向Ｘに延在する第１部分５５ａと、データ線６ａと重なるように第２方向Ｙに延在する第２部分５５ｂとを有するため、容量素子５５の静電容量が大きい。
さらに、第２基板２０の側から入射した光は、半導体膜３１ａに対して第２基板２０の側に設けられたデータ線６ａ、中継電極６ｃ、容量線７ａ等によって遮られるため、半導体膜３１ａへの入射が抑制される。また、第１基板１０の側から出射した光が再び、第１基板１０の側から入射した場合でも、半導体膜３１ａに対して基板本体１９の側に設けられた走査線３ａによって遮られるため、半導体膜３１ａへの入射が抑制される。また、半導体膜３１ａに交差する第２方向Ｙに進行する光は、ゲート電極８ａと走査線３ａとを電気的に接続するコンタクトホール４１ｇの内部のゲート電極８ａによって遮られるため、半導体膜３１ａへの入射が抑制される。
特に本形態では、チャネル領域３１ｃと第２領域３１ｅとの間に第２低濃度領域３１ｆを設けることによって、トランジスター３０のオフリーク電流を低減しており、コンタクトホール４１ｇは、少なくとも第２低濃度領域３１ｆに沿って設けられている。このため、半導体膜３１ａに交差する第２方向Ｙから第２低濃度領域３１ｆに向けて進行する光をコンタクトホール４１ｇの内部のゲート電極８ａによって遮ることができる。従って、第２低濃度領域３１ｆへの光の入射を効率よく抑制している。それ故、トランジスター３０は、ＬＤＤ構造による特性を十分に発揮することができる。
また、ゲート電極８ａは、導電性のポリシリコン層８１ａと遮光層８２ａとを含み、遮光層８２ａがコンタクトホール４１ｇの側面に沿って設けられている。このため、ゲート電極８ａの遮光性が高い。
［実施形態２］
図１１は、本発明の実施形態２に係る電気光学装置１００の説明図である。図１１には、溝１１、第１容量電極４ａおよび第２容量電極５ａ等の平面図を示してある。実施形態１において、溝１１は、データ線６ａと平面視で重ねる領域で第２方向Ｙに直線的に延在していた。これに対して、本形態では、図１１に示すように、溝１１は、データ線６ａに沿う方向に延在する第１溝部１１１と、第１溝部１１１と繋がって第１溝部１１１と交差する方向に延在する第２溝部１１２とがデータ線６ａに沿う方向に繰り返された平面形状を有している。このため、溝１１の内壁の面積が広いので、第２素子部５５２の静電容量が大きい。それ故、静電容量が大きい容量素子５５を構成することができる。
［他の実施形態］
上記実施形態では、走査線３ａに沿うように半導体膜３１ａが延在していたが、データ線６ａに沿うように半導体膜３１ａが延在している態様であってもよい。
上記実施形態では、データ線６ａ、中継電極６ｃおよび容量線７ａによって、画素電極９ａの側から半導体膜３１ａと平面視で重なる遮光部材を構成したが、第１容量電極４ａおよび第２容量電極５ａのうちの少なくとも一方を遮光性電極とし、かかる遮光性電極によって、画素電極９ａの側から半導体膜３１ａと平面視で重なる遮光部材を構成してもよい。上記実施形態では、溝１１が基板本体１９の厚さ方向の途中位置まで到達していたが、溝１１が基板本体１９に到達していれば、例えば、基板本体１９が溝１１の底部に位置する態様であってもよい。
上記実施形態では、第２基板２０の側から光源光が入射する電気光学装置１００を例に説明したが、第１基板１０の側から光源光が入射する電気光学装置１００に本発明を適用してもよい。上記実施形態では、電気光学装置１００が透過型液晶装置の場合を例示したが、電気光学装置１００が反射型液晶装置である場合に本発明を適用してもよい。また、電気光学装置１００が有機エレクトロルミネッセッス表示装置である場合に本発明を適用してもよい。
［電子機器への搭載例］
上述した実施形態に係る電気光学装置１００を用いた電子機器について説明する。図１２は、本発明を適用した電気光学装置１００を用いた投射型表示装置の概略構成図である。図１２には、偏光板等の光学素子の図示を省略してある。図１２に示す投射型表示装置２１００は、電気光学装置１００を用いた電子機器の一例である。投射型表示装置２１００において、電気光学装置１００がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。この図に示されるように、投射型表示装置２１００の内部には、ハロゲンランプ等の白色光源を有するランプユニット等からなる光源部２１０２が設けられている。光源部２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれ、変調される。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に反射し、Ｇ色の光は透過する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射光学系２１１４によってカラー画像が投射される。
［他の投射型表示装置］
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
［他の電子機器］
本発明を適用した電気光学装置１００を備えた電子機器は、上記実施形態の投射型表示装置２１００に限定されない。例えば、投射型のヘッドアップディスプレイ、直視型のヘッドマウントディスプレイ、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。
３ａ…走査線、４ａ…第１容量電極、５ａ…第２容量電極、６ａ…データ線、７ａ…容量線、８ａ…ゲート電極、８ａ０…第１電極部、８ａ１、８ａ２…第２電極部、９ａ…画素電極、１０…第１基板、１０ａ…表示領域、１６…第１配向膜、１７…開口領域、１８…遮光領域、１９…基板本体、２０…第２基板、２１…共通電極、２６…第２配向膜、３０…トランジスター、３１ａ…半導体膜、３１ｃ…チャネル領域、３１ｄ…データ線側ソースドレイン領域、３１ｅ…第２領域、３１ｆ…第２低濃度領域、３１ｓ…画素電極側ソースドレイン領域、３１ｔ…第１領域、３１ｕ…第１低濃度領域、３２…ゲート絶縁膜、４０…誘電体膜、４１…第１層間絶縁膜、４１ｇ…コンタクトホール、４２…第２層間絶縁膜、４２ｇ…凹部、５５…容量素子、５５ａ…第１部分、５５ｂ…第２部分、８０…電気光学層、８１ａ…ポリシリコン層、８２ａ…遮光層、１００…電気光学装置、１００Ｂ、１００Ｇ、１００Ｒ…ライトバルブ、１１１…第１溝部、１１２…第２溝部、５５１…第１素子部、５５２…第２素子部、５５３…第３素子部、２１００…投射型表示装置、２１０２…光源部、２１１４…投射光学系、Ｘ…第１方向、Ｙ…第２方向

Claims (8)

  1. 基板本体と、
    画素電極と、
    前記基板本体と前記画素電極との間の層で第１方向に延在する遮光性の走査線と、
    前記走査線と前記画素電極との間の層に設けられた第１層間絶縁膜と、
    前記第１層間絶縁膜と前記画素電極との間の層で前記第１方向と交差する第２方向に延在する遮光性のデータ線と、
    前記第１層間絶縁膜と前記データ線との間で前記走査線および前記データ線に重なるように延在する半導体膜を備えたトランジスターと、
    前記トランジスターと前記画素電極との間の層に設けられた第２層間絶縁膜と、
    前記画素電極に電気的に接続された容量素子と、
    を備え、
    前記データ線に平面視で重なる位置で前記第１層間絶縁膜および第２層間絶縁膜を貫通して前記基板本体まで到達した溝が設けられ、
    前記容量素子は、前記第２層間絶縁膜と前記画素電極との間に設けられた第１素子部と、前記溝の内壁に沿って設けられた第２素子部と、を含むことを特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置において、
    前記容量素子では、第１容量電極、誘電体膜、および第２容量電極を含む積層膜が前記溝の内部から前記第２層間絶縁膜と前記画素電極との間まで延在し、
    前記積層膜のうち、前記第２層間絶縁膜と前記画素電極との間に設けられた部分によって前記第１素子部が構成され、前記溝の内部に設けられた部分によって前記第２素子部が構成されていることを特徴とする電気光学装置。
  3. 請求項１または２に記載の電気光学装置において、
    前記溝は、前記データ線に沿う方向に延在する第１溝部と、前記第１溝部と繋がって前記第１溝部と交差する方向に延在する第２溝部とが前記データ線に沿う方向に繰り返された平面形状を有することを特徴とする電気光学装置。
  4. 請求項１から３までの何れか一項に記載の電気光学装置において、
    前記第２層間絶縁膜には、前記走査線に平面視で重なる位置で前記トランジスターのゲート電極の前記半導体膜と重なる部分より前記基板本体の側に底部が位置する深さの凹部が設けられ、
    前記容量素子は、前記凹部の内壁に沿って設けられた第３素子部を含むことを特徴とする電気光学装置。
  5. 請求項４に記載の電気光学装置において、
    前記半導体膜は、チャネル領域と、前記チャネル領域から離間する位置で前記データ線が電気的に接続された第１領域と、前記チャネル領域と前記第１領域との間に設けられ、前記第１領域より不純物濃度が低い第１低濃度領域と、前記チャネル領域から前記第１方向と反対側に離間し、前記画素電極が電気的に接続された第２領域と、前記チャネル領域と前記第２領域との間に設けられ、前記第２領域より不純物濃度が低い第２低濃度領域と、を有し、
    前記第２低濃度領域の幅方向の少なくとも一方側には、前記トランジスターのゲート電極と前記走査線とを電気的に接続するコンタクトホールが設けられていることを特徴とする電気光学装置。
  6. 請求項１から５までの何れか一項に記載の電気光学装置において、
    前記溝は、前記基板本体の厚さ方向の途中位置まで到達していることを特徴とする電気光学装置。
  7. 請求項６に記載の電気光学装置において、
    前記溝の深さは、３μｍ以上であることを特徴とする電気光学装置。
  8. 請求項１から７までの何れか一項に記載の電気光学装置を備えることを特徴とする電子機器。
JP2020127096A 2020-07-28 2020-07-28 電気光学装置、および電子機器 Active JP7497641B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020127096A JP7497641B2 (ja) 2020-07-28 2020-07-28 電気光学装置、および電子機器
US17/386,582 US11493811B2 (en) 2020-07-28 2021-07-28 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020127096A JP7497641B2 (ja) 2020-07-28 2020-07-28 電気光学装置、および電子機器

Publications (2)

Publication Number Publication Date
JP2022024476A JP2022024476A (ja) 2022-02-09
JP7497641B2 true JP7497641B2 (ja) 2024-06-11

Family

ID=80002905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020127096A Active JP7497641B2 (ja) 2020-07-28 2020-07-28 電気光学装置、および電子機器

Country Status (2)

Country Link
US (1) US11493811B2 (ja)
JP (1) JP7497641B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040399A (ja) 2006-08-10 2008-02-21 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2008151901A (ja) 2006-12-15 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2011049321A (ja) 2009-08-26 2011-03-10 Sony Corp 半導体装置及びその製造方法
US20130026474A1 (en) 2011-07-26 2013-01-31 Shenzhen China Star Optoelectronics Technology Co. Ltd Storage capacitor architecture for pixel structure and manufacturing method thereof
JP2013178435A (ja) 2012-02-29 2013-09-09 Seiko Epson Corp 電気光学装置及び電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014189A (en) * 1996-11-15 2000-01-11 International Business Machines Corporation Transmissive liquid crystal cell with trench capacitor
US5999234A (en) * 1997-04-15 1999-12-07 International Business Machines Corporation Transmissive cell for ultra small pixel applications
JP3127894B2 (ja) 1998-07-24 2001-01-29 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3463007B2 (ja) 1999-08-26 2003-11-05 シャープ株式会社 液晶表示装置
JP5589359B2 (ja) * 2009-01-05 2014-09-17 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6696548B2 (ja) 2018-10-16 2020-05-20 セイコーエプソン株式会社 電気光学装置、電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040399A (ja) 2006-08-10 2008-02-21 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2008151901A (ja) 2006-12-15 2008-07-03 Seiko Epson Corp 電気光学装置及び電子機器
JP2011049321A (ja) 2009-08-26 2011-03-10 Sony Corp 半導体装置及びその製造方法
US20130026474A1 (en) 2011-07-26 2013-01-31 Shenzhen China Star Optoelectronics Technology Co. Ltd Storage capacitor architecture for pixel structure and manufacturing method thereof
JP2013178435A (ja) 2012-02-29 2013-09-09 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2022024476A (ja) 2022-02-09
US20220035210A1 (en) 2022-02-03
US11493811B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
JP6531801B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP2019078825A (ja) 電気光学装置および電子機器
JP7409115B2 (ja) 電気光学装置、および電子機器
US11703731B2 (en) Electro-optical device and electronic apparatus
JP6642614B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP7327184B2 (ja) 電気光学装置、および電子機器
JP7497641B2 (ja) 電気光学装置、および電子機器
JP7505352B2 (ja) 電気光学装置、および電子機器
JP7484632B2 (ja) 電気光学装置、および電子機器
JP7434996B2 (ja) 電気光学装置、および電子機器
JP7447724B2 (ja) 電気光学装置、および電子機器
JP7322727B2 (ja) 電気光学装置、および電子機器
JP7491144B2 (ja) 電気光学装置、および電子機器
JP7396223B2 (ja) 電気光学装置、および電子機器
JP2020086343A (ja) 電気光学装置および電子機器
JP7521370B2 (ja) 液晶装置、液晶装置の製造方法、および電子機器
JP2022044972A (ja) 電気光学装置、および電子機器
JP2022139424A (ja) 電気光学装置および電子機器
JP2020052156A (ja) 電気光学装置、および電子機器
JP2020160113A (ja) 電気光学装置および電子機器
JP2019040073A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210916

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240513

R150 Certificate of patent or registration of utility model

Ref document number: 7497641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150