JP7421353B2 - 発振装置およびシンセサイザシステム - Google Patents

Description

特許法第３０条第２項適用 シンセサイザシステムを有するシンセサイザを卸した。（販売日：令和１年８月１日）

本発明は、発振装置およびシンセサイザシステムに関する。

従来、単一の周波数で発振する発振素子を用いて異なる周波数の発振信号を安定に出力させる回路として、ＰＬＬ（Phase Locked Loop）回路といった位相同期回路が知られている。このようなＰＬＬ回路において、基準信号が供給されなくなっても、予め定められた電気信号を発振素子に供給する自走モードに切り換えることで、発振信号の出力を継続させる発振装置が知られている（例えば、特許文献１～４を参照）。

特開２０１１－４０９６７号公報 特開２０１８－１４８５１４号公報 特開２０１７－９２７３８号公報 特開２００９－１５９０１３号公報

このような発振装置を構成している部品等の中には、環境変動、経時変化等によって特性が変化してしまう部品がある。この場合、外部基準信号の入力の有無に対応して、外部基準信号に同期させる状態と自走モードで動作させる状態とを切り換えると、発振装置が出力する発振信号の周波数が変動してしまうことがあった。

そこで、本発明はこれらの点に鑑みてなされたものであり、ＰＬＬ回路を有する発振装置において、外部基準信号に同期させる状態と自走モードで動作させる状態とを切り換えた場合に生じる発振周波数の変動を低減できるようにすることを目的とする。

本発明の第１の態様においては、入力信号に対応する周波数の発振信号を出力する発振器と、前記発振器の発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号を出力するＰＬＬ回路と、前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号を検出する信号検出部と、前記第１信号の検出結果に基づく第２信号を出力する第２信号出力部と、前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、前記基準信号を検出する基準信号検出部と、前記基準信号の検出結果に応じて、前記第１切換部を制御する制御部とを備える、発振装置を提供する。

前記制御部は、前記基準信号検出部が前記基準信号を検出した検出結果に応じて、前記ＰＬＬ回路を前記発振器に接続し、前記基準信号検出部が前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記発振器に接続してもよい。

前記第２信号出力部が出力する前記第２信号の電圧レベルは、前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号の電圧値を平滑化した電圧レベルでもよい。

前記制御部は、前記信号検出部の検出結果を受けとり、前記信号検出部の検出結果に基づくデジタル信号を前記第２信号出力部に供給し、前記第２信号出力部は、前記制御部から受け取るデジタル信号に対応する前記第２信号を出力してもよい。

前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記信号検出部に接続する第２切換部を更に備えてもよい。

前記制御部は、前記第２切換部を制御して、前記基準信号検出部が前記基準信号を検出した検出結果に応じて、前記ＰＬＬ回路を前記信号検出部に接続し、前記基準信号検出部が前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記信号検出部に接続してもよい。

前記制御部は、前記第１切換部を制御して前記ＰＬＬ回路を前記信号検出部に接続している期間に、前記第２切換部を制御して、前記ＰＬＬ回路および前記信号検出部の接続と、前記第２信号出力部および前記信号検出部の接続とを、予め定められた時間が経過する毎に切り換えてもよい。

前記制御部は、前記第２信号出力部を前記信号検出部に接続している間に前記基準信号検出部が前記基準信号を検出したことを条件に、前記第２切換部を制御して、前記ＰＬＬ回路を前記信号検出部に接続し、前記ＰＬＬ回路が出力する前記第１信号の電圧レベルと、前記第２信号出力部が出力していた前記第２信号の電圧レベルとを比較し、前記第１信号の電圧レベルと前記第２信号の電圧レベルとの差分が予め定められた閾値を超えた場合、前記第２信号の電圧レベルを前記第１信号の電圧レベルに近づけるように変更する前記デジタル信号を前記第２信号出力部に供給し、前記第２信号の電圧レベルを変更してから、前記第１切換部を制御して、前記ＰＬＬ回路を前記発振器に接続してもよい。

前記第２信号出力部および前記第１切換部の間に設けられ、前記第２信号出力部を前記第１切換部および第１終端回路のいずれか一方に接続する第３切換部を更に備え、前記制御部は、前記第１切換部を制御して前記ＰＬＬ回路を前記発振器に接続した場合、前記第３切換部を制御して前記第２信号出力部を前記第１終端回路に接続してもよい。

前記ＰＬＬ回路および前記第１切換部の間に設けられ、前記ＰＬＬ回路を前記第１切換部および第２終端回路のいずれか一方に接続する第４切換部を更に備え、前記制御部は、前記第１切換部を制御して前記第２信号出力部を前記発振器に接続した場合、前記第４切換部を制御して前記ＰＬＬ回路を前記第２終端回路に接続してもよい。

前記基準信号検出部は、入力する信号の電圧レベルのピーク値を検出し、検出したピーク値と予め定められた閾値とを比較することにより前記基準信号を検出してもよい。

前記基準信号検出部は、前記基準信号を検出している間は、予め定められた第１時間間隔ごとに前記基準信号を検出し、前記基準信号を検出しなかったことに応じて、前記第１時間間隔よりも長い第２時間間隔ごとに前記基準信号を検出してもよい。

本発明の第２の態様においては、第１の態様の前記発振装置と、入力する電圧に応じた周波数の発振信号を出力する電圧制御発振器と、前記電圧制御発振器の発振信号に基づく信号と、前記発振装置が出力する発振信号との位相を比較して、比較結果に応じた駆動信号を前記電圧制御発振器に出力するＰＬＬ制御装置とを備える、シンセサイザシステムを提供する。

本発明によれば、ＰＬＬ回路を有する発振装置において、外部基準信号と同期させる状態と自走モードで動作させる状態とを切り換えた場合に生じる発振周波数の変動を低減できるという効果を奏する。

本実施形態に係るシンセサイザシステム１０の構成例を示す。 比較対象の発振装置２０の構成例を示す。 本実施形態に係る発振装置１００の第１構成例を示す。 本実施形態に係る発振装置１００の第２構成例を示す。 第２構成例の発振装置１００の動作フローの一例を示す。 本実施形態に係る発振装置１００の第３構成例を示す。 比較対象の発振装置２０の発振周波数の変化の一例を示す。 第３構成例の発振装置１００の発振周波数の変化の一例を示す。 本実施形態に係る基準信号検出部２５０の検出周期に対する発振器２１０の発振周波数の変化の一例を示す。

［シンセサイザシステム１０の構成例］
図１は、本実施形態に係るシンセサイザシステム１０の構成例を示す。シンセサイザシステム１０は、予め定められた周波数帯域の発振信号を出力する。シンセサイザシステム１０は、例えば、数十ＭＨｚ程度から数十ＧＨｚ程度の範囲の発振信号を出力する。シンセサイザシステム１０は、一例として、４７０ＭＨｚ程度から７７０ＭＨｚ程度の範囲の発振信号を出力する。シンセサイザシステム１０は、発振装置１００と、電圧制御発振器１１０と、ＰＬＬ制御装置１２０と、出力調整部１３０と、制御部１４０とを備える。

発振装置１００は、外部から供給される基準信号に同期して、予め定められた周波数の発振信号を出力する。発振装置１００は、例えば、数ＭＨｚ程度から数十ＭＨｚ程度の周波数の発振信号を出力する。本実施形態において、発振装置１００は、略４０ＭＨｚの周波数の発振信号を出力する例を説明する。また、基準信号の周波数を略１０ＭＨｚとする。

電圧制御発振器１１０は、入力する電圧に応じた周波数の発振信号を出力する、発振周波数可変の発振器である。電圧制御発振器１１０は、例えば、数十ＭＨｚ程度から数十ＧＨｚ程度の範囲の周波数を有する発振信号を出力する。

ＰＬＬ制御装置１２０は、電圧制御発振器１１０の発振信号に基づく信号と、発振装置１００が出力する発振信号との位相を比較して、比較結果に応じた駆動信号を電圧制御発振器１１０に出力する。ＰＬＬ制御装置１２０は、例えば、電圧制御発振器１１０の発振信号を分周する分周器と、分周器の出力信号の位相と発振装置１００の発振信号の位相とを比較する位相比較器と、位相比較器の比較結果を平滑化するループフィルタとを有する。

ＰＬＬ制御装置１２０が有する分周器は、制御信号に応じて分周比が可変の分周器である。ＰＬＬ制御装置１２０は、分周器の分周比を異ならせることで、電圧制御発振器１１０の発振信号を異なる周波数に変更する駆動信号を出力する。ＰＬＬ制御装置１２０の具体的な構成は既知なので、詳細についての説明は省略する。

出力調整部１３０は、電圧制御発振器１１０が出力する発振信号の信号レベルを調整する。出力調整部１３０は、例えば、可変アッテネータ１３２、増幅器１３４、信号レベル検出回路１３６、フィルタ部１３８等を有する。

可変アッテネータ１３２は、入力信号の信号レベルを減衰させる。可変アッテネータ１３２は、例えば、制御信号に応じて減衰量が可変のアッテネータである。可変アッテネータ１３２は、増幅器１３４の前段および／または後段に設けられている。図１は、可変アッテネータ１３２が増幅器１３４の前段に設けられている例を示す。増幅器１３４は、入力する信号を増幅して出力する。増幅器１３４は、増幅率が固定の増幅器を有してよく、これに代えて、制御信号に応じて増幅率が可変の増幅器を有してもよい。

信号レベル検出回路１３６は、シンセサイザシステム１０の出力信号の信号レベルを検出する。信号レベル検出回路１３６は、例えば、増幅器１３４の出力信号の信号レベルを検出する。信号レベル検出回路１３６は、検出した信号レベルの情報を制御部１４０に供給する。

フィルタ部１３８は、電圧制御発振器１１０が出力する発振信号を通過させ、当該発振信号の周波数帯域とは異なる周波数の信号成分を低減させる。フィルタ部１３８は、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタのうち少なくとも１つを有する。

制御部１４０は、発振装置１００、ＰＬＬ制御装置１２０、および出力調整部１３０を制御する。制御部１４０は、例えば、基準信号の検出結果に応じた制御信号を発振装置１００に供給して、発振装置１００が出力する発振信号の周波数を安定化させる。また、制御部１４０は、出力すべき周波数に応じた制御信号をＰＬＬ制御装置１２０に供給して、電圧制御発振器１１０が出力する発振信号の周波数を設定する。

制御部１４０は、出力調整部１３０から受け取った信号レベルの情報に応じた制御信号を出力調整部１３０に供給して、出力調整部１３０が出力する出力信号を予め定められた信号レベルに調節してもよい。制御部１４０は、例えば、外部から受け取る指示信号に応じて、発振信号の周波数、信号レベル等を制御してもよい。また、制御部１４０は、ユーザ等からの出力周波数、信号レベル等の指示を受け付ける入力部等を更に有してもよい。

制御部１４０は、集積回路等で構成されていることが望ましい。例えば、制御部１４０は、ＦＰＧＡ（Field Programmable Gate Array）、ＤＳＰ（Digital Signal Processor）、および／またはＣＰＵ（Central Processing Unit）を含む。

制御部１４０の少なくとも一部をコンピュータ等で構成する場合、当該制御部１４０は、記憶部を含む。記憶部は、一例として、制御部１４０を実現するコンピュータ等のＢＩＯＳ（Basic Input Output System）等を格納するＲＯＭ（Read Only Memory）、および作業領域となるＲＡＭ（Random Access Memory）を含む。また、記憶部は、ＯＳ（Operating System）、アプリケーションプログラム、および／または当該アプリケーションプログラムの実行時に参照されるデータベースを含む種々の情報を格納してよい。即ち、記憶部は、ＨＤＤ（Hard Disk Drive）および／またはＳＳＤ（Solid State Drive）等の大容量記憶装置を含んでよい。

ＣＰＵ等のプロセッサは、記憶部に記憶されたプログラムを実行することによって制御部１４０として機能する。制御部１４０は、ＧＰＵ（Graphics Processing Unit）等を含んでもよい。

以上の本実施形態に係るシンセサイザシステム１０は、電圧制御発振器１１０が出力する予め定められた周波数帯域の発振信号の周波数および信号レベルを安定化させて出力する。シンセサイザシステム１０は、基準信号の供給が途絶えても、発振装置１００を制御することで、出力する発振信号の周波数および信号レベルの変動を低減させる。このような発振装置１００を説明するために、まずは比較対象の発振装置について説明する。

［比較対象の発振装置２０の構成例］
図２は、比較対象の発振装置２０の構成例を示す。発振装置２０は、外部から供給される基準信号に同期して、予め定められた周波数の発振信号を出力する。図２は、発振装置２０が略４０ＭＨｚの周波数の発振信号を出力する例を示す。発振装置２０は、発振器２１０と、ＰＬＬ回路２２０と、定電圧出力部２３０と、第１切換部２４０と、基準信号検出部２５０とを備える。なお、発振装置２０の動作は、制御部１４０によって制御される。

発振器２１０は、入力信号に対応する周波数の発振信号を出力する。発振器２１０は、０．１ｐｐｍ程度以下の周波数安定度を有することが望ましい。発振器２１０は、例えば、入力する電圧に応じて出力する発振信号の周波数を微調整可能なＯＣＸＯ（Oven Controlled Crystal Oscillator）等の水晶発振器である。

ＰＬＬ回路２２０は、発振器２１０の発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号を出力する。ＰＬＬ回路２２０は、例えば、発振器２１０の発振信号を分周する分周器と、分周器の出力信号の位相と基準信号の位相とを比較する位相比較器と、位相比較器の比較結果を平滑化するループフィルタとを有する。ＰＬＬ回路２２０は、ループフィルタの出力を第１信号として出力する。

ＰＬＬ回路２２０は、位相比較器の比較結果を電圧信号に変換し、変換した電圧信号をループフィルタに供給するチャージポンプ回路を更に有してもよい。また、ＰＬＬ回路２２０は、位相比較器による比較結果をロック検出信号として出力してもよい。ＰＬＬ回路２２０は、集積回路で構成されていてもよい。ＰＬＬ回路２２０の具体的な構成は既知なので、詳細についての説明は省略する。

定電圧出力部２３０は、予め定められた略一定の電圧を出力する。予め定められた略一定の電圧は、ＰＬＬ回路２２０が安定な動作をしている状態において出力する電圧と略一致する電圧である。定電圧出力部２３０は、例えば、略一定の電圧の値を記憶する記憶部と、記憶部に記憶された電圧値をアナログ信号に変換するＤＡ変換器とを有する。この場合、記憶部および記憶部からデータを読み出す構成等は、制御部１４０に設けられていてもよい。

第１切換部２４０は、制御信号に応じて、ＰＬＬ回路２２０および定電圧出力部２３０のいずれか一方を発振器２１０に接続する。第１切換部２４０は、例えば、２入力１出力のアナログスイッチである。なお、第１切換部２４０および発振器２１０の間には、ノイズ等を低減させるためのフィルタ等が設けられていてもよい。

基準信号検出部２５０は、基準信号を検出する。基準信号検出部２５０は、基準信号が入力しているか否かを検出する。基準信号検出部２５０は、例えば、時間とともに変化する信号の実効的な大きさを示す実効値ＲＭＳ（Root Mean Square）を検出する。基準信号検出部２５０は、基準信号の実効値が予め定められた実効値の範囲内であるか否かを検出してもよい。基準信号検出部２５０は、検出結果を制御部１４０に供給する。

制御部１４０は、基準信号検出部２５０による基準信号の検出結果に応じて、第１切換部を制御する。制御部１４０は、例えば、基準信号検出部２５０が基準信号を検出した検出結果に応じて、ＰＬＬ回路２２０を発振器２１０に接続する。制御部１４０は、また、基準信号の実効値が予め定められた実効値の範囲内である検出結果に応じて、ＰＬＬ回路２２０を発振器２１０に接続してもよい。これにより、発振器２１０は、ＰＬＬ回路２２０による位相制御によって発振周波数が安定化される。本実施形態において、ＰＬＬ回路２２０による位相制御によって発振器２１０を動作させている状態を位相制御モードと呼ぶ。

制御部１４０は、基準信号検出部２５０が基準信号を検出していない検出結果に応じて、定電圧出力部２３０を発振器２１０に接続する。制御部１４０は、また、基準信号の実効値が予め定められた実効値の範囲外である検出結果に応じて、定電圧出力部２３０を発振器２１０に接続してもよい。

例えば、基準信号を発生させる信号源が故障した場合、信号源と発振装置２０との接続配線の断線等、基準信号の入力に異常が発生している場合、制御部１４０は、略一定の電圧を発振器２１０に供給する。略一定の電圧は、安定動作をしているＰＬＬ回路２２０から出力される電圧と略一致するので、発振器２１０は、略一定の電圧に対応する発振周波数の発振信号を安定に出力する。なお、発振装置２０が基準信号を用いずに、略一定の電圧を発振器２１０に供給して動作している状態を自走モードと呼ぶ。

以上のように、発振装置２０は、基準信号が供給されなくなっても、予め定められた電気信号を発振器２１０に供給する自走モードに切り換えることで発振信号の出力を継続させることができる。また、制御部１４０は、基準信号の供給が復活した場合は、ＰＬＬ回路２２０を発振器２１０に接続してもよい。これにより、一時的に基準信号の供給が切断されても、発振装置２０は、発振器２１０からの発振信号の出力を継続して出力させることができる。

しかしながら、発振装置２０を構成する部品等は、環境変動、経時変化等により、特性が変化してしまうことがある。例えば、発振器２１０の入力電圧に対する出力周波数の応答特性が変化してしまうことがある。この場合、位相制御モードから自走モードへの切り換え、および／または、自走モードから位相制御モードへの切り換えにおいて、発振信号の周波数が変動してしまうことがあった。

そこで、本実施形態に係る発振装置１００は、ＰＬＬ回路２２０の出力電圧を監視し、監視した結果に基づく信号を用いることで、位相制御モードおよび自走モードの間を切り換えた場合に生じる発振周波数の変動を低減できるようにする。このような発振装置１００について次に説明する。

［発振装置１００の第１構成例］
図３は、本実施形態に係る発振装置１００の第１構成例を示す。第１構成例の発振装置１００において、図２に示された比較対象の発振装置２０の動作と略同一のものには同一の符号を付け、説明を省略する。第１構成例の発振装置１００は、発振器２１０と、ＰＬＬ回路２２０と、第１切換部２４０と、基準信号検出部２５０と、信号検出部３１０と、第２信号出力部３２０とを備える。なお、発振装置１００の動作は、制御部１４０によって制御される。

信号検出部３１０は、基準信号がＰＬＬ回路２２０に入力されている間にＰＬＬ回路２２０が出力する第１信号を検出する。信号検出部３１０は、例えば、第１切換部２４０から発振器２１０へと伝送される信号を分岐した信号が入力される。信号検出部３１０は、例えば、ＡＤ変換器を有し、第１信号の電圧をデジタル値に変換した結果を検出結果として出力する。信号検出部３１０は、アッテネータおよび／または増幅器を更に有し、第１信号の電圧レベルを調整してからデジタル値に変換してもよい。

信号検出部３１０は、例えば、第１信号の検出結果を制御部１４０に供給する。この場合、制御部１４０は、信号検出部３１０の検出結果を受けとり、受け取った検出結果を記憶部等に記憶する。そして、制御部１４０は、信号検出部３１０の検出結果に基づくデジタル信号を第２信号出力部に供給する。

第２信号出力部３２０は、第１信号の検出結果に基づく第２信号を出力する。第２信号出力部３２０は、例えば、制御部１４０から受け取る第１信号のデジタル信号に対応する第２信号を出力する。一例として、第２信号出力部３２０は、ＤＡ変換器を有し、デジタル信号をアナログ信号に変換した結果を第２信号として出力する。これに代えて、信号検出部３１０は、記憶部等に第１信号の検出結果を記憶し、第２信号出力部３２０は、制御部１４０を介さずに直接記憶部から検出結果を読み出してもよい。

第１切換部２４０は、ＰＬＬ回路２２０および第２信号出力部３２０のいずれか一方を発振器２１０に接続する。そして制御部１４０は、基準信号検出部２５０による基準信号の検出結果に応じて、第１切換部２４０を制御する。制御部１４０は、例えば、基準信号検出部２５０が基準信号を検出した検出結果に応じて、ＰＬＬ回路２２０を発振器２１０に接続する。この場合の制御部１４０の動作は、図２で説明した制御部１４０の動作と同様である。

制御部１４０は、基準信号検出部２５０が基準信号を検出していない検出結果に応じて、第２信号出力部３２０を発振器２１０に接続する。制御部１４０は、また、基準信号の実効値が予め定められた実効値の範囲外である検出結果に応じて、第２信号出力部３２０を発振器２１０に接続してもよい。

このように、基準信号を発生させる信号源が故障した場合、信号源と発振装置２０との接続配線の断線等、基準信号の入力に異常が発生している場合、制御部１４０は、第１信号の電圧に相当する第２信号を発振器２１０に供給する。第２信号の電圧は、安定動作をしているＰＬＬ回路２２０から出力される電圧の検出結果なので、発振器２１０は、ＰＬＬ回路２２０で制御されていた場合に出力していた発振信号と同様の周波数の発振信号を継続して出力できる。

ここで、発振装置２０を構成する部品等の特性が変化した場合、ＰＬＬ回路２２０から出力される第１信号が変化してしまうことがある。しかしながら、本実施形態に係る発振装置１００は、第１信号の検出結果に対応する第２信号を用いるので、第２信号の電圧値を第１信号の電圧値と略一致させた値にすることができる。したがって、位相制御モードから自走モードへの切り換えが生じても、切換時に発生する発振周波数の変動を低減できる。

以上のように、本実施形態に係る発振装置１００は、ＰＬＬ回路２２０が出力する第１信号の検出結果を用いることで、発振周波数の変動を低減させる。したがって、信号検出部３１０は、ＰＬＬ回路２２０による位相制御モードで動作をしている期間において、定期的に第１信号を検出し、検出結果を更新することが望ましい。また、信号検出部３１０の単位時間当たりの第１信号の検出タイミングは、多い方が好ましい。

なお、ＰＬＬ回路２２０が出力する第１信号が変動することもあり、また、第１信号の検出結果に誤差が含まれることもある。そこで、第２信号出力部３２０が出力する第２信号の電圧レベルは、基準信号がＰＬＬ回路２２０に入力されている間にＰＬＬ回路２２０が出力する第１信号の電圧値を平滑化した電圧レベルであることが望ましい。この場合、制御部１４０が第１信号の検出結果の移動平均を算出して第２信号出力部３２０に供給してもよく、これに代えて、第２信号出力部３２０が第１信号の検出結果を平均化してもよい。

以上の第１構成例の発振装置１００は、基準信号が入力していない場合、第２信号出力部３２０が出力する第２信号で発振器２１０を駆動する。この場合、ＰＬＬ回路２２０には基準信号が入力していないので、例えば、ＰＬＬ回路２２０は略０Ｖの第１信号を出力する。そして、基準信号が復活してＰＬＬ回路２２０に入力すると、ＰＬＬ回路２２０は、復活した基準信号と発振器２１０の発振信号を分周した信号との位相比較結果を出力することになる。

この場合、過渡的には、ＰＬＬ回路２２０が出力する第１信号の電圧値は、発振器２１０を駆動している第２信号の電圧値とは異なる場合がある。したがって、基準信号が入力した検出結果に応じて、制御部１４０が直ちにＰＬＬ回路２２０と発振器２１０とを接続すると、発振器２１０の発振信号の周波数が変動してしまうことがある。

そこで、制御部１４０は、基準信号検出部２５０から基準信号の入力を検出した検出結果を受け取った場合、予め定められた時間が経過してから、ＰＬＬ回路２２０と発振器２１０とを接続してもよい。また、制御部１４０は、第２信号の電圧値を調整してからＰＬＬ回路２２０と発振器２１０とを接続してもよい。制御部１４０が第２信号の電圧値を調整する構成について、次に説明する。

［発振装置１００の第２構成例］
図４は、本実施形態に係る発振装置１００の第２構成例を示す。第２構成例の発振装置１００において、図３に示された第１構成例の発振装置１００の動作と略同一のものには同一の符号を付け、説明を省略する。第２構成例の発振装置１００は、第２切換部３３０を更に備える。

第２切換部３３０は、ＰＬＬ回路２２０および第２信号出力部３２０のいずれか一方を信号検出部３１０に接続する。第２切換部３３０は、例えば、第１切換部２４０と同様に、２入力１出力のアナログスイッチである。第２切換部３３０の一方の入力端子には、例えば、ＰＬＬ回路２２０が出力する第１信号を分岐した信号が入力する。ＰＬＬ回路２２０および第２切換部３３０の間には、アッテネータおよび増幅回路等の信号レベルを調節する回路が設けられていてもよい。また、ＰＬＬ回路２２０および第１切換部２４０の間に、信号レベルを調節する回路が設けられていてもよい。

第２切換部３３０の他方の入力端子には、例えば、第２信号出力部３２０が出力する第２信号を分岐した信号が入力する。第２信号出力部３２０および第２切換部３３０の間には、アッテネータおよび増幅回路等の信号レベルを調節する回路が設けられていてもよい。また、第２信号出力部３２０および第１切換部２４０の間に、信号レベルを調節する回路が設けられていてもよい。なお、第２切換部３３０および信号検出部３１０の間には、ノイズを低減させるためのフィルタ等が設けられていてもよい。

制御部１４０は、第２切換部３３０を制御して、基準信号検出部２５０が基準信号を検出した検出結果に応じて、ＰＬＬ回路２２０を信号検出部３１０に接続する。これにより、信号検出部３１０は、基準信号がＰＬＬ回路２２０に入力している間、ＰＬＬ回路２２０が出力する第１信号を検出することができる。

また、制御部１４０は、基準信号検出部２５０が基準信号を検出していない検出結果に応じて、第２信号出力部３２０を信号検出部３１０に接続する。これにより、信号検出部３１０は、基準信号がＰＬＬ回路２２０に入力していない間、第２信号出力部３２０が出力する第２信号を検出することができる。

以上の第２構成例の発振装置１００は、例えば、信号検出部３１０が第１信号および第２信号を検出して比較できるように、第２切換部３３０が設けられている。これにより、発振装置１００は、第１切換部２４０の切り換え動作を実行する前に、第１信号および第２信号を検出して比較結果を確認することができる。

例えば、制御部１４０は、第１切換部２４０を制御してＰＬＬ回路２２０を発振器２１０に接続している期間に、第２切換部３３０を制御して、ＰＬＬ回路２２０および信号検出部３１０の接続と、第２信号出力部３２０および信号検出部３１０の接続とを、予め定められた時間が経過する毎に切り換える。このように、発振器２１０の発振周波数を位相制御モードで安定化させている期間に、ＰＬＬ回路２２０が出力している第１信号と、第１信号の検出結果に基づく第２信号とを定期的にモニタして比較する。これにより、制御部１４０は、第１信号に対応した第２信号が出力しているか否かを確認できる。

例えば、予め定められた時間が経過しても、第１信号および第２信号の検出結果が略一致する電圧レベルにならない場合、制御部１４０は、異常が発生していると判断できる。この場合、制御部１４０は、一例として、ユーザ等に異常の発生を通知する。また、制御部１４０は、第１信号および第２信号の検出結果が略一致する電圧となっている場合、正常動作していることを表示部等に表示させてもよい。

また、制御部１４０は、第２信号出力部３２０を信号検出部３１０に接続している間に基準信号検出部２５０が基準信号を検出したことを条件に、まず、第２切換部３３０を制御して、ＰＬＬ回路２２０を信号検出部３１０に接続する。この場合、ＰＬＬ回路２２０は、入力した基準信号と自走モードで動作している発振器２１０の発振信号を分周した信号との位相比較結果を出力する。信号検出部３１０は、ＰＬＬ回路２２０が出力する第１信号を検出する。

そして、制御部１４０は、ＰＬＬ回路２２０が出力する第１信号の電圧レベルと、第２信号出力部３２０が出力していた第２信号の電圧レベルとを比較する。制御部１４０は、第１信号と更新前の第２信号とを比較することにより、第１信号と第２信号とが異なっているか否かを確認できる。

ここで、例えば、第１信号の電圧レベルと第２信号の電圧レベルの差分が予め定められた閾値以下の場合、制御部１４０は、第１切換部２４０を制御して、ＰＬＬ回路２２０と発振器２１０とを接続する。第１信号および第２信号が略同一の電圧レベルなので、自走モードから位相制御モードに切り換えても、発振器２１０の発振周波数の変化を低減させることができる。

また、第１信号の電圧レベルと第２信号の電圧レベルとの差分が予め定められた閾値を超えた場合、制御部１４０は、第２信号の電圧レベルを第１信号の電圧レベルに近づけるように変更するデジタル信号を第２信号出力部に供給する。これに代えて、制御部１４０は第１信号の検出結果に基づき、第２信号を更新する。これにより、ＰＬＬ回路２２０は、入力した基準信号と自走モードで動作している発振器２１０の発振信号との位相を速やかに同期させることができる。

制御部１４０は、第２信号の電圧レベルを変更してから、第１切換部２４０を制御して、ＰＬＬ回路２２０を発振器２１０に接続する。以上のように、第２構成例の発振装置１００は、自走モードから位相制御モードに切り換えても、発振器２１０の発振周波数の変化を低減させることができる。このような第２構成例の発振装置１００の動作フローについて次に説明する。

［発振装置１００の動作フローの一例］
図５は、第２構成例の発振装置１００の動作フローの一例を示す。まず、制御部１４０は初期設定を行う（Ｓ１０１０）。制御部１４０は、例えば、記憶部に記憶されている初期値を第２信号出力部３２０に供給する。第２信号出力部３２０は、初期値に応じた第２信号を出力する。ここで、初期値は、過去に信号検出部３１０が第１信号を検出した検出結果でよく、これに代えて、予め設計または算出された値等でもよい。

次に、制御部１４０は、基準信号検出部２５０による基準信号の検出結果を確認する（Ｓ１０２０）。制御部１４０は、基準信号が検出されていない場合（Ｓ１０２０：Ｎｏ）、第１切換部２４０を制御して、第２信号出力部３２０を発振器２１０に接続する（Ｓ１０３０）。これにより、発振器２１０は自走モードで動作する。なお、第２信号出力部３２０および発振器２１０が既に接続されている場合、制御部１４０は、第１切換部２４０の接続を維持させる。

ここで、制御部１４０は、第２切換部３３０を制御して、第２信号出力部３２０を信号検出部３１０に接続し、第２信号をモニタしてもよい。制御部１４０は、基準信号が検出されるまで、Ｓ１０２０およびＳ１０３０を繰り返し、自走モードの動作を継続させる。

制御部１４０は、基準信号が検出された場合（Ｓ１０２０：Ｙｅｓ）、第２切換部３３０を制御して、ＰＬＬ回路２２０を信号検出部３１０に接続し（Ｓ１０４０）、第１信号をモニタする。制御部１４０は、信号検出部３１０の検出結果の移動平均を算出してもよい。

そして、制御部１４０は、第１信号と更新前の第２信号とを比較する（Ｓ１０５０）。第１信号と第２信号とが略一致していない場合（Ｓ１０５０：Ｎｏ）、制御部１４０は、第２信号の値を調整する（Ｓ１０６０）。制御部１４０は、第１信号と第２信号とが略一致するまで、第１信号のモニタから第２信号の調整までの動作を繰り返す。

第１信号と第２信号とが略一致した場合（Ｓ１０５０：Ｙｅｓ）、制御部１４０は、第１切換部２４０を制御して、ＰＬＬ回路２２０を発振器２１０に接続する（Ｓ１０７０）。これにより、発振器２１０の動作は自走モードから位相制御モードに切り換わる。

そして、制御部１４０は、第２切換部３３０を制御して、ＰＬＬ回路２２０を信号検出部３１０に接続し、第１信号をモニタする。制御部１４０は、信号検出部３１０の検出結果の移動平均を算出してもよい。そして、制御部１４０は、信号検出部３１０の検出結果を更新してもよい。

次に、制御部１４０は、第２切換部３３０を制御して、ＰＬＬ回路２２０および信号検出部３１０の接続と、第２信号出力部３２０および信号検出部３１０の接続とを、予め定められた時間が経過する毎に切り換える。制御部１４０は、第１信号および第２信号を定期的にモニタして比較する（Ｓ１０８０）。

次に、制御部１４０は、基準信号検出部２５０による基準信号の検出結果を確認する（Ｓ１０９０）。制御部１４０は、基準信号が検出されている場合（Ｓ１０９０：Ｙｅｓ）、Ｓ１０８０およびＳ１０９０の動作を繰り返し、位相制御モードを継続させる。

制御部１４０は、基準信号が検出されなかった場合（Ｓ１０９０：Ｎｏ）、第１切換部２４０を制御して、第２信号出力部３２０を発振器２１０に接続し、自走モードに切り換える（Ｓ１１００）。制御部１４０は、Ｓ１０２０に戻り、基準信号の検出結果を確認する。

制御部１４０は、例えば、動作の停止が入力された場合、異常を検出した場合等に動作を停止するまで、以上の動作フローを繰り返す。このように、本実施形態に係る発振装置１００は、基準信号が入力している状態から基準信号の入力がなくなった状態に変化した場合、および、基準信号が入力していない状態から基準信号が入力した状態に変化した場合であっても、第１信号および第２信号をモニタすることで発振器２１０の発振周波数の変動を低減させることができる。

例えば、図２に示す発振装置２０が数百ＭＨｚの発振信号を出力している場合、位相制御モードおよび自走モードの間の切り換えによって１０００Ｈｚ程度以上の周波数変動が観測されることがある。これに対し、図３に示す本実施形態に係る発振装置１００の場合、略同一の条件において、周波数変動を４００Ｈｚ程度以下に低減できるシミュレーション結果が得られた。

以上の本実施形態に係る発振装置１００は、基準信号の検出結果に応じて、第１信号および第２信号の電圧レベルを信号検出部３１０が検出する例を説明した。この場合、発振装置１００は、例えば、ＰＬＬ回路２２０を終端させてから第１信号を検出してもよい。また、発振装置１００は、第２信号出力部３２０を終端させてから第２信号を検出してもよい。このような発振装置１００について、次に説明する。

［発振装置１００の第３構成例］
図６は、本実施形態に係る発振装置１００の第３構成例を示す。第３構成例の発振装置１００において、図３および図４に示された第１構成例および第２構成例の発振装置１００の動作と略同一のものには同一の符号を付け、説明を省略する。第３構成例の発振装置１００は、第１終端回路４１０、第２終端回路４２０、第３切換部４３０、および第４切換部４４０を更に備える。

第１終端回路４１０は、第２信号出力部３２０を終端させるための回路である。第１終端回路４１０は、例えば、発振器２１０の入力インピーダンスと略等しいインピーダンスを有する。また、第１終端回路４１０は、第２信号出力部３２０が発振器２１０を動作させる接続状態において、第２信号出力部３２０の出力端子に負荷として加わるインピーダンスと略等しいインピーダンスを有することがより望ましい。

第３切換部４３０は、第２信号出力部３２０および第１切換部２４０の間に設けられ、第２信号出力部３２０を第１切換部２４０および第１終端回路４１０のいずれか一方に接続する。第３切換部４３０は、例えば、１入力２出力のアナログスイッチである。第３切換部４３０の入力端子には、例えば、第２信号出力部３２０が出力する第２信号を分岐した信号が入力する。第２信号出力部３２０および第３切換部４３０の間には、アッテネータおよび増幅回路等の信号レベルを調節する回路等が設けられていてもよい。

制御部１４０は、第２信号出力部３２０が出力する第２信号をモニタする場合、第３切換部４３０を制御して、第２信号出力部３２０の出力を第１終端回路４１０に接続して終端させる。例えば、制御部１４０は、第１切換部２４０を制御してＰＬＬ回路２２０を発振器２１０に接続した場合、第３切換部４３０を制御して第２信号出力部３２０を第１終端回路４１０に接続する。

これにより、第２信号出力部３２０の出力端子には、発振器２１０を自走モードで動作させる負荷と同様の負荷で終端されることになる。そして、ＰＬＬ回路２２０によって発振器２１０が位相制御モードで動作している間に、適切なインピーダンスで終端した第２信号出力部３２０の出力をモニタできる。

したがって、信号検出部３１０は、第２信号出力部３２０が出力する第２信号を、実際の発振器２１０の駆動動作時に近い値として正確に検出することができる。これにより、制御部１４０は、例えば、第２信号をより適切な値に調節することができる。例えば、第２信号を第１信号と一致させるように調節してから自走モードから位相制御モードに切り換えることができるので、位相制御モードに切り換えた場合に発生する周波数の変動をより低減させることができる。

なお、発振器２１０を位相制御モードで動作させつつ、第２信号出力部３２０の出力をモニタしている場合に、基準信号検出部２５０が基準信号の入力がなくなったことを検出すると、制御部１４０は、発振器２１０を自走モードに切り換える。この場合、制御部１４０は、第３切換部４３０を制御して第２信号出力部３２０を第１切換部２４０に接続してから、第１切換部２４０を制御して第２信号出力部３２０を発振器２１０に接続する。これにより、第２信号出力部３２０が出力する第２信号を速やかに発振器２１０に供給することができる。

第２終端回路４２０は、ＰＬＬ回路２２０を終端させるための回路である。第２終端回路４２０は、例えば、発振器２１０の入力インピーダンスと略等しいインピーダンスを有する。また、第２終端回路４２０は、ＰＬＬ回路２２０が発振器２１０を動作させる接続状態において、ＰＬＬ回路２２０の出力端子に負荷として加わるインピーダンスと略等しいインピーダンスを有することがより望ましい。

第４切換部４４０は、ＰＬＬ回路２２０および第１切換部２４０の間に設けられ、ＰＬＬ回路２２０を第１切換部２４０および第２終端回路４２０のいずれか一方に接続する。第４切換部４４０は、例えば、１入力２出力のアナログスイッチである。第４切換部４４０の入力端子には、例えば、ＰＬＬ回路２２０が出力する第１信号を分岐した信号が入力する。ＰＬＬ回路２２０および第４切換部４４０の間には、アッテネータおよび増幅回路等の信号レベルを調節する回路等が設けられていてもよい。

制御部１４０は、ＰＬＬ回路２２０が出力する第１信号をモニタする場合、第４切換部４４０を制御して、ＰＬＬ回路２２０の出力を第２終端回路４２０に接続して終端させる。例えば、制御部１４０は、第１切換部２４０を制御して第２信号出力部３２０を発振器２１０に接続した場合、第４切換部４４０を制御してＰＬＬ回路２２０を第２終端回路４２０に接続する。

これにより、ＰＬＬ回路２２０の出力端子には、発振器２１０を位相制御モードで動作させる負荷と同様の負荷で終端されることになる。そして、第２信号出力部３２０によって発振器２１０を自走モードで動作している間に、適切なインピーダンスで終端したＰＬＬ回路２２０の出力をモニタできる。

したがって、信号検出部３１０は、ＰＬＬ回路２２０が出力する第１信号を、実際の発振器２１０の駆動動作時に近い値として正確に検出することができる。これにより、制御部１４０は、例えば、第１信号がより適切な値となってから自走モードから位相制御モードに切り換えることができるので、位相制御モードに切り換えた場合に発生する周波数の変動をより低減させることができる。

なお、発振器２１０を自走モードで動作させている場合に、基準信号検出部２５０が基準信号の入力を検出し、ＰＬＬ回路２２０が出力する第１信号が第２信号と略一致する値になると、制御部１４０は、発振器２１０の動作を位相制御モードに切り換える。この場合、制御部１４０は、第４切換部４４０を制御してＰＬＬ回路２２０を第１切換部２４０に接続してから、第１切換部２４０を制御してＰＬＬ回路２２０を発振器２１０に接続する。これにより、ＰＬＬ回路２２０が出力する第１信号を速やかに発振器２１０に供給することができる。

［発振周波数の変化の例］
図７は、比較対象の発振装置２０の発振周波数の変化の一例を示す。図７Ａは、基準信号の信号レベルが低下して位相制御モードから自走モードに切り換えた場合の発振器２１０の発振周波数を示す。図７Ｂは、基準信号が入力して自走モードから位相制御モードに切り換えた場合の発振器２１０の発振周波数を示す。

図７の横軸は時間を示し、縦軸は発振器２１０の発振周波数を示す。なお、縦軸の発振周波数は、位相制御モードで発振器２１０を動作させた場合の発振周波数を０Ｈｚとしている。ここで、発振器２１０の発振周波数は、数百ＭＨｚ程度である。

図７Ａは、略０秒程度の時刻において、基準信号の信号レベルが低下してしまった例を示す。位相制御モードから自走モードへ切り換えた場合、発振器２１０の発振周波数が１５０Ｈｚを超えて変動してしまうことが観測された。また、図７Ｂは、略０秒程度の時刻において、基準信号が入力した例を示す。自走モードから位相制御モードへ切り換えた場合、発振器２１０の発振周波数が１０００Ｈｚを超えて変動してしまうことが観測された。

図８は、第３構成例の発振装置１００の発振周波数の変化の一例を示す。図８Ａは、基準信号の信号レベルが低下して位相制御モードから自走モードに切り換えた場合の発振器２１０の発振周波数を示す。図８Ｂは、基準信号が入力して自走モードから位相制御モードに切り換えた場合の発振器２１０の発振周波数を示す。

図８の横軸は時間を示し、縦軸は発振器２１０の発振周波数を示す。なお、縦軸の発振周波数は、位相制御モードで発振器２１０を動作させた場合の発振周波数を０Ｈｚとしている。ここで、発振器２１０の発振周波数は、数百ＭＨｚ程度である。

図８Ａは、略０秒程度の時刻において、基準信号の信号レベルが低下してしまった例を示す。位相制御モードから自走モードへ切り換えた場合、発振器２１０の発振周波数の変動を１０Ｈｚ程度以下に低減できたことがわかる。また、図８Ｂは、略０秒程度の時刻において、基準信号が入力した例を示す。自走モードから位相制御モードへ切り換えた場合、発振器２１０の発振周波数の変動を４００Ｈｚ程度以下に低減できたことがわかる。

以上の本実施形態に係る発振装置１００は、基準信号検出部２５０が基準信号の実効値を検出する例を説明したが、これに限定されることはない。実効値の検出回路は、基準信号の検出回路として既知であるが、ノイズ除去の効果を有するので反応が鈍く、検出速度が比較的遅いことが知られている。

［ピークレベル検出回路］
そこで、基準信号検出部２５０は、基準信号のピークレベルを検出する回路を有してもよい。基準信号検出部２５０は、例えば、ＡＤ変換器を有し、入力する信号の電圧レベルのピーク値を検出し、検出したピーク値と予め定められた閾値とを比較することにより基準信号を検出する。基準信号検出部２５０は、電圧レベルの許容できる最大値を設定するハイレベル閾値と、電圧レベルの許容できる最小値を設定するローレベル閾値とを用いて、予め定められた電圧レベル範囲の基準信号を検出してもよい。

このようなピークレベル検出回路は、実効値の検出回路と比較して、基準信号の電圧レベルの低減をより高速に検出することができる。したがって、ピークレベル検出回路を有する基準信号検出部２５０を用いることにより、発振装置１００は、位相制御モードから自走モードへと速やかに切り換えることができる。

図９は、本実施形態に係る基準信号検出部２５０の検出周期に対する発振器２１０の発振周波数の変化の一例を示す。図９の横軸は時間を示し、縦軸は発振器２１０の発振周波数を示す。なお、縦軸の発振周波数は、位相制御モードで発振器２１０を動作させた場合の発振周波数を０Ｈｚとしている。また、図９は、略０秒程度の時刻において、基準信号の信号レベルが低下してしまった例を示す。

基準信号検出部２５０が基準信号の実効値を検出する回路を有する場合、検出周期は、一例として、１０ｍｓｅｃ程度である。この場合、基準信号の信号レベルが急激に低下した場合、位相制御モードから自走モードへの切り換えタイミングが遅れてしまい、発振器２１０の発振周波数の変動が大きくなってしまうことがある。図９の例の場合、４００Ｈｚ程度の変動が観測された。

基準信号検出部２５０が基準信号のピークレベルを検出する回路を有する場合、検出周期は、１０ｍｓｅｃよりも速くすることができ、一例として、５０μｓｅｃ程度である。この場合、基準信号の信号レベルが急激に低下しても、位相制御モードから自走モードへと速やかに切り換えることができ、発振器２１０の発振周波数の変動を低減できる。図９の例の場合、２５０Ｈｚ程度の変動に低減できることがわかる。

なお、基準信号検出部２５０がピークレベルを検出する回路を有する場合、感度が高くなるので、ノイズの影響等を受けやすくなることがある。この場合、基準信号検出部２５０は、例えば、予め電圧レベルの変動のパターンを計測して記憶しておき、記憶した信号パターンと計測結果とを比較することで、ノイズの重畳を判別する。また、基準信号検出部２５０は、移動平均を算出してノイズを低減させてもよい。

以上の本実施形態に係る発振装置１００は、基準信号の入力の有無に応じて、位相制御モードおよび自走モードを適切に切り換える例を説明した。ここで例えば、基準信号の入力がなくなって位相制御モードから自走モードに切り換える場合、第１信号は０Ｖへと変化して発振器２１０の発振周波数が速やかに変動してしまうので、なるべく速く自走モードに切り換えることが望ましい。

これに対し、例えば、基準信号の入力が復活して自走モードから位相制御モードに切り換える場合、第２信号は変化しないので、第１信号と第２信号が略一致してから位相制御モードへ切り換えることが望ましい。制御部１４０は、このように切り換えタイミングを制御してもよく、これに代えて、基準信号検出部２５０が基準信号の検出周期を切り換えてもよい。

例えば、基準信号検出部２５０は、基準信号を検出している間は、予め定められた第１時間間隔ごとに基準信号を検出する。なお、基準信号検出部２５０は、基準信号の電圧レベルがハイレベル閾値を超えた場合も、第１時間間隔ごとに基準信号を検出することが望ましい。第１時間は、例えば、１ｍｓｅｃ程度未満であることが望ましく、一例として、５０μｓｅｃである。

また、基準信号検出部２５０は、基準信号を検出しなかったことに応じて、第１時間間隔よりも長い第２時間間隔ごとに基準信号を検出する。第１時間は、例えば、１ｍｓｅｃ程度以上であることが望ましく、一例として、１０ｍｓｅｃである。このように、基準信号検出部２５０は、基準信号が低下した場合は検出周期を長くするので、発振装置１００の消費電力を低減させることができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の全部又は一部は、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を併せ持つ。

１０ シンセサイザシステム
２０ 発振装置
１００ 発振装置
１１０ 電圧制御発振器
１２０ ＰＬＬ制御装置
１３０ 出力調整部
１３２ 可変アッテネータ
１３４ 増幅器
１３６ 信号レベル検出回路
１３８ フィルタ部
１４０ 制御部
２１０ 発振器
２２０ ＰＬＬ回路
２３０ 定電圧出力部
２４０ 第１切換部
２５０ 基準信号検出部
３１０ 信号検出部
３２０ 第２信号出力部
３３０ 第２切換部
４１０ 第１終端回路
４２０ 第２終端回路
４３０ 第３切換部
４４０ 第４切換部

Claims (13)

1. 入力信号に対応する周波数の発振信号を出力する発振器と、
   前記発振器の発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号を出力するＰＬＬ回路と、
   前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号を検出する信号検出部と、
   前記第１信号の検出結果に基づく第２信号を出力する第２信号出力部と、
   前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、
   前記基準信号を検出する基準信号検出部と、
   前記基準信号の検出結果に応じて、前記第１切換部を制御する制御部と、
   前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記信号検出部に接続する第２切換部と
   を備え、
   前記制御部は、前記信号検出部の検出結果を受けとり、前記信号検出部の検出結果に基づくデジタル信号を前記第２信号出力部に供給し、
   前記第２信号出力部は、前記制御部から受け取るデジタル信号に対応する前記第２信号を出力する、
   発振装置。
2. 前記制御部は、前記基準信号検出部が前記基準信号を検出した検出結果に応じて、前記ＰＬＬ回路を前記発振器に接続し、前記基準信号検出部が前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記発振器に接続する、請求項１に記載の発振装置。
3. 前記第２信号出力部が出力する前記第２信号の電圧レベルは、前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号の電圧値を平滑化した電圧レベルである、請求項１または２に記載の発振装置。
4. 前記制御部は、前記第２切換部を制御して、前記基準信号検出部が前記基準信号を検出した検出結果に応じて、前記ＰＬＬ回路を前記信号検出部に接続し、前記基準信号検出部が前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記信号検出部に接続する、請求項１から３のいずれか一項に記載の発振装置。
5. 前記制御部は、前記第１切換部を制御して前記ＰＬＬ回路を前記発振器に接続している期間に、前記第２切換部を制御して、前記ＰＬＬ回路および前記信号検出部の接続と、前記第２信号出力部および前記信号検出部の接続とを、予め定められた時間が経過する毎に切り換える、請求項１から３のいずれか一項に記載の発振装置。
6. 前記制御部は、前記第２信号出力部を前記信号検出部に接続している間に前記基準信号検出部が前記基準信号を検出したことを条件に、
   前記第２切換部を制御して、前記ＰＬＬ回路を前記信号検出部に接続し、
   前記ＰＬＬ回路が出力する前記第１信号の電圧レベルと、前記第２信号出力部が出力していた前記第２信号の電圧レベルとを比較し、
   前記第１信号の電圧レベルと前記第２信号の電圧レベルとの差分が予め定められた閾値を超えた場合、前記第２信号の電圧レベルを前記第１信号の電圧レベルに近づけるように変更する前記デジタル信号を前記第２信号出力部に供給し、
   前記第２信号の電圧レベルを変更してから、前記第１切換部を制御して、前記ＰＬＬ回路を前記発振器に接続する、
   請求項１から５のいずれか一項に記載の発振装置。
7. 入力信号に対応する周波数の発振信号を出力する発振器と、
   前記発振器の発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号を出力するＰＬＬ回路と、
   前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号を検出する信号検出部と、
   前記第１信号の検出結果に基づく第２信号を出力する第２信号出力部と、
   前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、
   前記基準信号を検出する基準信号検出部と、
   前記基準信号の検出結果に応じて、前記第１切換部を制御する制御部と、
   前記第２信号出力部および前記第１切換部の間に設けられ、前記第２信号出力部を前記第１切換部および第１終端回路のいずれか一方に接続する第３切換部と
   を備え、
   前記制御部は、前記第１切換部を制御して前記ＰＬＬ回路を前記発振器に接続した場合、前記第３切換部を制御して前記第２信号出力部を前記第１終端回路に接続する、
   発振装置。
8. 入力信号に対応する周波数の発振信号を出力する発振器と、
   前記発振器の発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号を出力するＰＬＬ回路と、
   前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号を検出する信号検出部と、
   前記第１信号の検出結果に基づく第２信号を出力する第２信号出力部と、
   前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、
   前記基準信号を検出する基準信号検出部と、
   前記基準信号の検出結果に応じて、前記第１切換部を制御する制御部と、
   前記ＰＬＬ回路および前記第１切換部の間に設けられ、前記ＰＬＬ回路を前記第１切換部および第２終端回路のいずれか一方に接続する第４切換部と
   を備え、
   前記制御部は、前記第１切換部を制御して前記第２信号出力部を前記発振器に接続した場合、前記第４切換部を制御して前記ＰＬＬ回路を前記第２終端回路に接続する、
   発振装置。
9. 入力信号に対応する周波数の発振信号を出力する発振器と、
   前記発振器の発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号を出力するＰＬＬ回路と、
   前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号を検出する信号検出部と、
   前記第１信号の検出結果に基づく第２信号を出力する第２信号出力部と、
   前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、
   前記基準信号を検出する基準信号検出部と、
   前記基準信号の検出結果に応じて、前記第１切換部を制御する制御部と
   を備え、
   前記基準信号検出部は、
   入力する信号の電圧レベルのピーク値を検出し、検出したピーク値と予め定められた閾値とを比較することにより前記基準信号を検出し、
   前記基準信号を検出している間は、予め定められた第１時間間隔ごとに前記基準信号を検出し、
   前記基準信号を検出しなかったことに応じて、前記第１時間間隔よりも長い第２時間間隔ごとに前記基準信号を検出する、
   発振装置。
10. 前記制御部は、前記基準信号検出部が前記基準信号を検出した検出結果に応じて、前記ＰＬＬ回路を前記発振器に接続し、前記基準信号検出部が前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記発振器に接続する、請求項７から９のいずれか一項に記載の発振装置。
11. 前記第２信号出力部が出力する前記第２信号の電圧レベルは、前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号の電圧値を平滑化した電圧レベルである、請求項７から１０のいずれか一項に記載の発振装置。
12. 前記制御部は、前記信号検出部の検出結果を受けとり、前記信号検出部の検出結果に基づくデジタル信号を前記第２信号出力部に供給し、
    前記第２信号出力部は、前記制御部から受け取るデジタル信号に対応する前記第２信号を出力する、
    請求項７から１１のいずれか一項に記載の発振装置。
13. 請求項１から１２のいずれか一項に記載の前記発振装置と、
    入力する電圧に応じた周波数の発振信号を出力する電圧制御発振器と、
    前記電圧制御発振器の発振信号に基づく信号と、前記発振装置が出力する発振信号との位相を比較して、比較結果に応じた駆動信号を前記電圧制御発振器に出力するＰＬＬ制御装置と
    を備える、シンセサイザシステム。
    

Images