JPS58139227A - クロツク供給回路の切替方式 - Google Patents
クロツク供給回路の切替方式Info
- Publication number
- JPS58139227A JPS58139227A JP57021668A JP2166882A JPS58139227A JP S58139227 A JPS58139227 A JP S58139227A JP 57021668 A JP57021668 A JP 57021668A JP 2166882 A JP2166882 A JP 2166882A JP S58139227 A JPS58139227 A JP S58139227A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- oscillator
- switching
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(A)発明の技術分野
本発明は、2系統の中央制御装置に対して2系統のクロ
ック源からクロックを供給する際における、クロック供
給回路の切替方式に関するものである。
ック源からクロックを供給する際における、クロック供
給回路の切替方式に関するものである。
CB)従来技術と問題点
一般に2系統の中央制御装置からなるシステムにおいて
、2系統のりUツク源からクロックを供給する場合、各
中央制御装置に供給されるクロックの停止はζ各中央制
御装置における論理の流れを監視する緊急制御回路の起
動を引き起こすことを利用して、緊急制御回路の起動に
よって正常系のクロック源に切〕替えるようにしている
。そして従来は、2系統からなるり・ロック源にそれぞ
れクロック使用中を表示するクロックセルフフリップフ
ロップを具え、緊急制御回路の起動によってクロックセ
ルフフリップフロップを設定してクロック源を切り替え
る方法が用いられていた。
、2系統のりUツク源からクロックを供給する場合、各
中央制御装置に供給されるクロックの停止はζ各中央制
御装置における論理の流れを監視する緊急制御回路の起
動を引き起こすことを利用して、緊急制御回路の起動に
よって正常系のクロック源に切〕替えるようにしている
。そして従来は、2系統からなるり・ロック源にそれぞ
れクロック使用中を表示するクロックセルフフリップフ
ロップを具え、緊急制御回路の起動によってクロックセ
ルフフリップフロップを設定してクロック源を切り替え
る方法が用いられていた。
第1′図は従来のクロック供給回路の切替方式を示すも
のである。同図においてlは0系のクロック供給回路を
示し、ccoao系の中央制御装置、CLK 8LFO
ハO系のクロックセルフフリップフロップ、G1.(d
!はゲートである。2は1系のクロック供給回路を示し
、CC1はl系の中央制御装置、CLK 8LF1 社
1 系のクロックセルフフリップフロップ、G3 、
G4線ゲートである。また08C0,08C1はそれぞ
れ0系、l系のクロック源である。
のである。同図においてlは0系のクロック供給回路を
示し、ccoao系の中央制御装置、CLK 8LFO
ハO系のクロックセルフフリップフロップ、G1.(d
!はゲートである。2は1系のクロック供給回路を示し
、CC1はl系の中央制御装置、CLK 8LF1 社
1 系のクロックセルフフリップフロップ、G3 、
G4線ゲートである。また08C0,08C1はそれぞ
れ0系、l系のクロック源である。
第x図において、クロックセルフフリップフロ゛ツブC
LK 8LFO,CLK 5LF1は、0系が正常系の
とき線ともに@0”に、′l系が正常系のときはともに
@l”にセットされる。これによって0系が正常系のと
きはO系のクロック源oscoのクロックがゲー)G1
.(tlを経てそれぞれ中央制御装置CCO、CCIに
供給され、l系が正常系のときは1系のクロック源08
C1のクロックがゲー)G2.G4を経てそれぞれ中央
制御装置cco 、 CCIに供給される。
LK 8LFO,CLK 5LF1は、0系が正常系の
とき線ともに@0”に、′l系が正常系のときはともに
@l”にセットされる。これによって0系が正常系のと
きはO系のクロック源oscoのクロックがゲー)G1
.(tlを経てそれぞれ中央制御装置CCO、CCIに
供給され、l系が正常系のときは1系のクロック源08
C1のクロックがゲー)G2.G4を経てそれぞれ中央
制御装置cco 、 CCIに供給される。
このように竺来のクロック供給回路においては、クロツ
クセルフフリツブフロツ7’ CLK aLFO、CL
K8LF1の設定によってクロック源の切シ替えを行う
ことができる。しかしながら従来のクロック供給回路の
場合、両クロック源08CO、08C1は一般に位相的
に一致せず、従つ゛てクロック源を切9替えた場合、中
央制御装置社論理動作を続行することができず、結局、
障害発生時と同様の処理が必要であった。
クセルフフリツブフロツ7’ CLK aLFO、CL
K8LF1の設定によってクロック源の切シ替えを行う
ことができる。しかしながら従来のクロック供給回路の
場合、両クロック源08CO、08C1は一般に位相的
に一致せず、従つ゛てクロック源を切9替えた場合、中
央制御装置社論理動作を続行することができず、結局、
障害発生時と同様の処理が必要であった。
(C)発明の目的
本発明は、仁のような従来技術の問題点を解決□しよう
とするものであって、その目的は、2系統からなる制御
回路に対して2系統のクロック源からクロック供給を行
うシステムにおいて、両系のクロック源に共通に位相同
期ループ回路(以下PLL回路と略す)を具え、クロッ
ク源の切り替えを行う際、一時的K PLL回路からク
ロックを供給するようにすることによって、中央制御装
置が最少限の論理動作を続行することができ、従って障
害発生時の処理を行う必要がないような切替方式を得供
することにある。
とするものであって、その目的は、2系統からなる制御
回路に対して2系統のクロック源からクロック供給を行
うシステムにおいて、両系のクロック源に共通に位相同
期ループ回路(以下PLL回路と略す)を具え、クロッ
ク源の切り替えを行う際、一時的K PLL回路からク
ロックを供給するようにすることによって、中央制御装
置が最少限の論理動作を続行することができ、従って障
害発生時の処理を行う必要がないような切替方式を得供
することにある。
(D)発明の実施例
以下、実施例について本発明の詳細な説明する。
なお以下の実施例においては、2系統の中央制御装置を
具えた電子変換機におけるクロック供給回路の切替方式
について述べるものとする。この場 1合、正常時の
クロックは交換動作系(ACT系)から供給されるもの
とし、仁のためクロック供給系を表示するクロックセル
フフリップフロップヲ置くものとする。このような手法
は従来、電子変換機において既に採用され工いるもので
ある。
具えた電子変換機におけるクロック供給回路の切替方式
について述べるものとする。この場 1合、正常時の
クロックは交換動作系(ACT系)から供給されるもの
とし、仁のためクロック供給系を表示するクロックセル
フフリップフロップヲ置くものとする。このような手法
は従来、電子変換機において既に採用され工いるもので
ある。
本発明にお諭ては、系単位にあるクロック発生源と位相
を一致させ今ために、両系に共通的にPLL回路を設け
7る。第2′図はPLL回路の構成例を示したものであ
る。−図においてvCOは電圧制御発振器であって、直
轡制御電圧によシ制御される周波数のクロックを発生す
る。PCは位相比較器であって電圧制御発振器vCOの
発振出力と図示されないクロック発振器の発振出力との
位相を比較して、位相差(応じた電圧を出力する。LP
Fは低域ろ波器であって、位相比較器PCの出力から高
周波成分やノイズを除去して直流分の出力を生じる。D
CAMPは直流増幅器′t7あって、低域−波器LPF
の出力を増幅して制御電圧として電圧制御発振、器vC
Oに供給する。
を一致させ今ために、両系に共通的にPLL回路を設け
7る。第2′図はPLL回路の構成例を示したものであ
る。−図においてvCOは電圧制御発振器であって、直
轡制御電圧によシ制御される周波数のクロックを発生す
る。PCは位相比較器であって電圧制御発振器vCOの
発振出力と図示されないクロック発振器の発振出力との
位相を比較して、位相差(応じた電圧を出力する。LP
Fは低域ろ波器であって、位相比較器PCの出力から高
周波成分やノイズを除去して直流分の出力を生じる。D
CAMPは直流増幅器′t7あって、低域−波器LPF
の出力を増幅して制御電圧として電圧制御発振、器vC
Oに供給する。
第2図に示されたPLL回路は、このように電圧制御発
振器vCOの発振出力とクロック発振器の発振出力との
位相差に応じた電圧によって電圧制御発振器VCOに帰
還を行うことによって、電圧制御発振器vCOの発振周
波数と位相をクロック発振器の尭振胸波数jとそ一位相
に一期するように動作する。しかしながらクロック発振
器からの入力がないときは、PLL回路自体によって定
まる周波数f・でi振す暮。□
″”□第3′図は本発明のクロック供給回路の切替方式
の一実施例の構成を示している。高−において、゛プフ
ロツプCLK 8LFO、CLK 5LFI 、ゲート
Gl。
振器vCOの発振出力とクロック発振器の発振出力との
位相差に応じた電圧によって電圧制御発振器VCOに帰
還を行うことによって、電圧制御発振器vCOの発振周
波数と位相をクロック発振器の尭振胸波数jとそ一位相
に一期するように動作する。しかしながらクロック発振
器からの入力がないときは、PLL回路自体によって定
まる周波数f・でi振す暮。□
″”□第3′図は本発明のクロック供給回路の切替方式
の一実施例の構成を示している。高−において、゛プフ
ロツプCLK 8LFO、CLK 5LFI 、ゲート
Gl。
Gl、G3.G4、クロック発振器08CO、08CI
は第1図におけると同様であり、また11セ示されてい
るPLL回路の□構成は第一一におけると同様である。
は第1図におけると同様であり、また11セ示されてい
るPLL回路の□構成は第一一におけると同様である。
CLK DWN DmTo 、 CL* ry謝DET
1はそれぞれ0系。
1はそれぞれ0系。
l系のクロック発振停止検出回路である。CLKSPL
Y CTL aクロック供給制御回路であって、マイク
ロプロセッサによって構成され、各クロック発振停止検
出回路か−らのクロック発振停止検出信号によ゛らてン
ロツク発振停止を知って、現用りJツク廃振器の出力′
から−LL@路の出力に切シ替えてクロックを供給する
ように制御し、またPLL回路の発振周波数と位相を正
常系のクロック発振器のクロックに一致させるように制
御するとともに、PLL回路の動作状態をチェックして
、PLL回路が障害のときはクロック切9替えを行わな
いようにする。なおPLL回路′が障害の場合は図示さ
れない緊急制御回路の動作によって、従来方式と同様に
してクロック切多替えが行われる。°またDLO,DL
lは、それぞれクロック発振器080O、08CIの出
方に挿入された遅延線であって、クロック発振停止時ク
ロック源をPLL回路11に切シ替えるまでの間、クロ
ックを遅延させるために設けられている。
Y CTL aクロック供給制御回路であって、マイク
ロプロセッサによって構成され、各クロック発振停止検
出回路か−らのクロック発振停止検出信号によ゛らてン
ロツク発振停止を知って、現用りJツク廃振器の出力′
から−LL@路の出力に切シ替えてクロックを供給する
ように制御し、またPLL回路の発振周波数と位相を正
常系のクロック発振器のクロックに一致させるように制
御するとともに、PLL回路の動作状態をチェックして
、PLL回路が障害のときはクロック切9替えを行わな
いようにする。なおPLL回路′が障害の場合は図示さ
れない緊急制御回路の動作によって、従来方式と同様に
してクロック切多替えが行われる。°またDLO,DL
lは、それぞれクロック発振器080O、08CIの出
方に挿入された遅延線であって、クロック発振停止時ク
ロック源をPLL回路11に切シ替えるまでの間、クロ
ックを遅延させるために設けられている。
また第3図において、H,Jはそれぞれ0゛系およびl
系のクロック発振停止検出信号であって、それぞれO系
およびl系のクロック発振停止検出回路CLK DWN
DETO、CLK DWN DITIから′出力され
る。K、Lはクロック停止時正常系3゛めクロックとP
LL回路11の発振出力とを同期させるための発振器制
御信号であって、クロック供給制御回路CLK 8P−
LY CTLからそれぞれクロック発振器0800 、
0BC1に対して出力される。Pはクロック切替信号で
あって、クロック供給制御回路CLK 5PLY CT
Lからゲー)G5〜GIOに供給されて、クロック発振
器〇−8C0,08C1の出力とPLL回路11の出力
とを切9替えるように各ゲートを制御する。MはPLL
回路11の発振状態をチェックするため゛のデータ信号
であって、PLL回路11からクロック供給制御回路C
’LK8PLY CTLに供給される。N a PLL
回路11が障害を生じたときクロック供給制御回路CL
K 8PLYCTLからゲー)G6.G9に供給される
PLL使用禁止信号、Rはクロック発振回路からPLL
回路にクロックの切9替えを行うとき、PLL回路11
において正常系のクロック発振信号を参照することを禁
止するためのクロック参照禁止信号であって、クロック
供給制御回路CLK 8PLY CTLからゲートG−
11、G12 K供給される。QはクロックをPLL回
路の側に切シ替えた後にPLL回路11が正常系のクロ
ック発振回路のクロックを選択するためのクロック選択
信号であって、クロック供給制御回路CLK8PLY
CTLからゲートG11.G12に供給される。S。
系のクロック発振停止検出信号であって、それぞれO系
およびl系のクロック発振停止検出回路CLK DWN
DETO、CLK DWN DITIから′出力され
る。K、Lはクロック停止時正常系3゛めクロックとP
LL回路11の発振出力とを同期させるための発振器制
御信号であって、クロック供給制御回路CLK 8P−
LY CTLからそれぞれクロック発振器0800 、
0BC1に対して出力される。Pはクロック切替信号で
あって、クロック供給制御回路CLK 5PLY CT
Lからゲー)G5〜GIOに供給されて、クロック発振
器〇−8C0,08C1の出力とPLL回路11の出力
とを切9替えるように各ゲートを制御する。MはPLL
回路11の発振状態をチェックするため゛のデータ信号
であって、PLL回路11からクロック供給制御回路C
’LK8PLY CTLに供給される。N a PLL
回路11が障害を生じたときクロック供給制御回路CL
K 8PLYCTLからゲー)G6.G9に供給される
PLL使用禁止信号、Rはクロック発振回路からPLL
回路にクロックの切9替えを行うとき、PLL回路11
において正常系のクロック発振信号を参照することを禁
止するためのクロック参照禁止信号であって、クロック
供給制御回路CLK 8PLY CTLからゲートG−
11、G12 K供給される。QはクロックをPLL回
路の側に切シ替えた後にPLL回路11が正常系のクロ
ック発振回路のクロックを選択するためのクロック選択
信号であって、クロック供給制御回路CLK8PLY
CTLからゲートG11.G12に供給される。S。
Tは正常系のクロックを参照するための正常系クロック
参照信号であって、それぞれクロック発振器08CO、
08C1からクロック供給制御回路CLK8PLY C
TLに入力される。U、Vはそれぞれ中央制御装置CC
O、CCIの動作範囲を指定するための動作範囲指定信
号である・。
参照信号であって、それぞれクロック発振器08CO、
08C1からクロック供給制御回路CLK8PLY C
TLに入力される。U、Vはそれぞれ中央制御装置CC
O、CCIの動作範囲を指定するための動作範囲指定信
号である・。
以下、舊・3図の実施例における本発明の方式の動作を
説明する。なお、以下の説明においては説明を簡単にす
るため、クロック波形は対称矩形波であるとする。実際
に使用する場合は、−波形整形回路を挿入することによ
って、所望のパルス幅のクロックを得られることは言う
までもない。今、中央制御装置CCOが動作状態にあっ
て、中央制御装置CCIは待機状態にあるものとする。
説明する。なお、以下の説明においては説明を簡単にす
るため、クロック波形は対称矩形波であるとする。実際
に使用する場合は、−波形整形回路を挿入することによ
って、所望のパルス幅のクロックを得られることは言う
までもない。今、中央制御装置CCOが動作状態にあっ
て、中央制御装置CCIは待機状態にあるものとする。
また現用のクロックはクロック発振器oscoから供給
されているものとする。
されているものとする。
まず正常時においては次のような動作が行われる。すな
わち現用のクロックはクロックセルフフリップフロップ
CLK 8LFOによって表示されており、クロック供
給制御回路CLK 8PLY CTLはクロックセルフ
フリップフロップCLK 8LFOt 参照してクロッ
ク選択信号Qt−@O”にセットし、これによってPL
L回路11をクロック発振器oscoに同期させる。ま
たこのときクロック参照禁止信号Rはvセットされてい
る。以上の動作が行われることによって、PLL回路1
1社現用クロックと同一周波数で同一1位相の信号を発
振している。 ・・次にクロックに障害を生じ
九ときは、次のような動作が行われる。第4図はクロッ
ク障害時における第3図の実施例の方式の動作を示して
仏る。
わち現用のクロックはクロックセルフフリップフロップ
CLK 8LFOによって表示されており、クロック供
給制御回路CLK 8PLY CTLはクロックセルフ
フリップフロップCLK 8LFOt 参照してクロッ
ク選択信号Qt−@O”にセットし、これによってPL
L回路11をクロック発振器oscoに同期させる。ま
たこのときクロック参照禁止信号Rはvセットされてい
る。以上の動作が行われることによって、PLL回路1
1社現用クロックと同一周波数で同一1位相の信号を発
振している。 ・・次にクロックに障害を生じ
九ときは、次のような動作が行われる。第4図はクロッ
ク障害時における第3図の実施例の方式の動作を示して
仏る。
同図において、(1)はクロック発振器080Oの発振
出力波形、(2)はPLL回路11の発振出力波形、(
3)はクロック発振器08CIの発振出力波形である。
出力波形、(2)はPLL回路11の発振出力波形、(
3)はクロック発振器08CIの発振出力波形である。
また第4図において人はクロック断の発生時点を示し、
Bはクロック発振器oscoからPLL回路11にクリ
ックの切9替えが行われる時点、CはPLL回路11か
らクロック発振器08C1にクロックの切り替えが行わ
れる時点を示している。また第4図(1)において破I
IFi、クロック発振器oscoが正常時存在すべき波
形を示している。
Bはクロック発振器oscoからPLL回路11にクリ
ックの切9替えが行われる時点、CはPLL回路11か
らクロック発振器08C1にクロックの切り替えが行わ
れる時点を示している。また第4図(1)において破I
IFi、クロック発振器oscoが正常時存在すべき波
形を示している。
まず、クロック発振停止検出回路CLK I)%%!N
D−ITOはクロック発振停止を検出したとき、クロ
ック供給制御回路CLK 8PLY CTLに発振停止
検出信号H,JKよって通知する。クロック供給制御回
路CLK 8PLY CTLは、それまで参照していた
クロック発振器oscoが障害であることを知9、クロ
ック参照禁止信号8を@l”にしてPLL回路11にお
けるクロックの参照動作を禁止するとともに、クロック
切替信号Pを11mにしてクロックをPLL回路11の
側に切シ替える。以上の動作によって、クロック唸障害
になったクロック発振器08COからPI、L回路11
に置換される。第4図(1)、(2)において、それぞ
れム、Bはこの状態を示している。
D−ITOはクロック発振停止を検出したとき、クロ
ック供給制御回路CLK 8PLY CTLに発振停止
検出信号H,JKよって通知する。クロック供給制御回
路CLK 8PLY CTLは、それまで参照していた
クロック発振器oscoが障害であることを知9、クロ
ック参照禁止信号8を@l”にしてPLL回路11にお
けるクロックの参照動作を禁止するとともに、クロック
切替信号Pを11mにしてクロックをPLL回路11の
側に切シ替える。以上の動作によって、クロック唸障害
になったクロック発振器08COからPI、L回路11
に置換される。第4図(1)、(2)において、それぞ
れム、Bはこの状態を示している。
クロックがPLL回路の出力に切9替見られたとき、中
央制御装置CCOは動作範囲指定信号Uに応じて、現在
行っている処理の範囲をシステム動作上必要最小限の範
囲にとど検る。これはクロック発振器osco 、 o
sciは水晶発振器を用いていて周波数精度が十分良い
が、PLL回路11はC,Rによる発振器を用いている
ため周波数精度が十分良好でなく、従って中央制御装置
CCOの各部の動作において微妙なタイ建ングを必要と
す企部分では、誤動作を生じるおそれがあるためである
。その九め中央制御装置CCO,CCIは、1クロツク
で動作可能な部分に動作を磯定し、かつそのような部分
のみによって最小限のシステム動作が可能であるように
、ハードウェア、ソフトウェアとも構成されているもの
とする。
央制御装置CCOは動作範囲指定信号Uに応じて、現在
行っている処理の範囲をシステム動作上必要最小限の範
囲にとど検る。これはクロック発振器osco 、 o
sciは水晶発振器を用いていて周波数精度が十分良い
が、PLL回路11はC,Rによる発振器を用いている
ため周波数精度が十分良好でなく、従って中央制御装置
CCOの各部の動作において微妙なタイ建ングを必要と
す企部分では、誤動作を生じるおそれがあるためである
。その九め中央制御装置CCO,CCIは、1クロツク
で動作可能な部分に動作を磯定し、かつそのような部分
のみによって最小限のシステム動作が可能であるように
、ハードウェア、ソフトウェアとも構成されているもの
とする。
すなわち、クロックをPLL回路11に切シ替えるとき
、クロック供給制御回路CLK 8PLY CTLが中
央制御装置CCOに対し動作範囲指定信号Uを送出する
と、中央制御装置CCOはメインプログラムによる処理
を中止して、クロックがPLL回路11から与えられる
場合の専用4611プログラムに移行する。
、クロック供給制御回路CLK 8PLY CTLが中
央制御装置CCOに対し動作範囲指定信号Uを送出する
と、中央制御装置CCOはメインプログラムによる処理
を中止して、クロックがPLL回路11から与えられる
場合の専用4611プログラムに移行する。
クロック切替処理プログラムはマイクロプログラムで構
成され、図示されない読み出し専用メモリ(ROM)に
記憶寝れ、ていて、このマイクロプログラムは71クロ
ツクで1動作を完了するように構成されている。この処
理プログラムは、クロックの切夛替えおよびシステム動
作上の必要最小限の範囲について動作するものとする。
成され、図示されない読み出し専用メモリ(ROM)に
記憶寝れ、ていて、このマイクロプログラムは71クロ
ツクで1動作を完了するように構成されている。この処
理プログラムは、クロックの切夛替えおよびシステム動
作上の必要最小限の範囲について動作するものとする。
以下、クロック切〕替え完了壕で上記の動作は保持され
る。
る。
次に、クロックをPI、L回路から本来の正常系のクロ
ック発振器に置換する場゛合の動作は、次のようにして
行われる。前述のようにPLL回路によるクロックは精
度が良好でないため、クロックを障害系のクロ・ツク発
振器からPLL回路に置換する動作が完了したのち、さ
らに正常系のクロック発振器に置換する必要がある。
ック発振器に置換する場゛合の動作は、次のようにして
行われる。前述のようにPLL回路によるクロックは精
度が良好でないため、クロックを障害系のクロ・ツク発
振器からPLL回路に置換する動作が完了したのち、さ
らに正常系のクロック発振器に置換する必要がある。
まず中央制御装置CCO1iPLL回路11のクロック
で動作中に、プログラムによって現用のクロックセルフ
フリッププロップをCLK 8LFOからCLKgLF
lに切シ替える。この時点で中央制御装置C−C0のク
ロックは、CC1本のクロック供給回路経由でPLL回
路11によって供給される。次に中央制御装置が切り替
見られて、CC1が正常系(ACT系)になってシステ
ム動作を行なうようになる。クーツク供給制御回路CL
K 5PLY CTLは、現用のクロックセルフフリッ
プフロップがCLK 8LFOからC−LK 8LF1
に移行した時点で、データ信号Mと正常系クロック参照
信号TKよって、PLL回路11とクロック発振器08
C1との周波数および位相のずれを検出して、ずれがあ
れば発振器制御信号りによってこれらを制御して一致さ
せる。この場合、P−LL回路110局波数は変化させ
□ない。次にPLL回路110発振出力とクセツク発振
器08elの発振出力とが位相同期したとき、クセツク
切替信号Pによってクロックをクロック発振器08C1
に切シ替えb、。第4図(3)において、Cはこの状態
を示している。以後、中央制御装置CC1は以前と同様
の正常動作を行う。すなわち動作範囲指定信号Vがリセ
ットされることによって、中央制御装置CCIはメイン
プログラムによる処理を再開する。
で動作中に、プログラムによって現用のクロックセルフ
フリッププロップをCLK 8LFOからCLKgLF
lに切シ替える。この時点で中央制御装置C−C0のク
ロックは、CC1本のクロック供給回路経由でPLL回
路11によって供給される。次に中央制御装置が切り替
見られて、CC1が正常系(ACT系)になってシステ
ム動作を行なうようになる。クーツク供給制御回路CL
K 5PLY CTLは、現用のクロックセルフフリッ
プフロップがCLK 8LFOからC−LK 8LF1
に移行した時点で、データ信号Mと正常系クロック参照
信号TKよって、PLL回路11とクロック発振器08
C1との周波数および位相のずれを検出して、ずれがあ
れば発振器制御信号りによってこれらを制御して一致さ
せる。この場合、P−LL回路110局波数は変化させ
□ない。次にPLL回路110発振出力とクセツク発振
器08elの発振出力とが位相同期したとき、クセツク
切替信号Pによってクロックをクロック発振器08C1
に切シ替えb、。第4図(3)において、Cはこの状態
を示している。以後、中央制御装置CC1は以前と同様
の正常動作を行う。すなわち動作範囲指定信号Vがリセ
ットされることによって、中央制御装置CCIはメイン
プログラムによる処理を再開する。
なお、pbx、回路11に障害がある場合は、クロック
供給制御回路CLK 51PLY CTLaデータ信号
Mによってこれを検出し、PK、L使用禁止信号Nを出
力してPLL回路11の出力を使用禁止にする。この場
合のクロック発振器osco 、osctの発振停止は
、前述した図示されない緊急制御回路がこれを検出して
、クロックセルフフリップ70ツブCLK 8LFO。
供給制御回路CLK 51PLY CTLaデータ信号
Mによってこれを検出し、PK、L使用禁止信号Nを出
力してPLL回路11の出力を使用禁止にする。この場
合のクロック発振器osco 、osctの発振停止は
、前述した図示されない緊急制御回路がこれを検出して
、クロックセルフフリップ70ツブCLK 8LFO。
CLK 8LFlを制御することによって行われる。
以上の説明はクロック発振器08CGから0801に切
り替える場合について行なったが、クロック発振器08
CIからoscoに切シ替える場合も同様にして行われ
、この際中央制御装置CC1からCCOに切り替えが行
われHことも同様である。
り替える場合について行なったが、クロック発振器08
CIからoscoに切シ替える場合も同様にして行われ
、この際中央制御装置CC1からCCOに切り替えが行
われHことも同様である。
第S図は本発明におけるクロック発振器の一構成例を示
している。同図において鎖線でSまれ九、トランジスタ
TrO、抵抗RO〜R5、コンデンサCo−C6,同真
コイルTl m水晶振動子XおよびバリキャップDoか
らなる回路は、トランジスタTrOのコレクタに同調コ
イルT1を接続されるとともにそのエミッタを高周波的
に接地され、接地から水晶振動子Xを経てペースに帰還
を施されることによって周知の水晶発振器を構成し、そ
の出力は同調コイルT1の3次側からコンデンサC6を
介して取り出される。第S図の水晶拠振回路竺、抵抗R
ot−経て直流電圧veを与えられることによってパリ
中ヤツプDoの容量が変化し、これによってその周波数
を僅かな範囲で変化させることができる。
している。同図において鎖線でSまれ九、トランジスタ
TrO、抵抗RO〜R5、コンデンサCo−C6,同真
コイルTl m水晶振動子XおよびバリキャップDoか
らなる回路は、トランジスタTrOのコレクタに同調コ
イルT1を接続されるとともにそのエミッタを高周波的
に接地され、接地から水晶振動子Xを経てペースに帰還
を施されることによって周知の水晶発振器を構成し、そ
の出力は同調コイルT1の3次側からコンデンサC6を
介して取り出される。第S図の水晶拠振回路竺、抵抗R
ot−経て直流電圧veを与えられることによってパリ
中ヤツプDoの容量が変化し、これによってその周波数
を僅かな範囲で変化させることができる。
またTyz B )ランジスタ、ICO,IC’2.I
C4はゲー)、IceはJ−にフリップフロップであっ
て、ゲ−)ICOKローレベルの入力を与えたとき水晶
発振器の信号線トランジスタ”rl + ゲー) IC
2、フリップフロップIC3、ゲートIC4を経て波形
整形されて出力され、ゲー)ICOKハイレベルの入力
を与えたときは水晶発振器の信号は遮断される。
C4はゲー)、IceはJ−にフリップフロップであっ
て、ゲ−)ICOKローレベルの入力を与えたとき水晶
発振器の信号線トランジスタ”rl + ゲー) IC
2、フリップフロップIC3、ゲートIC4を経て波形
整形されて出力され、ゲー)ICOKハイレベルの入力
を与えたときは水晶発振器の信号は遮断される。
水晶発振器の周波数調整のための直流電圧vcと、発振
スタートおよび停止のためのゲー) ICOの入力とは
、前述のように発振器制御信号に、Lとしてクロック供
給制御回路CLK 8PLY CTLからそれぞれクロ
ック発振器080O、08C1に与えられる。
スタートおよび停止のためのゲー) ICOの入力とは
、前述のように発振器制御信号に、Lとしてクロック供
給制御回路CLK 8PLY CTLからそれぞれクロ
ック発振器080O、08C1に与えられる。
(!り発明の詳細
な説明したように本発明のクロック供給回路の切替方式
によれは、8系統のクロック源からクロック供給を行う
システムにおいて、中央制御装置の論理を乱すことなく
クロック源の切り替えを行うことができる。またクロッ
クの切り替えに際して、中央制御装置の外部装置である
緊急制御回路を起動することなく切り替えを行うことが
できるので、保守が容易になる。
によれは、8系統のクロック源からクロック供給を行う
システムにおいて、中央制御装置の論理を乱すことなく
クロック源の切り替えを行うことができる。またクロッ
クの切り替えに際して、中央制御装置の外部装置である
緊急制御回路を起動することなく切り替えを行うことが
できるので、保守が容易になる。
第1図は従来のクロック供給回路の切替方式を示すブロ
ック図、第2図11 PLL回路の構成例を示すブロッ
ク図、第3図線本発明のクロック供給回路の切替方式の
一築施例の構成を示すブロック図、第4図線りPツク障
害時にお秒る本発明の方式の動作を示すタイムチャート
、第5図は本発明におけるクロック発振器の構成例を示
す回路図である。 1・・・O系クロック供給回路、2・・・l系クロック
供給回路、11・・・PLL回路、CCO・・・0系の
中央制御装置、CC1・・・l系の中央制御装置、CL
K 8LFO・・・O系のクロックセルフフリップフロ
ップ、CLK 8−LPI・・4系のクロックセルフフ
リップフロップ、Gl 、Gl、G3.G4 ・・・ゲ
ート、vco・・・電圧制御発振器、pc・・・位相比
較器、LPF・・・低域v波器、DCAMP・・・直流
増幅器、CLK DWN DETO・・・O系のクロッ
ク発振停止検出回路、CLK DWN DITI・・4
系のクロック発振停止検出回路、CLK 8PLY C
TL・・・クロック供給制御回路、DLO・・・0系の
遅延線、DLl・・・1系の遅延線、G−15〜G12
・・・ゲート、Tyo、Trl・・・トランジスタ、T
1・・・同調コイル、X・・・水晶振動子、RO〜R5
・・・抵抗、CO〜C6・・・;ンデンサ、Do・・・
バリキャップ、ICO,IC2,IC4・・・ゲート、
IC3・・・J−にフリップフロップ。 特許出願人 富士通株式会社
ック図、第2図11 PLL回路の構成例を示すブロッ
ク図、第3図線本発明のクロック供給回路の切替方式の
一築施例の構成を示すブロック図、第4図線りPツク障
害時にお秒る本発明の方式の動作を示すタイムチャート
、第5図は本発明におけるクロック発振器の構成例を示
す回路図である。 1・・・O系クロック供給回路、2・・・l系クロック
供給回路、11・・・PLL回路、CCO・・・0系の
中央制御装置、CC1・・・l系の中央制御装置、CL
K 8LFO・・・O系のクロックセルフフリップフロ
ップ、CLK 8−LPI・・4系のクロックセルフフ
リップフロップ、Gl 、Gl、G3.G4 ・・・ゲ
ート、vco・・・電圧制御発振器、pc・・・位相比
較器、LPF・・・低域v波器、DCAMP・・・直流
増幅器、CLK DWN DETO・・・O系のクロッ
ク発振停止検出回路、CLK DWN DITI・・4
系のクロック発振停止検出回路、CLK 8PLY C
TL・・・クロック供給制御回路、DLO・・・0系の
遅延線、DLl・・・1系の遅延線、G−15〜G12
・・・ゲート、Tyo、Trl・・・トランジスタ、T
1・・・同調コイル、X・・・水晶振動子、RO〜R5
・・・抵抗、CO〜C6・・・;ンデンサ、Do・・・
バリキャップ、ICO,IC2,IC4・・・ゲート、
IC3・・・J−にフリップフロップ。 特許出願人 富士通株式会社
Claims (1)
- 2系統のクロック源を具えいずれか一方のクロック源を
正常系と6てクロック供給に用い他方のクロック源を予
備系とするクロック供給回路において、位相同期ループ
回路からなる第3のクロック源を具え、諌第3のクロッ
ク源を正常系のクロック源に同期させておき、正常系の
クロック源から予、備系のクロック系に切フ替える際一
旦第3のクロック源に切シ替えた後予備系のクロック源
を第3のクロック源に同期させてから予備系のクロック
源に切り替えることを特徴とす、るクロック供給回路の
切替方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57021668A JPS58139227A (ja) | 1982-02-13 | 1982-02-13 | クロツク供給回路の切替方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57021668A JPS58139227A (ja) | 1982-02-13 | 1982-02-13 | クロツク供給回路の切替方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58139227A true JPS58139227A (ja) | 1983-08-18 |
Family
ID=12061415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57021668A Pending JPS58139227A (ja) | 1982-02-13 | 1982-02-13 | クロツク供給回路の切替方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58139227A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02112008A (ja) * | 1988-08-26 | 1990-04-24 | Motorola Inc | クロック発生器回路を有する集積回路 |
US5287010A (en) * | 1989-12-27 | 1994-02-15 | Masao Hagiwara | Device for preventing erroneous operation when the clock is interrupted in a controller |
US7301896B2 (en) | 2001-05-14 | 2007-11-27 | Fujitsu Limited | Redundant changeover apparatus |
DE102012209776A1 (de) | 2011-06-13 | 2012-12-13 | Denso Corporation | Kick-down-schalter |
JP2014106874A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 同軸二輪移動体及びその制御方法 |
-
1982
- 1982-02-13 JP JP57021668A patent/JPS58139227A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02112008A (ja) * | 1988-08-26 | 1990-04-24 | Motorola Inc | クロック発生器回路を有する集積回路 |
US5287010A (en) * | 1989-12-27 | 1994-02-15 | Masao Hagiwara | Device for preventing erroneous operation when the clock is interrupted in a controller |
US7301896B2 (en) | 2001-05-14 | 2007-11-27 | Fujitsu Limited | Redundant changeover apparatus |
DE102012209776A1 (de) | 2011-06-13 | 2012-12-13 | Denso Corporation | Kick-down-schalter |
JP2014106874A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 同軸二輪移動体及びその制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6516422B1 (en) | Computer system including multiple clock sources and failover switching | |
US6731709B2 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
JP4633706B2 (ja) | 電子回路及び電子回路を動作するための方法 | |
US6222420B1 (en) | Minimizing recovery time | |
JPH0318122A (ja) | 位相差検出回路 | |
US6590949B1 (en) | Circuit and method for compensating a phase detector | |
JPH10336025A (ja) | 位相同期ループのためのロック検出回路 | |
US6456165B1 (en) | Phase error control for phase-locked loops | |
JPS58139227A (ja) | クロツク供給回路の切替方式 | |
JP3011139B2 (ja) | 系切替方式 | |
US5867545A (en) | Phase-locked loop circuit | |
JPS61259357A (ja) | 共通バス制御方式 | |
JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
KR100651511B1 (ko) | Pll 온/오프 전환 장치 및 그 방법 | |
JPH06177754A (ja) | 位相同期発振回路 | |
JPH02174421A (ja) | Pll回路 | |
JP2001085995A (ja) | 位相保持型pll回路 | |
JP2001069002A (ja) | 位相同期回路、および、それを用いたシンセサイザ、通信装置 | |
JP3160904B2 (ja) | 位相同期発振回路装置 | |
JPH06284002A (ja) | Pll回路 | |
JPH09331254A (ja) | Pll回路 | |
JPH09307435A (ja) | ドリフト警報発生回路 | |
JPH09153797A (ja) | Pll回路 | |
JPS6255717A (ja) | 共通クロツク信号供給方式 |