JPH10271001A - 発振制御装置 - Google Patents
発振制御装置Info
- Publication number
- JPH10271001A JPH10271001A JP9068464A JP6846497A JPH10271001A JP H10271001 A JPH10271001 A JP H10271001A JP 9068464 A JP9068464 A JP 9068464A JP 6846497 A JP6846497 A JP 6846497A JP H10271001 A JPH10271001 A JP H10271001A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- frequency
- voltage
- control
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 179
- 238000005259 measurement Methods 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【課題】 電圧制御発振手段のＣ／Ｎを改善し、製造ば
らつき及び温度による特性変化を補正して、電圧制御発
振手段を含む位相同期ループの使用環境に適合した発振
動作を可能とした発振制御装置を提供することを目的と
する。 【解決手段】 制御部１０６は、ＶＣＯ１０３の発振周
波数のモニタ時には、制御信号ＣＳによってＶＣＯ１０
３の制御電圧Ｖｃとして所定電位を与え、その時のＶＣ
Ｏ１０３の発振周波数を計測部１０７により計測する。
次に、制御部１０６は、計測部１０７の計測結果ＦＭＲ
及び所望の発振周波数に基づいて、ＶＣＯ１０３の使用
環境（使用温度）やＶＣＯ１０３自体の製造ばらつきを
認識し、ＶＣＯ１０３が備える複数の発振周波数帯域か
ら最適な発振周波数帯域を選択し、制御信号ＣＢによっ
てＶＣＯ１０３を該選択された発振周波数帯域に設定す
る。
らつき及び温度による特性変化を補正して、電圧制御発
振手段を含む位相同期ループの使用環境に適合した発振
動作を可能とした発振制御装置を提供することを目的と
する。 【解決手段】 制御部１０６は、ＶＣＯ１０３の発振周
波数のモニタ時には、制御信号ＣＳによってＶＣＯ１０
３の制御電圧Ｖｃとして所定電位を与え、その時のＶＣ
Ｏ１０３の発振周波数を計測部１０７により計測する。
次に、制御部１０６は、計測部１０７の計測結果ＦＭＲ
及び所望の発振周波数に基づいて、ＶＣＯ１０３の使用
環境（使用温度）やＶＣＯ１０３自体の製造ばらつきを
認識し、ＶＣＯ１０３が備える複数の発振周波数帯域か
ら最適な発振周波数帯域を選択し、制御信号ＣＢによっ
てＶＣＯ１０３を該選択された発振周波数帯域に設定す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電圧制御発振手段
を備えた発振制御装置に係り、特に、電圧制御発振手段
のＣ／Ｎを改善し、電圧制御発振手段の製造ばらつき及
び温度による特性変化を補正して使用環境に適合した発
振動作を可能とした発振制御装置に関する。
を備えた発振制御装置に係り、特に、電圧制御発振手段
のＣ／Ｎを改善し、電圧制御発振手段の製造ばらつき及
び温度による特性変化を補正して使用環境に適合した発
振動作を可能とした発振制御装置に関する。
【０００２】
【従来の技術】近年、電子機器の複雑化及び多用途化等
に伴い、多方面で使用されている電子機器において周波
数シンセサイザ、サーボ系の速度制御、或いは検波・復
調等に利用されている位相同期ループ（以下、ＰＬＬ；
Phase-Locked Loopという）回路についても、発振周波
数が広範囲に亘る周波数帯域で使用可能であることが要
求されてきている。
に伴い、多方面で使用されている電子機器において周波
数シンセサイザ、サーボ系の速度制御、或いは検波・復
調等に利用されている位相同期ループ（以下、ＰＬＬ；
Phase-Locked Loopという）回路についても、発振周波
数が広範囲に亘る周波数帯域で使用可能であることが要
求されてきている。
【０００３】例えば現在、ＣＤ−ＲＯＭ市場はより高速
再生化へ進んでおり、ＣＤ−ＲＯＭ用の信号処理ＬＳＩ
では、１倍速からより高速再生を実現する超高速のｎ倍
速、例えば１６倍速等まで対応可能なものが要求されて
いる。ＣＤ−ＲＯＭ用の信号処理ＬＳＩでは、必要な発
振周波数を得るための手段としてＰＬＬ回路を内部に構
成しているが、高速再生を実現するためには、最大発振
周波数の高い電圧制御発振器（以下、ＶＣＯ；Voltage
Controlled Oscillatorという）を内蔵しなければなら
ない。
再生化へ進んでおり、ＣＤ−ＲＯＭ用の信号処理ＬＳＩ
では、１倍速からより高速再生を実現する超高速のｎ倍
速、例えば１６倍速等まで対応可能なものが要求されて
いる。ＣＤ−ＲＯＭ用の信号処理ＬＳＩでは、必要な発
振周波数を得るための手段としてＰＬＬ回路を内部に構
成しているが、高速再生を実現するためには、最大発振
周波数の高い電圧制御発振器（以下、ＶＣＯ；Voltage
Controlled Oscillatorという）を内蔵しなければなら
ない。
【０００４】この場合、ｎ倍速時に必要な発振周波数ｆ
ｎは、以下の式で求めることができる。
ｎは、以下の式で求めることができる。
【数１】 ｆｎ＝４．３２１８×６×ｎ［ＭＨｚ］ （１） 即ち、オーディオ再生を目的とした１倍速再生では、Ｐ
ＬＬ回路内部のＶＣＯに要求される発振周波数は約２５
［ＭＨｚ］であり、また、１６倍速のＣＤ−ＲＯＭ用信
号処理で必要となる発振周波数は約４１５［ＭＨｚ］で
ある。つまり、１倍速から１６倍速を動作させるために
は、ＶＣＯの制御電圧を電源電位ＶｓｓからＶｄｄの間
で変化させた場合に、発振周波数を２５［ＭＨｚ］から
４１５［ＭＨｚ］とする信号を出力するように構成しな
ければならない。
ＬＬ回路内部のＶＣＯに要求される発振周波数は約２５
［ＭＨｚ］であり、また、１６倍速のＣＤ−ＲＯＭ用信
号処理で必要となる発振周波数は約４１５［ＭＨｚ］で
ある。つまり、１倍速から１６倍速を動作させるために
は、ＶＣＯの制御電圧を電源電位ＶｓｓからＶｄｄの間
で変化させた場合に、発振周波数を２５［ＭＨｚ］から
４１５［ＭＨｚ］とする信号を出力するように構成しな
ければならない。
【０００５】図４には、ＰＬＬ回路を備えた発振制御装
置における、ＰＬＬ回路内のＶＣＯの制御電圧Ｖｃ
［Ｖ］に対する発振周波数ｆ［ＭＨｚ］の特性を示す。
同図に示すように、電源電位Ｖｄｄ＝５［Ｖ］のとき
に、１倍速に要求される発振周波数Ｆ１＝２５［ＭＨ
ｚ］を出力する場合の制御電圧Ｖｃに対する発振周波数
ｆａの特性における勾配Δｆａ／ΔＶｃは、１６倍速に
要求される発振周波数Ｆ１６＝４１５［ＭＨｚ］を出力
する場合の制御電圧Ｖｃに対する発振周波数ｆｂの特性
における勾配Δｆｂ／ΔＶｃと比較して、
置における、ＰＬＬ回路内のＶＣＯの制御電圧Ｖｃ
［Ｖ］に対する発振周波数ｆ［ＭＨｚ］の特性を示す。
同図に示すように、電源電位Ｖｄｄ＝５［Ｖ］のとき
に、１倍速に要求される発振周波数Ｆ１＝２５［ＭＨ
ｚ］を出力する場合の制御電圧Ｖｃに対する発振周波数
ｆａの特性における勾配Δｆａ／ΔＶｃは、１６倍速に
要求される発振周波数Ｆ１６＝４１５［ＭＨｚ］を出力
する場合の制御電圧Ｖｃに対する発振周波数ｆｂの特性
における勾配Δｆｂ／ΔＶｃと比較して、
【０００６】
【数２】 Δｆａ／ΔＶｃ ＜ Δｆｂ／ΔＶｃ （２） の関係があり、ＶＣＯに要求される発振周波数が広範囲
になる程、制御電圧Ｖｃに対する発振周波数ｆの特性に
おける勾配Δｆ／ΔＶｃが急峻となり、微小な制御電圧
の変化ΔＶｃに対する周波数変化量Δｆが大きくなる。
これにより、微小な基板ノイズが無視できなくなり、い
くら設計者がノイズを低減しても電子機器のプレイアビ
リティは改善されないという事態となる。
になる程、制御電圧Ｖｃに対する発振周波数ｆの特性に
おける勾配Δｆ／ΔＶｃが急峻となり、微小な制御電圧
の変化ΔＶｃに対する周波数変化量Δｆが大きくなる。
これにより、微小な基板ノイズが無視できなくなり、い
くら設計者がノイズを低減しても電子機器のプレイアビ
リティは改善されないという事態となる。
【０００７】また、現在のプロセスでは、電源電位Ｖｄ
ｄ＝３．３［Ｖ］が主流となりつつあるが、この場合に
も同様に、図４に示すように、１倍速に要求される発振
周波数Ｆ１＝２５［ＭＨｚ］を出力する場合の制御電圧
Ｖｃに対する発振周波数ｆｃの特性における勾配Δｆｃ
／ΔＶｃは、１６倍速に要求される発振周波数Ｆ１６＝
４１５［ＭＨｚ］を出力する場合の制御電圧Ｖｃに対す
る発振周波数ｆｄの特性における勾配Δｆｄ／ΔＶｃと
比較して、
ｄ＝３．３［Ｖ］が主流となりつつあるが、この場合に
も同様に、図４に示すように、１倍速に要求される発振
周波数Ｆ１＝２５［ＭＨｚ］を出力する場合の制御電圧
Ｖｃに対する発振周波数ｆｃの特性における勾配Δｆｃ
／ΔＶｃは、１６倍速に要求される発振周波数Ｆ１６＝
４１５［ＭＨｚ］を出力する場合の制御電圧Ｖｃに対す
る発振周波数ｆｄの特性における勾配Δｆｄ／ΔＶｃと
比較して、
【０００８】
【数３】 Δｆｃ／ΔＶｃ ＜ Δｆｄ／ΔＶｃ （３） の関係があり、しかも、電源電位Ｖｄｄ＝５［Ｖ］のと
きに比べて更に急峻な勾配となっている。このように、
微小な基板ノイズが無視できず、ノイズを低減しても電
子機器のプレイアビリティが改善されないという事態
は、今後製造プロセスが進んでいくに従って電源電位が
低くなるため、より顕著なものとなっていくと考えられ
る。
きに比べて更に急峻な勾配となっている。このように、
微小な基板ノイズが無視できず、ノイズを低減しても電
子機器のプレイアビリティが改善されないという事態
は、今後製造プロセスが進んでいくに従って電源電位が
低くなるため、より顕著なものとなっていくと考えられ
る。
【０００９】また、ＶＣＯには温度変化による特性の変
化があり、常温（２５［℃］）時の発振周波数に対して
信号処理ＬＳＩの推奨動作温度の下限および上限の発振
周波数の変動が大きい。以上のような温度による特性劣
化に加えて、更にＶＣＯの製造ばらつきをも含めて考慮
する場合、最もクリティカルな条件で発振周波数を得る
ためには、ＶＣＯ単体としては更に高い発振周波数帯域
を狙って設計する必要がある。このため、ＶＣＯの上記
の制御電圧対発振周波数特性の勾配はより急峻となり、
Ｃ／Ｎが悪化する事態となる。
化があり、常温（２５［℃］）時の発振周波数に対して
信号処理ＬＳＩの推奨動作温度の下限および上限の発振
周波数の変動が大きい。以上のような温度による特性劣
化に加えて、更にＶＣＯの製造ばらつきをも含めて考慮
する場合、最もクリティカルな条件で発振周波数を得る
ためには、ＶＣＯ単体としては更に高い発振周波数帯域
を狙って設計する必要がある。このため、ＶＣＯの上記
の制御電圧対発振周波数特性の勾配はより急峻となり、
Ｃ／Ｎが悪化する事態となる。
【００１０】
【発明が解決しようとする課題】以上のように、従来の
発振制御装置においては、発振周波数を広範囲に亘る周
波数帯域での使用という近年のニーズに対応すべくＶＣ
Ｏの発振周波数を広範囲とした場合、制御電圧対発振周
波数特性における勾配が急峻で、微小な制御電圧の変化
に対する周波数変化量が大きくなる。これにより、微小
な基板ノイズが無視できなくなり、いくら設計者がノイ
ズを低減しても電子機器のプレイアビリティは改善され
ないという事情があった。
発振制御装置においては、発振周波数を広範囲に亘る周
波数帯域での使用という近年のニーズに対応すべくＶＣ
Ｏの発振周波数を広範囲とした場合、制御電圧対発振周
波数特性における勾配が急峻で、微小な制御電圧の変化
に対する周波数変化量が大きくなる。これにより、微小
な基板ノイズが無視できなくなり、いくら設計者がノイ
ズを低減しても電子機器のプレイアビリティは改善され
ないという事情があった。
【００１１】また、上記事情は、今後製造プロセスが進
んでいくに従って電源電位が低くなるため、より顕著な
ものとなっていくと考えられ、また更に、ＶＣＯの温度
による特性劣化や製造ばらつきを考慮した場合、更に高
い発振周波数帯域を狙って設計する必要があることか
ら、ＶＣＯの制御電圧対発振周波数特性の勾配はより急
峻となり、Ｃ／Ｎが悪化するという事情があった。
んでいくに従って電源電位が低くなるため、より顕著な
ものとなっていくと考えられ、また更に、ＶＣＯの温度
による特性劣化や製造ばらつきを考慮した場合、更に高
い発振周波数帯域を狙って設計する必要があることか
ら、ＶＣＯの制御電圧対発振周波数特性の勾配はより急
峻となり、Ｃ／Ｎが悪化するという事情があった。
【００１２】本発明は、上記従来の事情に鑑みてなされ
たものであって、電圧制御発振手段を備えた発振制御装
置において、電圧制御発振手段のＣ／Ｎを改善し、製造
ばらつき及び温度による特性変化を補正して、電圧制御
発振手段を含む位相同期ループの使用環境に適合した発
振動作を可能とし、更には該位相同期ループが適用され
る電子機器のプレイアビリティを向上させる発振制御装
置を提供することを目的としている。
たものであって、電圧制御発振手段を備えた発振制御装
置において、電圧制御発振手段のＣ／Ｎを改善し、製造
ばらつき及び温度による特性変化を補正して、電圧制御
発振手段を含む位相同期ループの使用環境に適合した発
振動作を可能とし、更には該位相同期ループが適用され
る電子機器のプレイアビリティを向上させる発振制御装
置を提供することを目的としている。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明の発振制御装置は、制御電圧により発振周波
数が制御され、部分的な重なりを持つ複数の発振周波数
帯域を備える電圧制御発振手段と、前記電圧制御発振手
段の発振周波数を計測する計測手段と、前記計測手段に
よる計測結果及び所望の発振周波数に基づき、前記電圧
制御発振手段の発振周波数帯域を選択して設定する制御
手段とを具備するものである。
に、本発明の発振制御装置は、制御電圧により発振周波
数が制御され、部分的な重なりを持つ複数の発振周波数
帯域を備える電圧制御発振手段と、前記電圧制御発振手
段の発振周波数を計測する計測手段と、前記計測手段に
よる計測結果及び所望の発振周波数に基づき、前記電圧
制御発振手段の発振周波数帯域を選択して設定する制御
手段とを具備するものである。
【００１４】また、本発明の発振制御装置は、前記電圧
制御発振手段の出力信号を設定された分周比で分周する
分周手段を具備し、前記制御手段は、前記計測手段によ
る計測結果及び所望の発振周波数に基づき、前記電圧制
御発振手段の発振周波数帯域を選択して設定し、前記分
周手段の分周比を設定するものである。
制御発振手段の出力信号を設定された分周比で分周する
分周手段を具備し、前記制御手段は、前記計測手段によ
る計測結果及び所望の発振周波数に基づき、前記電圧制
御発振手段の発振周波数帯域を選択して設定し、前記分
周手段の分周比を設定するものである。
【００１５】また、本発明の発振制御装置は、前記電圧
制御発振手段を含む位相同期ループのループ信号と所定
電位とを選択して、前記電圧制御発振手段への制御電圧
とする選択手段を具備し、前記制御手段は、前記選択手
段から所定電位の制御電圧が前記電圧制御発振手段に供
給されるときに、前記計測手段による計測結果を得るも
のである。
制御発振手段を含む位相同期ループのループ信号と所定
電位とを選択して、前記電圧制御発振手段への制御電圧
とする選択手段を具備し、前記制御手段は、前記選択手
段から所定電位の制御電圧が前記電圧制御発振手段に供
給されるときに、前記計測手段による計測結果を得るも
のである。
【００１６】また、本発明の発振制御装置は、前記電圧
制御発振手段の出力信号を設定された分周比で分周する
分周手段と、前記電圧制御発振手段を含む位相同期ルー
プのループ信号と所定電位とを選択して、前記電圧制御
発振手段への制御電圧とする選択手段とを具備し、前記
制御手段は、前記所望の発振周波数を変更するときは、
前記選択手段の選択制御を行って前記所定電位の制御電
圧を前記電圧制御発振手段に供給し、前記計測手段によ
る計測結果を得て、該計測結果及び前記所望の発振周波
数に基づき、前記電圧制御発振手段の発振周波数帯域を
選択して設定し、前記分周手段の分周比を設定するもの
である。
制御発振手段の出力信号を設定された分周比で分周する
分周手段と、前記電圧制御発振手段を含む位相同期ルー
プのループ信号と所定電位とを選択して、前記電圧制御
発振手段への制御電圧とする選択手段とを具備し、前記
制御手段は、前記所望の発振周波数を変更するときは、
前記選択手段の選択制御を行って前記所定電位の制御電
圧を前記電圧制御発振手段に供給し、前記計測手段によ
る計測結果を得て、該計測結果及び前記所望の発振周波
数に基づき、前記電圧制御発振手段の発振周波数帯域を
選択して設定し、前記分周手段の分周比を設定するもの
である。
【００１７】また、本発明の発振制御装置は、前記制御
手段が、前記電圧制御発振手段の発振周波数帯域の選択
を、該発振周波数帯域における前記計測結果の周波数よ
り高域の周波数マージンまたは前記計測結果の周波数よ
り低域の周波数マージンを考慮して行うものである。
手段が、前記電圧制御発振手段の発振周波数帯域の選択
を、該発振周波数帯域における前記計測結果の周波数よ
り高域の周波数マージンまたは前記計測結果の周波数よ
り低域の周波数マージンを考慮して行うものである。
【００１８】また、本発明の発振制御装置は、前記選択
手段に供給される所定電位を、前記電圧制御発振手段が
発振可能な最大発振周波数を得る第１の基準電位とした
ものである。
手段に供給される所定電位を、前記電圧制御発振手段が
発振可能な最大発振周波数を得る第１の基準電位とした
ものである。
【００１９】更に、本発明の発振制御装置は、前記選択
手段に供給される所定電位を、前記電圧制御発振手段が
発振可能な最小発振周波数を得る第２の基準電位とした
ものである。
手段に供給される所定電位を、前記電圧制御発振手段が
発振可能な最小発振周波数を得る第２の基準電位とした
ものである。
【００２０】本発明の発振制御装置では、電圧制御発振
手段が部分的な重なりを持つ複数の発振周波数帯域を備
えているので、電圧制御発振手段の発振周波数を広範囲
な周波数帯域で使用可能としても、個々の発振周波数帯
域における制御電圧対発振周波数特性の勾配を小さくす
ることができ、微小な制御電圧の変化に対する周波数変
化量を抑制できることにより、微小な基板ノイズを無視
可能とすることができ、電圧制御発振手段または電圧制
御発振手段を含む位相同期ループが適用される電子機器
のプレイアビリティを向上させることができる。
手段が部分的な重なりを持つ複数の発振周波数帯域を備
えているので、電圧制御発振手段の発振周波数を広範囲
な周波数帯域で使用可能としても、個々の発振周波数帯
域における制御電圧対発振周波数特性の勾配を小さくす
ることができ、微小な制御電圧の変化に対する周波数変
化量を抑制できることにより、微小な基板ノイズを無視
可能とすることができ、電圧制御発振手段または電圧制
御発振手段を含む位相同期ループが適用される電子機器
のプレイアビリティを向上させることができる。
【００２１】また、本発明の発振制御装置では、計測手
段による電圧制御発振手段の発振周波数計測結果及び所
望の発振周波数に基づいて使用環境や電圧制御発振手段
自体の製造ばらつきを認識し、電圧制御発振手段の発振
周波数帯域及び分周手段の分周比を選択設定するので、
電圧制御発振手段の製造ばらつき及び温度による特性変
化を補正して、電圧制御発振手段または電圧制御発振手
段を含む位相同期ループの使用環境に適合した発振動作
を可能とし、電圧制御発振手段のＣ／Ｎを改善すること
ができる。
段による電圧制御発振手段の発振周波数計測結果及び所
望の発振周波数に基づいて使用環境や電圧制御発振手段
自体の製造ばらつきを認識し、電圧制御発振手段の発振
周波数帯域及び分周手段の分周比を選択設定するので、
電圧制御発振手段の製造ばらつき及び温度による特性変
化を補正して、電圧制御発振手段または電圧制御発振手
段を含む位相同期ループの使用環境に適合した発振動作
を可能とし、電圧制御発振手段のＣ／Ｎを改善すること
ができる。
【００２２】また、本発明の発振制御装置では、所望の
発振周波数を変更するときは、選択手段の選択制御を行
って所定電位の制御電圧を電圧制御発振手段に供給し、
その時の計測手段による計測結果を得て、該計測結果及
び所望の発振周波数に基づいて、使用環境や電圧制御発
振手段自体の製造ばらつきを認識し、電圧制御発振手段
の発振周波数帯域及び分周手段の分周比を選択設定する
ので、電圧制御発振手段の製造ばらつき及び温度による
特性変化を補正して、電圧制御発振手段のＣ／Ｎを改善
することができる。
発振周波数を変更するときは、選択手段の選択制御を行
って所定電位の制御電圧を電圧制御発振手段に供給し、
その時の計測手段による計測結果を得て、該計測結果及
び所望の発振周波数に基づいて、使用環境や電圧制御発
振手段自体の製造ばらつきを認識し、電圧制御発振手段
の発振周波数帯域及び分周手段の分周比を選択設定する
ので、電圧制御発振手段の製造ばらつき及び温度による
特性変化を補正して、電圧制御発振手段のＣ／Ｎを改善
することができる。
【００２３】また、本発明の発振制御装置では、選択手
段に供給される所定電位を、電圧制御発振手段が発振可
能な最大発振周波数を得る第１の基準電位、或いは、電
圧制御発振手段が発振可能な最小発振周波数を得る第２
の基準電位とし、制御手段による電圧制御発振手段の発
振周波数帯域の選択を、例えば、該発振周波数帯域にお
ける計測結果の周波数（最小発振周波数）より高域の周
波数マージンまたは計測結果の周波数（最大発振周波
数）より低域の周波数マージンを考慮して行うので、簡
単な制御シーケンスで選択制御を行うことができる。
段に供給される所定電位を、電圧制御発振手段が発振可
能な最大発振周波数を得る第１の基準電位、或いは、電
圧制御発振手段が発振可能な最小発振周波数を得る第２
の基準電位とし、制御手段による電圧制御発振手段の発
振周波数帯域の選択を、例えば、該発振周波数帯域にお
ける計測結果の周波数（最小発振周波数）より高域の周
波数マージンまたは計測結果の周波数（最大発振周波
数）より低域の周波数マージンを考慮して行うので、簡
単な制御シーケンスで選択制御を行うことができる。
【００２４】
【発明の実施の形態】以下、本発明の発振制御装置の実
施の形態について、図面を参照して詳細に説明する。図
１は本発明の一実施例に係る発振制御装置の基本的な構
成図である。同図において、本実施例の発振制御装置
は、位相比較器１０１、ローパスフィルタ（以下、ＬＰ
Ｆ；Low Pass Filterという）１０２、電圧制御発振器
（以下、ＶＣＯという）１０３、分周器１０４、計測部
１０５、制御部１０６及び選択器１０７を備えて構成さ
れている。
施の形態について、図面を参照して詳細に説明する。図
１は本発明の一実施例に係る発振制御装置の基本的な構
成図である。同図において、本実施例の発振制御装置
は、位相比較器１０１、ローパスフィルタ（以下、ＬＰ
Ｆ；Low Pass Filterという）１０２、電圧制御発振器
（以下、ＶＣＯという）１０３、分周器１０４、計測部
１０５、制御部１０６及び選択器１０７を備えて構成さ
れている。
【００２５】位相比較器１０１、ＬＰＦ１０２、ＶＣＯ
１０３、分周器１０４及び選択器１０７は位相同期ルー
プ（ＰＬＬ回路）を形成しており、この系に入力信号Ｖ
ｉが加わると、位相比較器１０１において該入力信号Ｖ
ｉと分周器１０４の出力である内部クロックＩＣＫの周
波数と位相差に対応する誤差電圧が発生する。この誤差
電圧はＬＰＦ１０２により高域成分が除去され、選択器
１０７を介してＶＣＯ１０３の制御電圧Ｖｃとなり、入
力信号Ｖｉと内部クロックＩＣＫの周波数差が小さくな
るようにＶＣＯ１０３を制御する。この動作を繰り返し
た後、ＶＣＯ１０３の周波数と入力信号Ｖｉの周波数と
が一致してロック状態となる。
１０３、分周器１０４及び選択器１０７は位相同期ルー
プ（ＰＬＬ回路）を形成しており、この系に入力信号Ｖ
ｉが加わると、位相比較器１０１において該入力信号Ｖ
ｉと分周器１０４の出力である内部クロックＩＣＫの周
波数と位相差に対応する誤差電圧が発生する。この誤差
電圧はＬＰＦ１０２により高域成分が除去され、選択器
１０７を介してＶＣＯ１０３の制御電圧Ｖｃとなり、入
力信号Ｖｉと内部クロックＩＣＫの周波数差が小さくな
るようにＶＣＯ１０３を制御する。この動作を繰り返し
た後、ＶＣＯ１０３の周波数と入力信号Ｖｉの周波数と
が一致してロック状態となる。
【００２６】以上が位相同期ループの基本的動作である
が、本実施例の発振制御装置の第１の特徴として、ＶＣ
Ｏ１０３が部分的な重なりを持つ複数の発振周波数帯域
を備え、制御部１０６からの制御信号ＣＢによって一の
発振周波数帯域を選択設定可能となっており、また、分
周器１０４の分周比も制御部１０６からの制御信号ＣＤ
によって選択設定可能となっていることが挙げられる。
が、本実施例の発振制御装置の第１の特徴として、ＶＣ
Ｏ１０３が部分的な重なりを持つ複数の発振周波数帯域
を備え、制御部１０６からの制御信号ＣＢによって一の
発振周波数帯域を選択設定可能となっており、また、分
周器１０４の分周比も制御部１０６からの制御信号ＣＤ
によって選択設定可能となっていることが挙げられる。
【００２７】また、本実施例の発振制御装置の第２の特
徴としては、ＶＣＯ１０３の入力段に選択器１０７を設
け、制御部１０６からの制御信号ＣＳによって、ＶＣＯ
１０３の制御電圧Ｖｃとして位相同期ループのループ信
号（ＬＰＦ１０２の出力）または所定電位とを選択供給
できるように構成し、例えば、所定電位として第１の電
源電位Ｖｓｓまたは第２の電源電位Ｖｄｄを与えること
で、それぞれＶＣＯ１０３の最大の発振周波数または最
小の発振周波数を、計測部１０５により計測可能となっ
ていることが挙げられる。
徴としては、ＶＣＯ１０３の入力段に選択器１０７を設
け、制御部１０６からの制御信号ＣＳによって、ＶＣＯ
１０３の制御電圧Ｖｃとして位相同期ループのループ信
号（ＬＰＦ１０２の出力）または所定電位とを選択供給
できるように構成し、例えば、所定電位として第１の電
源電位Ｖｓｓまたは第２の電源電位Ｖｄｄを与えること
で、それぞれＶＣＯ１０３の最大の発振周波数または最
小の発振周波数を、計測部１０５により計測可能となっ
ていることが挙げられる。
【００２８】次に、図２に本実施例の発振制御装置の具
体的な構成図を示す。図２に示す本実施例の発振制御装
置は、従来の技術の説明においても例示したＣＤ−ＲＯ
Ｍ用の信号処理ＬＳＩに適用したものであり、図１にお
ける位相比較器１０１、ＬＰＦ１０２、ＶＣＯ１０３、
分周器１０４、計測部１０５及び選択器１０７を、ＣＤ
−ＲＯＭ用の信号処理ＬＳＩ２００の内部に構成して実
現し（但し、ＬＰＦ１０２の一部は外付け）、図１にお
ける制御部１０６をマイクロプロセッサ等のＣＰＵ２５
０で実現したものである。
体的な構成図を示す。図２に示す本実施例の発振制御装
置は、従来の技術の説明においても例示したＣＤ−ＲＯ
Ｍ用の信号処理ＬＳＩに適用したものであり、図１にお
ける位相比較器１０１、ＬＰＦ１０２、ＶＣＯ１０３、
分周器１０４、計測部１０５及び選択器１０７を、ＣＤ
−ＲＯＭ用の信号処理ＬＳＩ２００の内部に構成して実
現し（但し、ＬＰＦ１０２の一部は外付け）、図１にお
ける制御部１０６をマイクロプロセッサ等のＣＰＵ２５
０で実現したものである。
【００２９】即ち、信号処理ＬＳＩ２００は、位相比較
器１０１を位相比較器２０１に、ＶＣＯ１０３をＶＣＯ
２０３に、分周器１０４を分周器２０４に、計測部１０
５を周波数計測器２０５に、選択器１０７をセレクタ２
０７にそれぞれ置き換え、位相比較器２０１の前段にプ
リスケーラ分周器２２１及び２２２を具備した構成であ
る。
器１０１を位相比較器２０１に、ＶＣＯ１０３をＶＣＯ
２０３に、分周器１０４を分周器２０４に、計測部１０
５を周波数計測器２０５に、選択器１０７をセレクタ２
０７にそれぞれ置き換え、位相比較器２０１の前段にプ
リスケーラ分周器２２１及び２２２を具備した構成であ
る。
【００３０】また、ＬＰＦ１０２は、信号処理ＬＳＩ２
００に外付けの抵抗２１２，２１３及び２１４、並び
に、容量素子２１５と、信号処理ＬＳＩ２００内部の演
算増幅器２１１とを備えたアクティブフィルタで構成し
ている。即ち、位相比較器２０１の出力を外部端子を介
して抵抗２１２の一端に接続し、抵抗２１２の他端と抵
抗２１３の一端を接続し、抵抗２１３の他端と容量素子
２１５の一端を接続し、容量素子２１５の他端と抵抗２
１４の一端を接続し、抵抗２１４の他端を第２の電源電
位Ｖｄｄに接続し、抵抗２１２及び２１３の接続点を外
部端子を介して演算増幅器２１１の入力とし、演算増幅
器２１１の出力を外部端子を介して容量素子２１５及び
抵抗２１４の接続点に接続した構成である。
００に外付けの抵抗２１２，２１３及び２１４、並び
に、容量素子２１５と、信号処理ＬＳＩ２００内部の演
算増幅器２１１とを備えたアクティブフィルタで構成し
ている。即ち、位相比較器２０１の出力を外部端子を介
して抵抗２１２の一端に接続し、抵抗２１２の他端と抵
抗２１３の一端を接続し、抵抗２１３の他端と容量素子
２１５の一端を接続し、容量素子２１５の他端と抵抗２
１４の一端を接続し、抵抗２１４の他端を第２の電源電
位Ｖｄｄに接続し、抵抗２１２及び２１３の接続点を外
部端子を介して演算増幅器２１１の入力とし、演算増幅
器２１１の出力を外部端子を介して容量素子２１５及び
抵抗２１４の接続点に接続した構成である。
【００３１】また、ＣＰＵ２５０から信号処理ＬＳＩ２
００に供給される制御信号として、セレクタ２０７の選
択切換を制御する制御信号ＣＳ、ＶＣＯ２０３の発振周
波数帯域を選択設定する制御信号ＣＢ、並びに、分周器
２０４の分周比１／Ｋを選択設定する制御信号ＣＤがあ
り、これらの制御信号は、ＣＰＵ２５０が発行する信号
処理ＬＳＩ２００の制御コマンドの制御コードである。
また、信号処理ＬＳＩ２００からＣＰＵ２５０に対して
は、周波数計測器２０５の計測結果ＦＭＲが供給され
る。尚、図中、Ｖｓｓは第１の電源電位（接地電位ＧＮ
Ｄ）、Ｖｄｄは第２の電源電位である。
００に供給される制御信号として、セレクタ２０７の選
択切換を制御する制御信号ＣＳ、ＶＣＯ２０３の発振周
波数帯域を選択設定する制御信号ＣＢ、並びに、分周器
２０４の分周比１／Ｋを選択設定する制御信号ＣＤがあ
り、これらの制御信号は、ＣＰＵ２５０が発行する信号
処理ＬＳＩ２００の制御コマンドの制御コードである。
また、信号処理ＬＳＩ２００からＣＰＵ２５０に対して
は、周波数計測器２０５の計測結果ＦＭＲが供給され
る。尚、図中、Ｖｓｓは第１の電源電位（接地電位ＧＮ
Ｄ）、Ｖｄｄは第２の電源電位である。
【００３２】入力信号Ｖｉには、周波数ｆｉが次式で与
えられる信号が供給され、プリスケーラ分周器２２１の
分周比は１／３２、プリスケーラ分周器２２２の分周比
は１／９８に設定されている。
えられる信号が供給され、プリスケーラ分周器２２１の
分周比は１／３２、プリスケーラ分周器２２２の分周比
は１／９８に設定されている。
【数４】 ｆｉ＝１６．９３４４×２／ｎ［ＭＨｚ］ （４） （ｎ＝１のとき８．４６７２［ＭＨｚ］、ｎ＝１６のと
き１３５．４７５２［ＭＨｚ］） また、分周器２０４の分周比１／ＫがＫ＝１で与えられ
るとすれば、内部クロックＩＣＫの周波数は、ｎ＝１の
とき２５．９３０８［ＭＨｚ］、ｎ＝１６のとき４１
４．８９２８［ＭＨｚ］となる。
き１３５．４７５２［ＭＨｚ］） また、分周器２０４の分周比１／ＫがＫ＝１で与えられ
るとすれば、内部クロックＩＣＫの周波数は、ｎ＝１の
とき２５．９３０８［ＭＨｚ］、ｎ＝１６のとき４１
４．８９２８［ＭＨｚ］となる。
【００３３】本実施例の発振制御装置では、ＶＣＯ２０
３は、図３に示すような部分的な重なりを持つ帯域Ａ，
帯域Ｂ，帯域Ｃ及び帯域Ｄの４つの発振周波数帯域を備
えている。ここで、ＶＣＯ２０３の帯域Ａ，帯域Ｂ，帯
域Ｃ及び帯域Ｄの発振周波数帯域は、ＣＰＵ２５０から
の制御信号ＣＢによって一の発振周波数帯域が選択設定
される。尚、図３中の実線で描かれた特性は第２の電源
電位Ｖｄｄ＝５［Ｖ］における制御電圧対発振周波数の
特性であり、点線で描かれた特性は第２の電源電位Ｖｄ
ｄ＝３．３［Ｖ］における制御電圧対発振周波数の特性
である。
３は、図３に示すような部分的な重なりを持つ帯域Ａ，
帯域Ｂ，帯域Ｃ及び帯域Ｄの４つの発振周波数帯域を備
えている。ここで、ＶＣＯ２０３の帯域Ａ，帯域Ｂ，帯
域Ｃ及び帯域Ｄの発振周波数帯域は、ＣＰＵ２５０から
の制御信号ＣＢによって一の発振周波数帯域が選択設定
される。尚、図３中の実線で描かれた特性は第２の電源
電位Ｖｄｄ＝５［Ｖ］における制御電圧対発振周波数の
特性であり、点線で描かれた特性は第２の電源電位Ｖｄ
ｄ＝３．３［Ｖ］における制御電圧対発振周波数の特性
である。
【００３４】また、分周器２０４における分周比１／Ｋ
についても、ＣＰＵ２５０からの制御信号ＣＤによっ
て、Ｋ＝１，２，４，…と選択設定可能であり、ＶＣＯ
２０３の発振周波数帯域の選択設定とは別に、ＰＬＬ回
路としてより細かい設定が可能となっている。
についても、ＣＰＵ２５０からの制御信号ＣＤによっ
て、Ｋ＝１，２，４，…と選択設定可能であり、ＶＣＯ
２０３の発振周波数帯域の選択設定とは別に、ＰＬＬ回
路としてより細かい設定が可能となっている。
【００３５】また、セレクタ２０７における選択切換の
制御は、ＣＰＵ２５０からの制御信号ＣＳによって行わ
れ、該選択切換により、ＶＣＯ２０３の制御電圧Ｖｃと
して位相同期ループのループ信号（ＬＰＦの出力）また
は第１の電源電位Ｖｓｓとを選択供給できる構成であ
る。ここで、ＶＣＯ２０３の制御電圧Ｖｃを、制御信号
ＣＳにより第１の電源電位Ｖｓｓ（接地電位ＧＮＤ）と
した場合には、周波数計測器２０５によってＶＣＯ２０
３が発振可能な最大の発振周波数が計測されることとな
る。尚、セレクタ２０７の一方の入力である第１の電源
電位Ｖｓｓを第２の電源電位Ｖｄｄに変更して構成した
場合には、ＶＣＯ２０３が発振可能な最小の発振周波数
が周波数計測器２０５によって計測されることとなる。
制御は、ＣＰＵ２５０からの制御信号ＣＳによって行わ
れ、該選択切換により、ＶＣＯ２０３の制御電圧Ｖｃと
して位相同期ループのループ信号（ＬＰＦの出力）また
は第１の電源電位Ｖｓｓとを選択供給できる構成であ
る。ここで、ＶＣＯ２０３の制御電圧Ｖｃを、制御信号
ＣＳにより第１の電源電位Ｖｓｓ（接地電位ＧＮＤ）と
した場合には、周波数計測器２０５によってＶＣＯ２０
３が発振可能な最大の発振周波数が計測されることとな
る。尚、セレクタ２０７の一方の入力である第１の電源
電位Ｖｓｓを第２の電源電位Ｖｄｄに変更して構成した
場合には、ＶＣＯ２０３が発振可能な最小の発振周波数
が周波数計測器２０５によって計測されることとなる。
【００３６】次に、本実施例の発振制御装置において行
われる、ＶＣＯ２０３の発振周波数帯域の選択設定及び
分周器２０４の分周比の選択設定について説明する。こ
れらの選択設定は、ＣＤ−ＲＯＭの倍速設定が切り換え
られたときにＣＰＵ２５０が発行する制御コマンドによ
って行われる。
われる、ＶＣＯ２０３の発振周波数帯域の選択設定及び
分周器２０４の分周比の選択設定について説明する。こ
れらの選択設定は、ＣＤ−ＲＯＭの倍速設定が切り換え
られたときにＣＰＵ２５０が発行する制御コマンドによ
って行われる。
【００３７】先ず、ＣＰＵ２５０は、ＶＣＯ２０３の最
大発振周波数をモニタリングするために、制御信号ＣＳ
によりセレクタ２０７の選択制御を行って、ＶＣＯ２０
３の制御電圧Ｖｃとして第１の電源電位Ｖｓｓを与え
る。この時、周波数計測器２０７によりＶＣＯ１０３の
最大発振周波数が計測され、計測結果ＦＭＲとしてＣＰ
Ｕ２５０に送られる。
大発振周波数をモニタリングするために、制御信号ＣＳ
によりセレクタ２０７の選択制御を行って、ＶＣＯ２０
３の制御電圧Ｖｃとして第１の電源電位Ｖｓｓを与え
る。この時、周波数計測器２０７によりＶＣＯ１０３の
最大発振周波数が計測され、計測結果ＦＭＲとしてＣＰ
Ｕ２５０に送られる。
【００３８】次に、ＣＰＵ２５０は、周波数計測器２０
７の計測結果ＦＭＲに基づいて、使用環境（使用温度
等）による温度特性変化やＶＣＯ２０３個体の製造ばら
つきを認識し、その時にＰＬＬ回路が適用される電子機
器の所望の発振周波数をカバーし、且つ、使用温度によ
る特性変化や個体ばらつきに対して最適な発振周波数帯
域を、ＶＣＯ２０３が備える帯域Ａ，帯域Ｂ，帯域Ｃ及
び帯域Ｄの発振周波数帯域から１つ選択し、制御信号Ｃ
ＢによってＶＣＯ２０３を該選択された発振周波数帯域
に設定制御する。
７の計測結果ＦＭＲに基づいて、使用環境（使用温度
等）による温度特性変化やＶＣＯ２０３個体の製造ばら
つきを認識し、その時にＰＬＬ回路が適用される電子機
器の所望の発振周波数をカバーし、且つ、使用温度によ
る特性変化や個体ばらつきに対して最適な発振周波数帯
域を、ＶＣＯ２０３が備える帯域Ａ，帯域Ｂ，帯域Ｃ及
び帯域Ｄの発振周波数帯域から１つ選択し、制御信号Ｃ
ＢによってＶＣＯ２０３を該選択された発振周波数帯域
に設定制御する。
【００３９】ここで、発振周波数の計測結果ＦＭＲが２
つの発振周波数帯域によってカバーされる場合には、そ
れぞれの発振周波数帯域について、該計測結果ＦＭＲの
周波数（最大発振周波数）より低域の周波数マージンが
どれだけあるかを比較して、周波数マージンが大きいほ
うを選択する。尚、周波数計測器２０７によってＶＣＯ
２０３の最小発振周波数を測定する構成とした場合に
は、それぞれの発振周波数帯域について、該計測結果Ｆ
ＭＲの周波数（最小発振周波数）より高域の周波数マー
ジンがどれだけあるかを比較して、周波数マージンが大
きいほうを選択すればよい。
つの発振周波数帯域によってカバーされる場合には、そ
れぞれの発振周波数帯域について、該計測結果ＦＭＲの
周波数（最大発振周波数）より低域の周波数マージンが
どれだけあるかを比較して、周波数マージンが大きいほ
うを選択する。尚、周波数計測器２０７によってＶＣＯ
２０３の最小発振周波数を測定する構成とした場合に
は、それぞれの発振周波数帯域について、該計測結果Ｆ
ＭＲの周波数（最小発振周波数）より高域の周波数マー
ジンがどれだけあるかを比較して、周波数マージンが大
きいほうを選択すればよい。
【００４０】また、分周器２０４の分周比１／Ｋについ
ても、ＶＣＯ２０３の発振周波数帯域の選択設定とは別
に、内部クロックＩＣＫが所望の発振周波数となるよう
に、制御信号ＣＤによってＫ＝１，２，４，…と選択設
定される。
ても、ＶＣＯ２０３の発振周波数帯域の選択設定とは別
に、内部クロックＩＣＫが所望の発振周波数となるよう
に、制御信号ＣＤによってＫ＝１，２，４，…と選択設
定される。
【００４１】以上のように、本実施例の発振制御装置で
は、ＶＣＯ２０３が部分的な重なりを持つ帯域Ａ，帯域
Ｂ，帯域Ｃ及び帯域Ｄの発振周波数帯域を備えているの
で、ＶＣＯ２０３の発振周波数を広範囲な周波数帯域で
使用可能としても、帯域Ａ，帯域Ｂ，帯域Ｃ及び帯域Ｄ
の個々の発振周波数帯域における制御電圧対発振周波数
特性の勾配は小さいので、微小な制御電圧の変化に対す
る周波数変化量を抑制でき、これにより、微小な基板ノ
イズを無視可能とすることができ、ＰＬＬ回路が適用さ
れる電子機器のプレイアビリティを向上させることがで
きる。
は、ＶＣＯ２０３が部分的な重なりを持つ帯域Ａ，帯域
Ｂ，帯域Ｃ及び帯域Ｄの発振周波数帯域を備えているの
で、ＶＣＯ２０３の発振周波数を広範囲な周波数帯域で
使用可能としても、帯域Ａ，帯域Ｂ，帯域Ｃ及び帯域Ｄ
の個々の発振周波数帯域における制御電圧対発振周波数
特性の勾配は小さいので、微小な制御電圧の変化に対す
る周波数変化量を抑制でき、これにより、微小な基板ノ
イズを無視可能とすることができ、ＰＬＬ回路が適用さ
れる電子機器のプレイアビリティを向上させることがで
きる。
【００４２】また、本実施例の発振制御装置では、周波
数計測器２０７によるＶＣＯ２０３の発振周波数計測結
果ＦＭＲに基づき、使用環境（使用温度等）やＶＣＯ２
０３自体の製造ばらつきを認識し、その時のＰＬＬ回路
が適用される電子機器の所望の発振周波数をカバーし、
且つ、分周器２０４の使用温度による特性変化や個体ば
らつきに対して最適な発振周波数帯域を選択設定すると
共に、分周器２０４の分周比を選択設定するので、製造
ばらつき及び温度による特性変化を補正して、ＰＬＬ回
路の使用環境に適合した発振動作を可能とし、ＶＣＯ２
０３のＣ／Ｎを改善することができる。
数計測器２０７によるＶＣＯ２０３の発振周波数計測結
果ＦＭＲに基づき、使用環境（使用温度等）やＶＣＯ２
０３自体の製造ばらつきを認識し、その時のＰＬＬ回路
が適用される電子機器の所望の発振周波数をカバーし、
且つ、分周器２０４の使用温度による特性変化や個体ば
らつきに対して最適な発振周波数帯域を選択設定すると
共に、分周器２０４の分周比を選択設定するので、製造
ばらつき及び温度による特性変化を補正して、ＰＬＬ回
路の使用環境に適合した発振動作を可能とし、ＶＣＯ２
０３のＣ／Ｎを改善することができる。
【００４３】
【発明の効果】以上説明したように、本発明の発振制御
装置によれば、電圧制御発振手段のＣ／Ｎを改善し、電
圧制御発振手段の製造ばらつき及び温度による特性変化
を補正して、電圧制御発振手段または電圧制御発振手段
を含む位相同期ループの使用環境に適合した発振動作を
可能とし、更には適用される電子機器のプレイアビリテ
ィを向上させることができる。
装置によれば、電圧制御発振手段のＣ／Ｎを改善し、電
圧制御発振手段の製造ばらつき及び温度による特性変化
を補正して、電圧制御発振手段または電圧制御発振手段
を含む位相同期ループの使用環境に適合した発振動作を
可能とし、更には適用される電子機器のプレイアビリテ
ィを向上させることができる。
【図１】本発明の一実施例に係る発振制御装置の基本的
な構成図である。
な構成図である。
【図２】実施例の発振制御装置の具体的な構成図であ
る。
る。
【図３】実施例の発振制御装置におけるＶＣＯの制御電
圧対発振周波数の特性を例示する説明図である。
圧対発振周波数の特性を例示する説明図である。
【図４】従来のＶＣＯの制御電圧対発振周波数の特性を
示す説明図である。
示す説明図である。
１０１…位相比較器、１０２…ローパスフィルタ（ＬＰ
Ｆ；Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、１０３…電圧
制御発振器（ＶＣＯ；Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ
ｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、１０４…分周器、１
０５…計測部、１０６…制御部、１０７…選択器、２０
０…ＣＤ−ＲＯＭ用の信号処理ＬＳＩ、２０１…位相比
較器、２１２，２１３，２１４…抵抗、２１５…容量素
子、２１１…演算増幅器、２０３…ＶＣＯ、２０４…分
周器、２０５…周波数計測器、２０７…セレクタ、２２
１，２２２…プリスケーラ分周器、２５０…ＣＰＵ（マ
イクロプロセッサ）、Ｖｉ…入力信号、Ｖｃ…制御電
圧、ＩＣＫ…内部クロック、ＣＳ，ＣＢ，ＣＤ…制御信
号、ＦＭＲ…周波数計測器２０５の計測結果、Ｖｓｓ…
第１の電源電位（接地電位）、Ｖｄｄ…第２の電源電
位。
Ｆ；Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、１０３…電圧
制御発振器（ＶＣＯ；Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ
ｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、１０４…分周器、１
０５…計測部、１０６…制御部、１０７…選択器、２０
０…ＣＤ−ＲＯＭ用の信号処理ＬＳＩ、２０１…位相比
較器、２１２，２１３，２１４…抵抗、２１５…容量素
子、２１１…演算増幅器、２０３…ＶＣＯ、２０４…分
周器、２０５…周波数計測器、２０７…セレクタ、２２
１，２２２…プリスケーラ分周器、２５０…ＣＰＵ（マ
イクロプロセッサ）、Ｖｉ…入力信号、Ｖｃ…制御電
圧、ＩＣＫ…内部クロック、ＣＳ，ＣＢ，ＣＤ…制御信
号、ＦＭＲ…周波数計測器２０５の計測結果、Ｖｓｓ…
第１の電源電位（接地電位）、Ｖｄｄ…第２の電源電
位。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 工藤 守 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニーＬＳＩデザイン株式会社内
Claims (7)
- 【請求項１】 制御電圧により発振周波数が制御され、
部分的な重なりを持つ複数の発振周波数帯域を備える電
圧制御発振手段と、 前記電圧制御発振手段の発振周波数を計測する計測手段
と、 前記計測手段による計測結果及び所望の発振周波数に基
づき、前記電圧制御発振手段の発振周波数帯域を選択し
て設定する制御手段とを有する発振制御装置。 - 【請求項２】 前記電圧制御発振手段の出力信号を設定
された分周比で分周する分周手段を有し、 前記制御手段は、前記計測手段による計測結果及び所望
の発振周波数に基づき、前記電圧制御発振手段の発振周
波数帯域を選択して設定し、前記分周手段の分周比を設
定する請求項１記載の発振制御装置。 - 【請求項３】 前記電圧制御発振手段を含む位相同期ル
ープのループ信号と所定電位とを選択して、前記電圧制
御発振手段への制御電圧とする選択手段を有し、 前記制御手段は、前記選択手段から所定電位の制御電圧
が前記電圧制御発振手段に供給されるときに、前記計測
手段による計測結果を得る請求項１記載の発振制御装
置。 - 【請求項４】 前記電圧制御発振手段の出力信号を設定
された分周比で分周する分周手段と、 前記電圧制御発振手段を含む位相同期ループのループ信
号と所定電位とを選択して、前記電圧制御発振手段への
制御電圧とする選択手段とを有し、 前記制御手段は、前記所望の発振周波数を変更するとき
は、前記選択手段の選択制御を行って前記所定電位の制
御電圧を前記電圧制御発振手段に供給し、前記計測手段
による計測結果を得て、該計測結果及び前記所望の発振
周波数に基づき、前記電圧制御発振手段の発振周波数帯
域を選択して設定し、前記分周手段の分周比を設定する
請求項１記載の発振制御装置。 - 【請求項５】 前記制御手段は、前記電圧制御発振手段
の発振周波数帯域の選択を、該発振周波数帯域における
前記計測結果の周波数より高域の周波数マージンまたは
前記計測結果の周波数より低域の周波数マージンを考慮
して行う請求項１記載の発振制御装置。 - 【請求項６】 前記選択手段に供給される所定電位は、
前記電圧制御発振手段が発振可能な最大発振周波数を得
る第１の基準電位である請求項３記載の発振制御装置。 - 【請求項７】 前記選択手段に供給される所定電位は、
前記電圧制御発振手段が発振可能な最小発振周波数を得
る第２の基準電位である請求項３記載の発振制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9068464A JPH10271001A (ja) | 1997-03-21 | 1997-03-21 | 発振制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9068464A JPH10271001A (ja) | 1997-03-21 | 1997-03-21 | 発振制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10271001A true JPH10271001A (ja) | 1998-10-09 |
Family
ID=13374446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9068464A Pending JPH10271001A (ja) | 1997-03-21 | 1997-03-21 | 発振制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10271001A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279962A (ja) * | 2005-03-28 | 2006-10-12 | Toshiba Corp | 位相同期ループ回路分周比の設定方法 |
| JP2008005141A (ja) * | 2006-06-21 | 2008-01-10 | Sony Corp | 電圧制御発振装置及びその制御方法 |
| JP2009124737A (ja) * | 2009-01-19 | 2009-06-04 | Renesas Technology Corp | 位相同期回路およびそれを用いた半導体集積回路装置 |
| WO2009101792A1 (ja) * | 2008-02-12 | 2009-08-20 | Panasonic Corporation | シンセサイザとこれを用いた受信装置 |
| JP2009194428A (ja) * | 2008-02-12 | 2009-08-27 | Panasonic Corp | シンセサイザと、これを用いた受信装置、および電子機器 |
| JP2012044274A (ja) * | 2010-08-13 | 2012-03-01 | Sony Corp | 位相同期回路および無線通信装置 |
-
1997
- 1997-03-21 JP JP9068464A patent/JPH10271001A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279962A (ja) * | 2005-03-28 | 2006-10-12 | Toshiba Corp | 位相同期ループ回路分周比の設定方法 |
| JP2008005141A (ja) * | 2006-06-21 | 2008-01-10 | Sony Corp | 電圧制御発振装置及びその制御方法 |
| WO2009101792A1 (ja) * | 2008-02-12 | 2009-08-20 | Panasonic Corporation | シンセサイザとこれを用いた受信装置 |
| JP2009194428A (ja) * | 2008-02-12 | 2009-08-27 | Panasonic Corp | シンセサイザと、これを用いた受信装置、および電子機器 |
| US8384449B2 (en) | 2008-02-12 | 2013-02-26 | Panasonic Corporation | Synthesizer and reception device using the same |
| JP2009124737A (ja) * | 2009-01-19 | 2009-06-04 | Renesas Technology Corp | 位相同期回路およびそれを用いた半導体集積回路装置 |
| JP2012044274A (ja) * | 2010-08-13 | 2012-03-01 | Sony Corp | 位相同期回路および無線通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7612624B2 (en) | Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same | |
| GB2293066A (en) | VCO circuit and PLL circuit thereof | |
| JPH02244820A (ja) | Ｐｌｌ回路 | |
| JP2002158538A (ja) | 電圧制御発振器およびその方法 | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| TWI446722B (zh) | 鎖相迴路電路 | |
| JPH10271001A (ja) | 発振制御装置 | |
| JPH10271002A (ja) | 発振制御装置 | |
| JP3270586B2 (ja) | フェーズ・ロックド・ループ回路 | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| JP2004096470A (ja) | 位相ロックドループ回路 | |
| JP7498125B2 (ja) | 発振装置及びシンセサイザシステム | |
| JP2924296B2 (ja) | 内部クロック発生回路 | |
| JP3216610B2 (ja) | プログラマブル水晶発振器 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JPH07162299A (ja) | 位相ロックドループ装置、発振器及び信号処理装置 | |
| JP2002314413A (ja) | 位相同期ループ回路 | |
| JPH10215168A (ja) | Ｖｃｘｏを用いたｐｌｌ発振器 | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| JP2000022532A (ja) | 周波数シンセサイザ | |
| JPH0227627Y2 (ja) | ||
| JP2003110359A (ja) | 電圧制御発振回路及びこれを用いた受信機 | |
| JPS61253904A (ja) | 発振回路 | |
| KR100244434B1 (ko) | 위상 고정 루프 |