JPH10271001A - 発振制御装置 - Google Patents
発振制御装置Info
- Publication number
- JPH10271001A JPH10271001A JP9068464A JP6846497A JPH10271001A JP H10271001 A JPH10271001 A JP H10271001A JP 9068464 A JP9068464 A JP 9068464A JP 6846497 A JP6846497 A JP 6846497A JP H10271001 A JPH10271001 A JP H10271001A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- frequency
- voltage
- control
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 179
- 238000005259 measurement Methods 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【課題】 電圧制御発振手段のC/Nを改善し、製造ば
らつき及び温度による特性変化を補正して、電圧制御発
振手段を含む位相同期ループの使用環境に適合した発振
動作を可能とした発振制御装置を提供することを目的と
する。 【解決手段】 制御部106は、VCO103の発振周
波数のモニタ時には、制御信号CSによってVCO10
3の制御電圧Vcとして所定電位を与え、その時のVC
O103の発振周波数を計測部107により計測する。
次に、制御部106は、計測部107の計測結果FMR
及び所望の発振周波数に基づいて、VCO103の使用
環境(使用温度)やVCO103自体の製造ばらつきを
認識し、VCO103が備える複数の発振周波数帯域か
ら最適な発振周波数帯域を選択し、制御信号CBによっ
てVCO103を該選択された発振周波数帯域に設定す
る。
らつき及び温度による特性変化を補正して、電圧制御発
振手段を含む位相同期ループの使用環境に適合した発振
動作を可能とした発振制御装置を提供することを目的と
する。 【解決手段】 制御部106は、VCO103の発振周
波数のモニタ時には、制御信号CSによってVCO10
3の制御電圧Vcとして所定電位を与え、その時のVC
O103の発振周波数を計測部107により計測する。
次に、制御部106は、計測部107の計測結果FMR
及び所望の発振周波数に基づいて、VCO103の使用
環境(使用温度)やVCO103自体の製造ばらつきを
認識し、VCO103が備える複数の発振周波数帯域か
ら最適な発振周波数帯域を選択し、制御信号CBによっ
てVCO103を該選択された発振周波数帯域に設定す
る。
Description
【0001】
【発明の属する技術分野】本発明は、電圧制御発振手段
を備えた発振制御装置に係り、特に、電圧制御発振手段
のC/Nを改善し、電圧制御発振手段の製造ばらつき及
び温度による特性変化を補正して使用環境に適合した発
振動作を可能とした発振制御装置に関する。
を備えた発振制御装置に係り、特に、電圧制御発振手段
のC/Nを改善し、電圧制御発振手段の製造ばらつき及
び温度による特性変化を補正して使用環境に適合した発
振動作を可能とした発振制御装置に関する。
【0002】
【従来の技術】近年、電子機器の複雑化及び多用途化等
に伴い、多方面で使用されている電子機器において周波
数シンセサイザ、サーボ系の速度制御、或いは検波・復
調等に利用されている位相同期ループ(以下、PLL;
Phase-Locked Loopという)回路についても、発振周波
数が広範囲に亘る周波数帯域で使用可能であることが要
求されてきている。
に伴い、多方面で使用されている電子機器において周波
数シンセサイザ、サーボ系の速度制御、或いは検波・復
調等に利用されている位相同期ループ(以下、PLL;
Phase-Locked Loopという)回路についても、発振周波
数が広範囲に亘る周波数帯域で使用可能であることが要
求されてきている。
【0003】例えば現在、CD−ROM市場はより高速
再生化へ進んでおり、CD−ROM用の信号処理LSI
では、1倍速からより高速再生を実現する超高速のn倍
速、例えば16倍速等まで対応可能なものが要求されて
いる。CD−ROM用の信号処理LSIでは、必要な発
振周波数を得るための手段としてPLL回路を内部に構
成しているが、高速再生を実現するためには、最大発振
周波数の高い電圧制御発振器(以下、VCO;Voltage
Controlled Oscillatorという)を内蔵しなければなら
ない。
再生化へ進んでおり、CD−ROM用の信号処理LSI
では、1倍速からより高速再生を実現する超高速のn倍
速、例えば16倍速等まで対応可能なものが要求されて
いる。CD−ROM用の信号処理LSIでは、必要な発
振周波数を得るための手段としてPLL回路を内部に構
成しているが、高速再生を実現するためには、最大発振
周波数の高い電圧制御発振器(以下、VCO;Voltage
Controlled Oscillatorという)を内蔵しなければなら
ない。
【0004】この場合、n倍速時に必要な発振周波数f
nは、以下の式で求めることができる。
nは、以下の式で求めることができる。
【数1】 fn=4.3218×6×n[MHz] (1) 即ち、オーディオ再生を目的とした1倍速再生では、P
LL回路内部のVCOに要求される発振周波数は約25
[MHz]であり、また、16倍速のCD−ROM用信
号処理で必要となる発振周波数は約415[MHz]で
ある。つまり、1倍速から16倍速を動作させるために
は、VCOの制御電圧を電源電位VssからVddの間
で変化させた場合に、発振周波数を25[MHz]から
415[MHz]とする信号を出力するように構成しな
ければならない。
LL回路内部のVCOに要求される発振周波数は約25
[MHz]であり、また、16倍速のCD−ROM用信
号処理で必要となる発振周波数は約415[MHz]で
ある。つまり、1倍速から16倍速を動作させるために
は、VCOの制御電圧を電源電位VssからVddの間
で変化させた場合に、発振周波数を25[MHz]から
415[MHz]とする信号を出力するように構成しな
ければならない。
【0005】図4には、PLL回路を備えた発振制御装
置における、PLL回路内のVCOの制御電圧Vc
[V]に対する発振周波数f[MHz]の特性を示す。
同図に示すように、電源電位Vdd=5[V]のとき
に、1倍速に要求される発振周波数F1=25[MH
z]を出力する場合の制御電圧Vcに対する発振周波数
faの特性における勾配Δfa/ΔVcは、16倍速に
要求される発振周波数F16=415[MHz]を出力
する場合の制御電圧Vcに対する発振周波数fbの特性
における勾配Δfb/ΔVcと比較して、
置における、PLL回路内のVCOの制御電圧Vc
[V]に対する発振周波数f[MHz]の特性を示す。
同図に示すように、電源電位Vdd=5[V]のとき
に、1倍速に要求される発振周波数F1=25[MH
z]を出力する場合の制御電圧Vcに対する発振周波数
faの特性における勾配Δfa/ΔVcは、16倍速に
要求される発振周波数F16=415[MHz]を出力
する場合の制御電圧Vcに対する発振周波数fbの特性
における勾配Δfb/ΔVcと比較して、
【0006】
【数2】 Δfa/ΔVc < Δfb/ΔVc (2) の関係があり、VCOに要求される発振周波数が広範囲
になる程、制御電圧Vcに対する発振周波数fの特性に
おける勾配Δf/ΔVcが急峻となり、微小な制御電圧
の変化ΔVcに対する周波数変化量Δfが大きくなる。
これにより、微小な基板ノイズが無視できなくなり、い
くら設計者がノイズを低減しても電子機器のプレイアビ
リティは改善されないという事態となる。
になる程、制御電圧Vcに対する発振周波数fの特性に
おける勾配Δf/ΔVcが急峻となり、微小な制御電圧
の変化ΔVcに対する周波数変化量Δfが大きくなる。
これにより、微小な基板ノイズが無視できなくなり、い
くら設計者がノイズを低減しても電子機器のプレイアビ
リティは改善されないという事態となる。
【0007】また、現在のプロセスでは、電源電位Vd
d=3.3[V]が主流となりつつあるが、この場合に
も同様に、図4に示すように、1倍速に要求される発振
周波数F1=25[MHz]を出力する場合の制御電圧
Vcに対する発振周波数fcの特性における勾配Δfc
/ΔVcは、16倍速に要求される発振周波数F16=
415[MHz]を出力する場合の制御電圧Vcに対す
る発振周波数fdの特性における勾配Δfd/ΔVcと
比較して、
d=3.3[V]が主流となりつつあるが、この場合に
も同様に、図4に示すように、1倍速に要求される発振
周波数F1=25[MHz]を出力する場合の制御電圧
Vcに対する発振周波数fcの特性における勾配Δfc
/ΔVcは、16倍速に要求される発振周波数F16=
415[MHz]を出力する場合の制御電圧Vcに対す
る発振周波数fdの特性における勾配Δfd/ΔVcと
比較して、
【0008】
【数3】 Δfc/ΔVc < Δfd/ΔVc (3) の関係があり、しかも、電源電位Vdd=5[V]のと
きに比べて更に急峻な勾配となっている。このように、
微小な基板ノイズが無視できず、ノイズを低減しても電
子機器のプレイアビリティが改善されないという事態
は、今後製造プロセスが進んでいくに従って電源電位が
低くなるため、より顕著なものとなっていくと考えられ
る。
きに比べて更に急峻な勾配となっている。このように、
微小な基板ノイズが無視できず、ノイズを低減しても電
子機器のプレイアビリティが改善されないという事態
は、今後製造プロセスが進んでいくに従って電源電位が
低くなるため、より顕著なものとなっていくと考えられ
る。
【0009】また、VCOには温度変化による特性の変
化があり、常温(25[℃])時の発振周波数に対して
信号処理LSIの推奨動作温度の下限および上限の発振
周波数の変動が大きい。以上のような温度による特性劣
化に加えて、更にVCOの製造ばらつきをも含めて考慮
する場合、最もクリティカルな条件で発振周波数を得る
ためには、VCO単体としては更に高い発振周波数帯域
を狙って設計する必要がある。このため、VCOの上記
の制御電圧対発振周波数特性の勾配はより急峻となり、
C/Nが悪化する事態となる。
化があり、常温(25[℃])時の発振周波数に対して
信号処理LSIの推奨動作温度の下限および上限の発振
周波数の変動が大きい。以上のような温度による特性劣
化に加えて、更にVCOの製造ばらつきをも含めて考慮
する場合、最もクリティカルな条件で発振周波数を得る
ためには、VCO単体としては更に高い発振周波数帯域
を狙って設計する必要がある。このため、VCOの上記
の制御電圧対発振周波数特性の勾配はより急峻となり、
C/Nが悪化する事態となる。
【0010】
【発明が解決しようとする課題】以上のように、従来の
発振制御装置においては、発振周波数を広範囲に亘る周
波数帯域での使用という近年のニーズに対応すべくVC
Oの発振周波数を広範囲とした場合、制御電圧対発振周
波数特性における勾配が急峻で、微小な制御電圧の変化
に対する周波数変化量が大きくなる。これにより、微小
な基板ノイズが無視できなくなり、いくら設計者がノイ
ズを低減しても電子機器のプレイアビリティは改善され
ないという事情があった。
発振制御装置においては、発振周波数を広範囲に亘る周
波数帯域での使用という近年のニーズに対応すべくVC
Oの発振周波数を広範囲とした場合、制御電圧対発振周
波数特性における勾配が急峻で、微小な制御電圧の変化
に対する周波数変化量が大きくなる。これにより、微小
な基板ノイズが無視できなくなり、いくら設計者がノイ
ズを低減しても電子機器のプレイアビリティは改善され
ないという事情があった。
【0011】また、上記事情は、今後製造プロセスが進
んでいくに従って電源電位が低くなるため、より顕著な
ものとなっていくと考えられ、また更に、VCOの温度
による特性劣化や製造ばらつきを考慮した場合、更に高
い発振周波数帯域を狙って設計する必要があることか
ら、VCOの制御電圧対発振周波数特性の勾配はより急
峻となり、C/Nが悪化するという事情があった。
んでいくに従って電源電位が低くなるため、より顕著な
ものとなっていくと考えられ、また更に、VCOの温度
による特性劣化や製造ばらつきを考慮した場合、更に高
い発振周波数帯域を狙って設計する必要があることか
ら、VCOの制御電圧対発振周波数特性の勾配はより急
峻となり、C/Nが悪化するという事情があった。
【0012】本発明は、上記従来の事情に鑑みてなされ
たものであって、電圧制御発振手段を備えた発振制御装
置において、電圧制御発振手段のC/Nを改善し、製造
ばらつき及び温度による特性変化を補正して、電圧制御
発振手段を含む位相同期ループの使用環境に適合した発
振動作を可能とし、更には該位相同期ループが適用され
る電子機器のプレイアビリティを向上させる発振制御装
置を提供することを目的としている。
たものであって、電圧制御発振手段を備えた発振制御装
置において、電圧制御発振手段のC/Nを改善し、製造
ばらつき及び温度による特性変化を補正して、電圧制御
発振手段を含む位相同期ループの使用環境に適合した発
振動作を可能とし、更には該位相同期ループが適用され
る電子機器のプレイアビリティを向上させる発振制御装
置を提供することを目的としている。
【0013】
【課題を解決するための手段】上記課題を解決するため
に、本発明の発振制御装置は、制御電圧により発振周波
数が制御され、部分的な重なりを持つ複数の発振周波数
帯域を備える電圧制御発振手段と、前記電圧制御発振手
段の発振周波数を計測する計測手段と、前記計測手段に
よる計測結果及び所望の発振周波数に基づき、前記電圧
制御発振手段の発振周波数帯域を選択して設定する制御
手段とを具備するものである。
に、本発明の発振制御装置は、制御電圧により発振周波
数が制御され、部分的な重なりを持つ複数の発振周波数
帯域を備える電圧制御発振手段と、前記電圧制御発振手
段の発振周波数を計測する計測手段と、前記計測手段に
よる計測結果及び所望の発振周波数に基づき、前記電圧
制御発振手段の発振周波数帯域を選択して設定する制御
手段とを具備するものである。
【0014】また、本発明の発振制御装置は、前記電圧
制御発振手段の出力信号を設定された分周比で分周する
分周手段を具備し、前記制御手段は、前記計測手段によ
る計測結果及び所望の発振周波数に基づき、前記電圧制
御発振手段の発振周波数帯域を選択して設定し、前記分
周手段の分周比を設定するものである。
制御発振手段の出力信号を設定された分周比で分周する
分周手段を具備し、前記制御手段は、前記計測手段によ
る計測結果及び所望の発振周波数に基づき、前記電圧制
御発振手段の発振周波数帯域を選択して設定し、前記分
周手段の分周比を設定するものである。
【0015】また、本発明の発振制御装置は、前記電圧
制御発振手段を含む位相同期ループのループ信号と所定
電位とを選択して、前記電圧制御発振手段への制御電圧
とする選択手段を具備し、前記制御手段は、前記選択手
段から所定電位の制御電圧が前記電圧制御発振手段に供
給されるときに、前記計測手段による計測結果を得るも
のである。
制御発振手段を含む位相同期ループのループ信号と所定
電位とを選択して、前記電圧制御発振手段への制御電圧
とする選択手段を具備し、前記制御手段は、前記選択手
段から所定電位の制御電圧が前記電圧制御発振手段に供
給されるときに、前記計測手段による計測結果を得るも
のである。
【0016】また、本発明の発振制御装置は、前記電圧
制御発振手段の出力信号を設定された分周比で分周する
分周手段と、前記電圧制御発振手段を含む位相同期ルー
プのループ信号と所定電位とを選択して、前記電圧制御
発振手段への制御電圧とする選択手段とを具備し、前記
制御手段は、前記所望の発振周波数を変更するときは、
前記選択手段の選択制御を行って前記所定電位の制御電
圧を前記電圧制御発振手段に供給し、前記計測手段によ
る計測結果を得て、該計測結果及び前記所望の発振周波
数に基づき、前記電圧制御発振手段の発振周波数帯域を
選択して設定し、前記分周手段の分周比を設定するもの
である。
制御発振手段の出力信号を設定された分周比で分周する
分周手段と、前記電圧制御発振手段を含む位相同期ルー
プのループ信号と所定電位とを選択して、前記電圧制御
発振手段への制御電圧とする選択手段とを具備し、前記
制御手段は、前記所望の発振周波数を変更するときは、
前記選択手段の選択制御を行って前記所定電位の制御電
圧を前記電圧制御発振手段に供給し、前記計測手段によ
る計測結果を得て、該計測結果及び前記所望の発振周波
数に基づき、前記電圧制御発振手段の発振周波数帯域を
選択して設定し、前記分周手段の分周比を設定するもの
である。
【0017】また、本発明の発振制御装置は、前記制御
手段が、前記電圧制御発振手段の発振周波数帯域の選択
を、該発振周波数帯域における前記計測結果の周波数よ
り高域の周波数マージンまたは前記計測結果の周波数よ
り低域の周波数マージンを考慮して行うものである。
手段が、前記電圧制御発振手段の発振周波数帯域の選択
を、該発振周波数帯域における前記計測結果の周波数よ
り高域の周波数マージンまたは前記計測結果の周波数よ
り低域の周波数マージンを考慮して行うものである。
【0018】また、本発明の発振制御装置は、前記選択
手段に供給される所定電位を、前記電圧制御発振手段が
発振可能な最大発振周波数を得る第1の基準電位とした
ものである。
手段に供給される所定電位を、前記電圧制御発振手段が
発振可能な最大発振周波数を得る第1の基準電位とした
ものである。
【0019】更に、本発明の発振制御装置は、前記選択
手段に供給される所定電位を、前記電圧制御発振手段が
発振可能な最小発振周波数を得る第2の基準電位とした
ものである。
手段に供給される所定電位を、前記電圧制御発振手段が
発振可能な最小発振周波数を得る第2の基準電位とした
ものである。
【0020】本発明の発振制御装置では、電圧制御発振
手段が部分的な重なりを持つ複数の発振周波数帯域を備
えているので、電圧制御発振手段の発振周波数を広範囲
な周波数帯域で使用可能としても、個々の発振周波数帯
域における制御電圧対発振周波数特性の勾配を小さくす
ることができ、微小な制御電圧の変化に対する周波数変
化量を抑制できることにより、微小な基板ノイズを無視
可能とすることができ、電圧制御発振手段または電圧制
御発振手段を含む位相同期ループが適用される電子機器
のプレイアビリティを向上させることができる。
手段が部分的な重なりを持つ複数の発振周波数帯域を備
えているので、電圧制御発振手段の発振周波数を広範囲
な周波数帯域で使用可能としても、個々の発振周波数帯
域における制御電圧対発振周波数特性の勾配を小さくす
ることができ、微小な制御電圧の変化に対する周波数変
化量を抑制できることにより、微小な基板ノイズを無視
可能とすることができ、電圧制御発振手段または電圧制
御発振手段を含む位相同期ループが適用される電子機器
のプレイアビリティを向上させることができる。
【0021】また、本発明の発振制御装置では、計測手
段による電圧制御発振手段の発振周波数計測結果及び所
望の発振周波数に基づいて使用環境や電圧制御発振手段
自体の製造ばらつきを認識し、電圧制御発振手段の発振
周波数帯域及び分周手段の分周比を選択設定するので、
電圧制御発振手段の製造ばらつき及び温度による特性変
化を補正して、電圧制御発振手段または電圧制御発振手
段を含む位相同期ループの使用環境に適合した発振動作
を可能とし、電圧制御発振手段のC/Nを改善すること
ができる。
段による電圧制御発振手段の発振周波数計測結果及び所
望の発振周波数に基づいて使用環境や電圧制御発振手段
自体の製造ばらつきを認識し、電圧制御発振手段の発振
周波数帯域及び分周手段の分周比を選択設定するので、
電圧制御発振手段の製造ばらつき及び温度による特性変
化を補正して、電圧制御発振手段または電圧制御発振手
段を含む位相同期ループの使用環境に適合した発振動作
を可能とし、電圧制御発振手段のC/Nを改善すること
ができる。
【0022】また、本発明の発振制御装置では、所望の
発振周波数を変更するときは、選択手段の選択制御を行
って所定電位の制御電圧を電圧制御発振手段に供給し、
その時の計測手段による計測結果を得て、該計測結果及
び所望の発振周波数に基づいて、使用環境や電圧制御発
振手段自体の製造ばらつきを認識し、電圧制御発振手段
の発振周波数帯域及び分周手段の分周比を選択設定する
ので、電圧制御発振手段の製造ばらつき及び温度による
特性変化を補正して、電圧制御発振手段のC/Nを改善
することができる。
発振周波数を変更するときは、選択手段の選択制御を行
って所定電位の制御電圧を電圧制御発振手段に供給し、
その時の計測手段による計測結果を得て、該計測結果及
び所望の発振周波数に基づいて、使用環境や電圧制御発
振手段自体の製造ばらつきを認識し、電圧制御発振手段
の発振周波数帯域及び分周手段の分周比を選択設定する
ので、電圧制御発振手段の製造ばらつき及び温度による
特性変化を補正して、電圧制御発振手段のC/Nを改善
することができる。
【0023】また、本発明の発振制御装置では、選択手
段に供給される所定電位を、電圧制御発振手段が発振可
能な最大発振周波数を得る第1の基準電位、或いは、電
圧制御発振手段が発振可能な最小発振周波数を得る第2
の基準電位とし、制御手段による電圧制御発振手段の発
振周波数帯域の選択を、例えば、該発振周波数帯域にお
ける計測結果の周波数(最小発振周波数)より高域の周
波数マージンまたは計測結果の周波数(最大発振周波
数)より低域の周波数マージンを考慮して行うので、簡
単な制御シーケンスで選択制御を行うことができる。
段に供給される所定電位を、電圧制御発振手段が発振可
能な最大発振周波数を得る第1の基準電位、或いは、電
圧制御発振手段が発振可能な最小発振周波数を得る第2
の基準電位とし、制御手段による電圧制御発振手段の発
振周波数帯域の選択を、例えば、該発振周波数帯域にお
ける計測結果の周波数(最小発振周波数)より高域の周
波数マージンまたは計測結果の周波数(最大発振周波
数)より低域の周波数マージンを考慮して行うので、簡
単な制御シーケンスで選択制御を行うことができる。
【0024】
【発明の実施の形態】以下、本発明の発振制御装置の実
施の形態について、図面を参照して詳細に説明する。図
1は本発明の一実施例に係る発振制御装置の基本的な構
成図である。同図において、本実施例の発振制御装置
は、位相比較器101、ローパスフィルタ(以下、LP
F;Low Pass Filterという)102、電圧制御発振器
(以下、VCOという)103、分周器104、計測部
105、制御部106及び選択器107を備えて構成さ
れている。
施の形態について、図面を参照して詳細に説明する。図
1は本発明の一実施例に係る発振制御装置の基本的な構
成図である。同図において、本実施例の発振制御装置
は、位相比較器101、ローパスフィルタ(以下、LP
F;Low Pass Filterという)102、電圧制御発振器
(以下、VCOという)103、分周器104、計測部
105、制御部106及び選択器107を備えて構成さ
れている。
【0025】位相比較器101、LPF102、VCO
103、分周器104及び選択器107は位相同期ルー
プ(PLL回路)を形成しており、この系に入力信号V
iが加わると、位相比較器101において該入力信号V
iと分周器104の出力である内部クロックICKの周
波数と位相差に対応する誤差電圧が発生する。この誤差
電圧はLPF102により高域成分が除去され、選択器
107を介してVCO103の制御電圧Vcとなり、入
力信号Viと内部クロックICKの周波数差が小さくな
るようにVCO103を制御する。この動作を繰り返し
た後、VCO103の周波数と入力信号Viの周波数と
が一致してロック状態となる。
103、分周器104及び選択器107は位相同期ルー
プ(PLL回路)を形成しており、この系に入力信号V
iが加わると、位相比較器101において該入力信号V
iと分周器104の出力である内部クロックICKの周
波数と位相差に対応する誤差電圧が発生する。この誤差
電圧はLPF102により高域成分が除去され、選択器
107を介してVCO103の制御電圧Vcとなり、入
力信号Viと内部クロックICKの周波数差が小さくな
るようにVCO103を制御する。この動作を繰り返し
た後、VCO103の周波数と入力信号Viの周波数と
が一致してロック状態となる。
【0026】以上が位相同期ループの基本的動作である
が、本実施例の発振制御装置の第1の特徴として、VC
O103が部分的な重なりを持つ複数の発振周波数帯域
を備え、制御部106からの制御信号CBによって一の
発振周波数帯域を選択設定可能となっており、また、分
周器104の分周比も制御部106からの制御信号CD
によって選択設定可能となっていることが挙げられる。
が、本実施例の発振制御装置の第1の特徴として、VC
O103が部分的な重なりを持つ複数の発振周波数帯域
を備え、制御部106からの制御信号CBによって一の
発振周波数帯域を選択設定可能となっており、また、分
周器104の分周比も制御部106からの制御信号CD
によって選択設定可能となっていることが挙げられる。
【0027】また、本実施例の発振制御装置の第2の特
徴としては、VCO103の入力段に選択器107を設
け、制御部106からの制御信号CSによって、VCO
103の制御電圧Vcとして位相同期ループのループ信
号(LPF102の出力)または所定電位とを選択供給
できるように構成し、例えば、所定電位として第1の電
源電位Vssまたは第2の電源電位Vddを与えること
で、それぞれVCO103の最大の発振周波数または最
小の発振周波数を、計測部105により計測可能となっ
ていることが挙げられる。
徴としては、VCO103の入力段に選択器107を設
け、制御部106からの制御信号CSによって、VCO
103の制御電圧Vcとして位相同期ループのループ信
号(LPF102の出力)または所定電位とを選択供給
できるように構成し、例えば、所定電位として第1の電
源電位Vssまたは第2の電源電位Vddを与えること
で、それぞれVCO103の最大の発振周波数または最
小の発振周波数を、計測部105により計測可能となっ
ていることが挙げられる。
【0028】次に、図2に本実施例の発振制御装置の具
体的な構成図を示す。図2に示す本実施例の発振制御装
置は、従来の技術の説明においても例示したCD−RO
M用の信号処理LSIに適用したものであり、図1にお
ける位相比較器101、LPF102、VCO103、
分周器104、計測部105及び選択器107を、CD
−ROM用の信号処理LSI200の内部に構成して実
現し(但し、LPF102の一部は外付け)、図1にお
ける制御部106をマイクロプロセッサ等のCPU25
0で実現したものである。
体的な構成図を示す。図2に示す本実施例の発振制御装
置は、従来の技術の説明においても例示したCD−RO
M用の信号処理LSIに適用したものであり、図1にお
ける位相比較器101、LPF102、VCO103、
分周器104、計測部105及び選択器107を、CD
−ROM用の信号処理LSI200の内部に構成して実
現し(但し、LPF102の一部は外付け)、図1にお
ける制御部106をマイクロプロセッサ等のCPU25
0で実現したものである。
【0029】即ち、信号処理LSI200は、位相比較
器101を位相比較器201に、VCO103をVCO
203に、分周器104を分周器204に、計測部10
5を周波数計測器205に、選択器107をセレクタ2
07にそれぞれ置き換え、位相比較器201の前段にプ
リスケーラ分周器221及び222を具備した構成であ
る。
器101を位相比較器201に、VCO103をVCO
203に、分周器104を分周器204に、計測部10
5を周波数計測器205に、選択器107をセレクタ2
07にそれぞれ置き換え、位相比較器201の前段にプ
リスケーラ分周器221及び222を具備した構成であ
る。
【0030】また、LPF102は、信号処理LSI2
00に外付けの抵抗212,213及び214、並び
に、容量素子215と、信号処理LSI200内部の演
算増幅器211とを備えたアクティブフィルタで構成し
ている。即ち、位相比較器201の出力を外部端子を介
して抵抗212の一端に接続し、抵抗212の他端と抵
抗213の一端を接続し、抵抗213の他端と容量素子
215の一端を接続し、容量素子215の他端と抵抗2
14の一端を接続し、抵抗214の他端を第2の電源電
位Vddに接続し、抵抗212及び213の接続点を外
部端子を介して演算増幅器211の入力とし、演算増幅
器211の出力を外部端子を介して容量素子215及び
抵抗214の接続点に接続した構成である。
00に外付けの抵抗212,213及び214、並び
に、容量素子215と、信号処理LSI200内部の演
算増幅器211とを備えたアクティブフィルタで構成し
ている。即ち、位相比較器201の出力を外部端子を介
して抵抗212の一端に接続し、抵抗212の他端と抵
抗213の一端を接続し、抵抗213の他端と容量素子
215の一端を接続し、容量素子215の他端と抵抗2
14の一端を接続し、抵抗214の他端を第2の電源電
位Vddに接続し、抵抗212及び213の接続点を外
部端子を介して演算増幅器211の入力とし、演算増幅
器211の出力を外部端子を介して容量素子215及び
抵抗214の接続点に接続した構成である。
【0031】また、CPU250から信号処理LSI2
00に供給される制御信号として、セレクタ207の選
択切換を制御する制御信号CS、VCO203の発振周
波数帯域を選択設定する制御信号CB、並びに、分周器
204の分周比1/Kを選択設定する制御信号CDがあ
り、これらの制御信号は、CPU250が発行する信号
処理LSI200の制御コマンドの制御コードである。
また、信号処理LSI200からCPU250に対して
は、周波数計測器205の計測結果FMRが供給され
る。尚、図中、Vssは第1の電源電位(接地電位GN
D)、Vddは第2の電源電位である。
00に供給される制御信号として、セレクタ207の選
択切換を制御する制御信号CS、VCO203の発振周
波数帯域を選択設定する制御信号CB、並びに、分周器
204の分周比1/Kを選択設定する制御信号CDがあ
り、これらの制御信号は、CPU250が発行する信号
処理LSI200の制御コマンドの制御コードである。
また、信号処理LSI200からCPU250に対して
は、周波数計測器205の計測結果FMRが供給され
る。尚、図中、Vssは第1の電源電位(接地電位GN
D)、Vddは第2の電源電位である。
【0032】入力信号Viには、周波数fiが次式で与
えられる信号が供給され、プリスケーラ分周器221の
分周比は1/32、プリスケーラ分周器222の分周比
は1/98に設定されている。
えられる信号が供給され、プリスケーラ分周器221の
分周比は1/32、プリスケーラ分周器222の分周比
は1/98に設定されている。
【数4】 fi=16.9344×2/n[MHz] (4) (n=1のとき8.4672[MHz]、n=16のと
き135.4752[MHz]) また、分周器204の分周比1/KがK=1で与えられ
るとすれば、内部クロックICKの周波数は、n=1の
とき25.9308[MHz]、n=16のとき41
4.8928[MHz]となる。
き135.4752[MHz]) また、分周器204の分周比1/KがK=1で与えられ
るとすれば、内部クロックICKの周波数は、n=1の
とき25.9308[MHz]、n=16のとき41
4.8928[MHz]となる。
【0033】本実施例の発振制御装置では、VCO20
3は、図3に示すような部分的な重なりを持つ帯域A,
帯域B,帯域C及び帯域Dの4つの発振周波数帯域を備
えている。ここで、VCO203の帯域A,帯域B,帯
域C及び帯域Dの発振周波数帯域は、CPU250から
の制御信号CBによって一の発振周波数帯域が選択設定
される。尚、図3中の実線で描かれた特性は第2の電源
電位Vdd=5[V]における制御電圧対発振周波数の
特性であり、点線で描かれた特性は第2の電源電位Vd
d=3.3[V]における制御電圧対発振周波数の特性
である。
3は、図3に示すような部分的な重なりを持つ帯域A,
帯域B,帯域C及び帯域Dの4つの発振周波数帯域を備
えている。ここで、VCO203の帯域A,帯域B,帯
域C及び帯域Dの発振周波数帯域は、CPU250から
の制御信号CBによって一の発振周波数帯域が選択設定
される。尚、図3中の実線で描かれた特性は第2の電源
電位Vdd=5[V]における制御電圧対発振周波数の
特性であり、点線で描かれた特性は第2の電源電位Vd
d=3.3[V]における制御電圧対発振周波数の特性
である。
【0034】また、分周器204における分周比1/K
についても、CPU250からの制御信号CDによっ
て、K=1,2,4,…と選択設定可能であり、VCO
203の発振周波数帯域の選択設定とは別に、PLL回
路としてより細かい設定が可能となっている。
についても、CPU250からの制御信号CDによっ
て、K=1,2,4,…と選択設定可能であり、VCO
203の発振周波数帯域の選択設定とは別に、PLL回
路としてより細かい設定が可能となっている。
【0035】また、セレクタ207における選択切換の
制御は、CPU250からの制御信号CSによって行わ
れ、該選択切換により、VCO203の制御電圧Vcと
して位相同期ループのループ信号(LPFの出力)また
は第1の電源電位Vssとを選択供給できる構成であ
る。ここで、VCO203の制御電圧Vcを、制御信号
CSにより第1の電源電位Vss(接地電位GND)と
した場合には、周波数計測器205によってVCO20
3が発振可能な最大の発振周波数が計測されることとな
る。尚、セレクタ207の一方の入力である第1の電源
電位Vssを第2の電源電位Vddに変更して構成した
場合には、VCO203が発振可能な最小の発振周波数
が周波数計測器205によって計測されることとなる。
制御は、CPU250からの制御信号CSによって行わ
れ、該選択切換により、VCO203の制御電圧Vcと
して位相同期ループのループ信号(LPFの出力)また
は第1の電源電位Vssとを選択供給できる構成であ
る。ここで、VCO203の制御電圧Vcを、制御信号
CSにより第1の電源電位Vss(接地電位GND)と
した場合には、周波数計測器205によってVCO20
3が発振可能な最大の発振周波数が計測されることとな
る。尚、セレクタ207の一方の入力である第1の電源
電位Vssを第2の電源電位Vddに変更して構成した
場合には、VCO203が発振可能な最小の発振周波数
が周波数計測器205によって計測されることとなる。
【0036】次に、本実施例の発振制御装置において行
われる、VCO203の発振周波数帯域の選択設定及び
分周器204の分周比の選択設定について説明する。こ
れらの選択設定は、CD−ROMの倍速設定が切り換え
られたときにCPU250が発行する制御コマンドによ
って行われる。
われる、VCO203の発振周波数帯域の選択設定及び
分周器204の分周比の選択設定について説明する。こ
れらの選択設定は、CD−ROMの倍速設定が切り換え
られたときにCPU250が発行する制御コマンドによ
って行われる。
【0037】先ず、CPU250は、VCO203の最
大発振周波数をモニタリングするために、制御信号CS
によりセレクタ207の選択制御を行って、VCO20
3の制御電圧Vcとして第1の電源電位Vssを与え
る。この時、周波数計測器207によりVCO103の
最大発振周波数が計測され、計測結果FMRとしてCP
U250に送られる。
大発振周波数をモニタリングするために、制御信号CS
によりセレクタ207の選択制御を行って、VCO20
3の制御電圧Vcとして第1の電源電位Vssを与え
る。この時、周波数計測器207によりVCO103の
最大発振周波数が計測され、計測結果FMRとしてCP
U250に送られる。
【0038】次に、CPU250は、周波数計測器20
7の計測結果FMRに基づいて、使用環境(使用温度
等)による温度特性変化やVCO203個体の製造ばら
つきを認識し、その時にPLL回路が適用される電子機
器の所望の発振周波数をカバーし、且つ、使用温度によ
る特性変化や個体ばらつきに対して最適な発振周波数帯
域を、VCO203が備える帯域A,帯域B,帯域C及
び帯域Dの発振周波数帯域から1つ選択し、制御信号C
BによってVCO203を該選択された発振周波数帯域
に設定制御する。
7の計測結果FMRに基づいて、使用環境(使用温度
等)による温度特性変化やVCO203個体の製造ばら
つきを認識し、その時にPLL回路が適用される電子機
器の所望の発振周波数をカバーし、且つ、使用温度によ
る特性変化や個体ばらつきに対して最適な発振周波数帯
域を、VCO203が備える帯域A,帯域B,帯域C及
び帯域Dの発振周波数帯域から1つ選択し、制御信号C
BによってVCO203を該選択された発振周波数帯域
に設定制御する。
【0039】ここで、発振周波数の計測結果FMRが2
つの発振周波数帯域によってカバーされる場合には、そ
れぞれの発振周波数帯域について、該計測結果FMRの
周波数(最大発振周波数)より低域の周波数マージンが
どれだけあるかを比較して、周波数マージンが大きいほ
うを選択する。尚、周波数計測器207によってVCO
203の最小発振周波数を測定する構成とした場合に
は、それぞれの発振周波数帯域について、該計測結果F
MRの周波数(最小発振周波数)より高域の周波数マー
ジンがどれだけあるかを比較して、周波数マージンが大
きいほうを選択すればよい。
つの発振周波数帯域によってカバーされる場合には、そ
れぞれの発振周波数帯域について、該計測結果FMRの
周波数(最大発振周波数)より低域の周波数マージンが
どれだけあるかを比較して、周波数マージンが大きいほ
うを選択する。尚、周波数計測器207によってVCO
203の最小発振周波数を測定する構成とした場合に
は、それぞれの発振周波数帯域について、該計測結果F
MRの周波数(最小発振周波数)より高域の周波数マー
ジンがどれだけあるかを比較して、周波数マージンが大
きいほうを選択すればよい。
【0040】また、分周器204の分周比1/Kについ
ても、VCO203の発振周波数帯域の選択設定とは別
に、内部クロックICKが所望の発振周波数となるよう
に、制御信号CDによってK=1,2,4,…と選択設
定される。
ても、VCO203の発振周波数帯域の選択設定とは別
に、内部クロックICKが所望の発振周波数となるよう
に、制御信号CDによってK=1,2,4,…と選択設
定される。
【0041】以上のように、本実施例の発振制御装置で
は、VCO203が部分的な重なりを持つ帯域A,帯域
B,帯域C及び帯域Dの発振周波数帯域を備えているの
で、VCO203の発振周波数を広範囲な周波数帯域で
使用可能としても、帯域A,帯域B,帯域C及び帯域D
の個々の発振周波数帯域における制御電圧対発振周波数
特性の勾配は小さいので、微小な制御電圧の変化に対す
る周波数変化量を抑制でき、これにより、微小な基板ノ
イズを無視可能とすることができ、PLL回路が適用さ
れる電子機器のプレイアビリティを向上させることがで
きる。
は、VCO203が部分的な重なりを持つ帯域A,帯域
B,帯域C及び帯域Dの発振周波数帯域を備えているの
で、VCO203の発振周波数を広範囲な周波数帯域で
使用可能としても、帯域A,帯域B,帯域C及び帯域D
の個々の発振周波数帯域における制御電圧対発振周波数
特性の勾配は小さいので、微小な制御電圧の変化に対す
る周波数変化量を抑制でき、これにより、微小な基板ノ
イズを無視可能とすることができ、PLL回路が適用さ
れる電子機器のプレイアビリティを向上させることがで
きる。
【0042】また、本実施例の発振制御装置では、周波
数計測器207によるVCO203の発振周波数計測結
果FMRに基づき、使用環境(使用温度等)やVCO2
03自体の製造ばらつきを認識し、その時のPLL回路
が適用される電子機器の所望の発振周波数をカバーし、
且つ、分周器204の使用温度による特性変化や個体ば
らつきに対して最適な発振周波数帯域を選択設定すると
共に、分周器204の分周比を選択設定するので、製造
ばらつき及び温度による特性変化を補正して、PLL回
路の使用環境に適合した発振動作を可能とし、VCO2
03のC/Nを改善することができる。
数計測器207によるVCO203の発振周波数計測結
果FMRに基づき、使用環境(使用温度等)やVCO2
03自体の製造ばらつきを認識し、その時のPLL回路
が適用される電子機器の所望の発振周波数をカバーし、
且つ、分周器204の使用温度による特性変化や個体ば
らつきに対して最適な発振周波数帯域を選択設定すると
共に、分周器204の分周比を選択設定するので、製造
ばらつき及び温度による特性変化を補正して、PLL回
路の使用環境に適合した発振動作を可能とし、VCO2
03のC/Nを改善することができる。
【0043】
【発明の効果】以上説明したように、本発明の発振制御
装置によれば、電圧制御発振手段のC/Nを改善し、電
圧制御発振手段の製造ばらつき及び温度による特性変化
を補正して、電圧制御発振手段または電圧制御発振手段
を含む位相同期ループの使用環境に適合した発振動作を
可能とし、更には適用される電子機器のプレイアビリテ
ィを向上させることができる。
装置によれば、電圧制御発振手段のC/Nを改善し、電
圧制御発振手段の製造ばらつき及び温度による特性変化
を補正して、電圧制御発振手段または電圧制御発振手段
を含む位相同期ループの使用環境に適合した発振動作を
可能とし、更には適用される電子機器のプレイアビリテ
ィを向上させることができる。
【図1】本発明の一実施例に係る発振制御装置の基本的
な構成図である。
な構成図である。
【図2】実施例の発振制御装置の具体的な構成図であ
る。
る。
【図3】実施例の発振制御装置におけるVCOの制御電
圧対発振周波数の特性を例示する説明図である。
圧対発振周波数の特性を例示する説明図である。
【図4】従来のVCOの制御電圧対発振周波数の特性を
示す説明図である。
示す説明図である。
101…位相比較器、102…ローパスフィルタ(LP
F;Low Pass Filter)、103…電圧
制御発振器(VCO;Voltage Control
led Oscillator)、104…分周器、1
05…計測部、106…制御部、107…選択器、20
0…CD−ROM用の信号処理LSI、201…位相比
較器、212,213,214…抵抗、215…容量素
子、211…演算増幅器、203…VCO、204…分
周器、205…周波数計測器、207…セレクタ、22
1,222…プリスケーラ分周器、250…CPU(マ
イクロプロセッサ)、Vi…入力信号、Vc…制御電
圧、ICK…内部クロック、CS,CB,CD…制御信
号、FMR…周波数計測器205の計測結果、Vss…
第1の電源電位(接地電位)、Vdd…第2の電源電
位。
F;Low Pass Filter)、103…電圧
制御発振器(VCO;Voltage Control
led Oscillator)、104…分周器、1
05…計測部、106…制御部、107…選択器、20
0…CD−ROM用の信号処理LSI、201…位相比
較器、212,213,214…抵抗、215…容量素
子、211…演算増幅器、203…VCO、204…分
周器、205…周波数計測器、207…セレクタ、22
1,222…プリスケーラ分周器、250…CPU(マ
イクロプロセッサ)、Vi…入力信号、Vc…制御電
圧、ICK…内部クロック、CS,CB,CD…制御信
号、FMR…周波数計測器205の計測結果、Vss…
第1の電源電位(接地電位)、Vdd…第2の電源電
位。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 工藤 守 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニーLSIデザイン株式会社内
Claims (7)
- 【請求項1】 制御電圧により発振周波数が制御され、
部分的な重なりを持つ複数の発振周波数帯域を備える電
圧制御発振手段と、 前記電圧制御発振手段の発振周波数を計測する計測手段
と、 前記計測手段による計測結果及び所望の発振周波数に基
づき、前記電圧制御発振手段の発振周波数帯域を選択し
て設定する制御手段とを有する発振制御装置。 - 【請求項2】 前記電圧制御発振手段の出力信号を設定
された分周比で分周する分周手段を有し、 前記制御手段は、前記計測手段による計測結果及び所望
の発振周波数に基づき、前記電圧制御発振手段の発振周
波数帯域を選択して設定し、前記分周手段の分周比を設
定する請求項1記載の発振制御装置。 - 【請求項3】 前記電圧制御発振手段を含む位相同期ル
ープのループ信号と所定電位とを選択して、前記電圧制
御発振手段への制御電圧とする選択手段を有し、 前記制御手段は、前記選択手段から所定電位の制御電圧
が前記電圧制御発振手段に供給されるときに、前記計測
手段による計測結果を得る請求項1記載の発振制御装
置。 - 【請求項4】 前記電圧制御発振手段の出力信号を設定
された分周比で分周する分周手段と、 前記電圧制御発振手段を含む位相同期ループのループ信
号と所定電位とを選択して、前記電圧制御発振手段への
制御電圧とする選択手段とを有し、 前記制御手段は、前記所望の発振周波数を変更するとき
は、前記選択手段の選択制御を行って前記所定電位の制
御電圧を前記電圧制御発振手段に供給し、前記計測手段
による計測結果を得て、該計測結果及び前記所望の発振
周波数に基づき、前記電圧制御発振手段の発振周波数帯
域を選択して設定し、前記分周手段の分周比を設定する
請求項1記載の発振制御装置。 - 【請求項5】 前記制御手段は、前記電圧制御発振手段
の発振周波数帯域の選択を、該発振周波数帯域における
前記計測結果の周波数より高域の周波数マージンまたは
前記計測結果の周波数より低域の周波数マージンを考慮
して行う請求項1記載の発振制御装置。 - 【請求項6】 前記選択手段に供給される所定電位は、
前記電圧制御発振手段が発振可能な最大発振周波数を得
る第1の基準電位である請求項3記載の発振制御装置。 - 【請求項7】 前記選択手段に供給される所定電位は、
前記電圧制御発振手段が発振可能な最小発振周波数を得
る第2の基準電位である請求項3記載の発振制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9068464A JPH10271001A (ja) | 1997-03-21 | 1997-03-21 | 発振制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9068464A JPH10271001A (ja) | 1997-03-21 | 1997-03-21 | 発振制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10271001A true JPH10271001A (ja) | 1998-10-09 |
Family
ID=13374446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9068464A Pending JPH10271001A (ja) | 1997-03-21 | 1997-03-21 | 発振制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10271001A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006279962A (ja) * | 2005-03-28 | 2006-10-12 | Toshiba Corp | 位相同期ループ回路分周比の設定方法 |
JP2008005141A (ja) * | 2006-06-21 | 2008-01-10 | Sony Corp | 電圧制御発振装置及びその制御方法 |
JP2009124737A (ja) * | 2009-01-19 | 2009-06-04 | Renesas Technology Corp | 位相同期回路およびそれを用いた半導体集積回路装置 |
WO2009101792A1 (ja) * | 2008-02-12 | 2009-08-20 | Panasonic Corporation | シンセサイザとこれを用いた受信装置 |
JP2009194428A (ja) * | 2008-02-12 | 2009-08-27 | Panasonic Corp | シンセサイザと、これを用いた受信装置、および電子機器 |
JP2012044274A (ja) * | 2010-08-13 | 2012-03-01 | Sony Corp | 位相同期回路および無線通信装置 |
-
1997
- 1997-03-21 JP JP9068464A patent/JPH10271001A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006279962A (ja) * | 2005-03-28 | 2006-10-12 | Toshiba Corp | 位相同期ループ回路分周比の設定方法 |
JP2008005141A (ja) * | 2006-06-21 | 2008-01-10 | Sony Corp | 電圧制御発振装置及びその制御方法 |
WO2009101792A1 (ja) * | 2008-02-12 | 2009-08-20 | Panasonic Corporation | シンセサイザとこれを用いた受信装置 |
JP2009194428A (ja) * | 2008-02-12 | 2009-08-27 | Panasonic Corp | シンセサイザと、これを用いた受信装置、および電子機器 |
US8384449B2 (en) | 2008-02-12 | 2013-02-26 | Panasonic Corporation | Synthesizer and reception device using the same |
JP2009124737A (ja) * | 2009-01-19 | 2009-06-04 | Renesas Technology Corp | 位相同期回路およびそれを用いた半導体集積回路装置 |
JP2012044274A (ja) * | 2010-08-13 | 2012-03-01 | Sony Corp | 位相同期回路および無線通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7612624B2 (en) | Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same | |
GB2293066A (en) | VCO circuit and PLL circuit thereof | |
JPH02244820A (ja) | Pll回路 | |
JP2002158538A (ja) | 電圧制御発振器およびその方法 | |
US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
TWI446722B (zh) | 鎖相迴路電路 | |
JPH10271001A (ja) | 発振制御装置 | |
JPH10271002A (ja) | 発振制御装置 | |
JP3270586B2 (ja) | フェーズ・ロックド・ループ回路 | |
JPH10285027A (ja) | Pll発振回路 | |
JP2004096470A (ja) | 位相ロックドループ回路 | |
JP7498125B2 (ja) | 発振装置及びシンセサイザシステム | |
JP2924296B2 (ja) | 内部クロック発生回路 | |
JP3216610B2 (ja) | プログラマブル水晶発振器 | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
JP2001230670A (ja) | Pll発振回路 | |
JPH07162299A (ja) | 位相ロックドループ装置、発振器及び信号処理装置 | |
JP2002314413A (ja) | 位相同期ループ回路 | |
JPH10215168A (ja) | Vcxoを用いたpll発振器 | |
JP2000010652A (ja) | 周波数シンセサイザー | |
JP2000022532A (ja) | 周波数シンセサイザ | |
JPH0227627Y2 (ja) | ||
JP2003110359A (ja) | 電圧制御発振回路及びこれを用いた受信機 | |
JPS61253904A (ja) | 発振回路 | |
KR100244434B1 (ko) | 위상 고정 루프 |