JP2011040967A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2011040967A JP2011040967A JP2009186066A JP2009186066A JP2011040967A JP 2011040967 A JP2011040967 A JP 2011040967A JP 2009186066 A JP2009186066 A JP 2009186066A JP 2009186066 A JP2009186066 A JP 2009186066A JP 2011040967 A JP2011040967 A JP 2011040967A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- converter
- pass filter
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】 エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を小さくできるPLL回路を提供する。
【解決手段】 基準信号が適正範囲内でロック状態の場合に、初期調整時に、チャージポンプ出力電圧(A)の初期電圧を温度情報Tと共に読み取り、自走周波数設定用電圧(B)が電圧(A)となるようのDAコンバータ又はPWM出力回路9の設定値を調整し、温度特性初期テーブルを生成し、運用中に、温度情報Tにおける電圧(A)の最新電圧に対応する設定値を、温度特性初期テーブルを参照して特定し、初期電圧と最新電圧の設定値の差分で当該テーブルをオフセット補正して自走用温度補正テーブルを生成し、アンロック状態等になると特定された設定値による自走周波数設定用電圧(B)で自走するPLL回路である。
【選択図】 図1
【解決手段】 基準信号が適正範囲内でロック状態の場合に、初期調整時に、チャージポンプ出力電圧(A)の初期電圧を温度情報Tと共に読み取り、自走周波数設定用電圧(B)が電圧(A)となるようのDAコンバータ又はPWM出力回路9の設定値を調整し、温度特性初期テーブルを生成し、運用中に、温度情報Tにおける電圧(A)の最新電圧に対応する設定値を、温度特性初期テーブルを参照して特定し、初期電圧と最新電圧の設定値の差分で当該テーブルをオフセット補正して自走用温度補正テーブルを生成し、アンロック状態等になると特定された設定値による自走周波数設定用電圧(B)で自走するPLL回路である。
【選択図】 図1
Description
本発明は、PLL(Phase Locked Loop)回路に係り、特に、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を小さくするPLL回路に関する。
[従来の技術]
従来のPLL回路には、温度センサを用いて温度情報に基づいて電圧制御発振回路の制御電圧を調整し、温度補償を行うものがあった。
従来のPLL回路には、温度センサを用いて温度情報に基づいて電圧制御発振回路の制御電圧を調整し、温度補償を行うものがあった。
[関連技術]
尚、関連する先行技術として、特開平04−369927号公報「PLL発振器」(出願人:株式会社日立製作所:特許文献1)、特開平07−095069号公報「高速ロックアップ制御付きPLLシンセサイザ」(出願人:富士通株式会社:特許文献2)、特開平07−106960号公報「位相ロックループ回路」(出願人:富士通株式会社:特許文献3)がある。
尚、関連する先行技術として、特開平04−369927号公報「PLL発振器」(出願人:株式会社日立製作所:特許文献1)、特開平07−095069号公報「高速ロックアップ制御付きPLLシンセサイザ」(出願人:富士通株式会社:特許文献2)、特開平07−106960号公報「位相ロックループ回路」(出願人:富士通株式会社:特許文献3)がある。
特許文献1には、PLL発振器において、周囲温度を検出する環境状態検出器を備え、同期状態でメモリに温度情報と制御電圧との関係を記憶し、非同期状態になると、環境状態検出器で検出された温度情報に対応する制御電圧をメモリから読み取り、電圧制御発振器に出力することが示されている。
特許文献2には、PLLシンセサイザにおいて、テストモードでチャネルデータ毎にロックアップさせた時の制御電圧を記憶回路に記憶し、オペレーションモードでチャネルに対応した制御電圧を記憶回路から読み出し、当該制御電圧をVCO(電圧制御発振器)に出力することが示されている。
特許文献3には、PLL回路において、同期外れ又は入力信号断を検出すると、スイッチがループフィルタから温度補償電圧発生回路に切り替え、電圧制御発振器に温度補償電圧発生回路からの出力電圧を供給することが示されている。
しかしながら、上記従来のPLL回路では、温度補償については考慮されているものの、エージング補償(時間的周波数変動の補償)については考慮されておらず、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を極力小さくできるものとはなっていないという問題点があった。
また、従来のPLL回路では、電圧制御発振器の温度ヒステリアス特性(Eh)、温度センサの誤差(Etemp)、A/D変換部の誤差(Ead)、D/A変換部の誤差(Eda)等を加算した累積誤差を含んでいるが、これら誤差を考慮した補正を行うものとはなっていないという問題点があった。
また、特許文献1、3では、同期外れ又は入力信号断の場合に、温度補償による電圧制御発振器への制御電圧の制御が示されているものの、エージング補償に対応できるものとはなっていないという問題点があった。
また、特許文献2では、チャネル毎の制御電圧をVCOに供給するもので、C1,C2の端子を設けて、複雑な制御を行わせるものとなっており、エージング特性を自動補正するものとはなっていないものである。
本発明は上記実情に鑑みて為されたもので、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を小さくできるPLL回路を提供することを目的とする。
上記従来例の問題点を解決するための本発明は、PLL回路であって、入力される制御電圧によって発振周波数を変更する電圧制御発振器と、電圧制御発振器からの出力を分岐して入力し、分周する分周器と、入力される基準信号と分周器からの出力信号との位相を比較し、位相差に基づく信号を出力する位相比較器と、位相比較器からの信号について位相差をパルス幅の電圧で出力するチャージポンプと、チャージポンプからの出力を平滑化する第1のローパスフィルタと、電圧制御発振器に入力される制御電圧を分岐して入力し、デジタルに変換するADコンバータと、設定される設定値に応じてアナログ電圧を出力するDAコンバータと、DAコンバータからの出力を平滑化する第2のローパスフィルタと、第1のローパスフィルタからの出力と第2のローパスフィルタからの出力のいずれかを選択するスイッチと、入力される基準信号を検出する検出回路と、位相比較器からの信号を入力し、ロック状態を検出するロック判定回路と、検出回路からの検出信号を入力し、ロック判定回路からのロック検出信号を入力し、ADコンバータからの制御電圧の値を入力し、設定値をDAコンバータに設定し、スイッチの切り替えを制御するマイクロプロセッサーとを備え、マイクロプロセッサーは、検出回路からの信号に基づいて基準信号入力レベルが適正範囲内であるか否か判定し、ロック判定回路からのロック検出信号に基づいてロック状態を判定し、初期調整時に、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの初期制御電圧を、ADコンバータを介して入力して記憶し、当該初期制御電圧と第2のローパスフィルタからの出力電圧が等しくなるようDAコンバータに設定値を設定すると共に第2のローパスフィルタからの出力を選択するようスイッチを制御し、複数の設定値に対する制御電圧値を初期テーブルとして記憶し、運用中に、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの最新制御電圧を、ADコンバータを介して入力して記憶し、初期テーブルを参照して最新制御電圧の電圧値に対応する設定値をDAコンバータに設定し、運用中に、基準信号入力レベルが適正範囲内でなく、若しくはロック状態でない場合に、第2のローパスフィルタからの出力電圧を選択するようスイッチを制御することを特徴とする。
本発明は、上記PLL回路において、電圧制御発振器の近傍の温度を検出し、検出した温度の情報をマイクロプロセッサーに出力する温度センサを設け、マイクロプロセッサーは、初期調整時に、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの初期制御電圧を、ADコンバータを介して入力して温度の情報と共に記憶し、当該初期制御電圧と第2のローパスフィルタからの出力電圧が等しくなるようDAコンバータに設定値を設定すると共に第2のローパスフィルタからの出力を選択するようスイッチを制御し、複数の設定値に対する制御電圧値を温度の情報と共に温度特性初期テーブルとして記憶し、運用中に、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの最新制御電圧を、ADコンバータを介して入力して温度の情報と共に記憶し、温度特性初期テーブルを参照して温度の情報における最新制御電圧の電圧値に対応する設定値をDAコンバータに設定し、温度の情報における初期制御電圧の電圧値に対応する設定値と温度の情報における最新制御電圧の電圧値に対応する設定値の差分をオフセット量として温度特性初期テーブルをオフセット補正して自走用温度補正テーブルとして記憶することを特徴とする。
本発明は、上記PLL回路において、マイクロプロセッサーは、初期調整時に、初期制御電圧を記憶する場合に、第1のローパスフィルタからの出力電圧を複数回読み取り、偶発誤差を補正して記憶し、複数の設定値に対する制御電圧を初期テーブル又は温度特性初期テーブルに記憶する場合に、第2のローパスフィルタからの出力電圧を複数回読み取り、偶発誤差を補正して記憶し、運用中に、最新制御電圧を記憶する場合に、第1のローパスフィルタからの出力電圧を複数回読み取り、偶発誤差を補正して記憶することを特徴とする。
本発明は、上記PLL回路において、DAコンバータの代わりに、パルス幅変調出力回路を用いたことを特徴とする。
本発明は、上記PLL回路において、スイッチとADコンバータの間に、バッファアンプに設けたことを特徴とする。
本発明は、上記PLL回路において、検出回路は、入力される基準信号の入力レベルを検出するレベル検波回路であることを特徴とする。
本発明は、上記PLL回路において、スイッチと電圧制御発振器との間に第3のローパスフィルタを設けたことを特徴とする。
本発明によれば、入力される制御電圧によって発振周波数を変更する電圧制御発振器と、電圧制御発振器からの出力を分岐して入力し、分周する分周器と、入力される基準信号と分周器からの出力信号との位相を比較し、位相差に基づく信号を出力する位相比較器と、位相比較器からの信号について位相差をパルス幅の電圧で出力するチャージポンプと、チャージポンプからの出力を平滑化する第1のローパスフィルタと、電圧制御発振器に入力される制御電圧を分岐して入力し、デジタルに変換するADコンバータと、設定される設定値に応じてアナログ電圧を出力するDAコンバータと、DAコンバータからの出力を平滑化する第2のローパスフィルタと、第1のローパスフィルタからの出力と第2のローパスフィルタからの出力のいずれかを選択するスイッチと、入力される基準信号を検出する検出回路と、位相比較器からの信号を入力し、ロック状態を検出するロック判定回路と、検出回路からの検出信号を入力し、ロック判定回路からのロック検出信号を入力し、ADコンバータからの制御電圧の値を入力し、設定値をDAコンバータに設定し、スイッチの切り替えを制御するマイクロプロセッサーとを備え、マイクロプロセッサーが、検出回路からの信号に基づいて基準信号入力レベルが適正範囲内であるか否か判定し、ロック判定回路からのロック検出信号に基づいてロック状態を判定し、初期調整時に、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの初期制御電圧を、ADコンバータを介して入力して記憶し、当該初期制御電圧と第2のローパスフィルタからの出力電圧が等しくなるようDAコンバータに設定値を設定すると共に第2のローパスフィルタからの出力を選択するようスイッチを制御し、複数の設定値に対する制御電圧値を初期テーブルとして記憶し、運用中に、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの最新制御電圧を、ADコンバータを介して入力して記憶し、初期テーブルを参照して最新制御電圧の電圧値に対応する設定値をDAコンバータに設定し、運用中に、基準信号入力レベルが適正範囲内でなく、若しくはロック状態でない場合に、第2のローパスフィルタからの出力電圧を選択するようスイッチを制御するPLL回路としているので、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を小さくできる効果がある。
本発明によれば、電圧制御発振器の近傍の温度を検出し、検出した温度の情報をマイクロプロセッサーに出力する温度センサを設け、マイクロプロセッサーが、初期調整時に、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの初期制御電圧を、ADコンバータを介して入力して温度の情報と共に記憶し、当該初期制御電圧と第2のローパスフィルタからの出力電圧が等しくなるようDAコンバータに設定値を設定すると共に第2のローパスフィルタからの出力を選択するようスイッチを制御し、複数の設定値に対する制御電圧値を温度の情報と共に温度特性初期テーブルとして記憶し、運用中に、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの最新制御電圧を、ADコンバータを介して入力して温度の情報と共に記憶し、温度特性初期テーブルを参照して温度の情報における最新制御電圧の電圧値に対応する設定値をDAコンバータに設定し、温度の情報における初期制御電圧の電圧値に対応する設定値と温度の情報における最新制御電圧の電圧値に対応する設定値の差分をオフセット量として温度特性補正テーブルをオフセット補正して自走用温度テーブルとして記憶する上記PLL回路としているので、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に温度補償を考慮して出力周波数変動を小さくできる効果がある。
本発明の実施の形態について図面を参照しながら説明する。
[実施の形態の概要]
本発明の実施の形態に係るPLL回路は、マイクロプロセッサーが、初期調整時には、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの初期制御電圧を、ADコンバータを介して入力して記憶し、当該初期制御電圧と第2のローパスフィルタからの出力電圧が等しくなるようDAコンバータに設定値を設定すると共に第2のローパスフィルタからの出力を選択するようスイッチを制御し、複数の設定値に対する制御電圧値を初期テーブルとして記憶し、運用中には、適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの最新制御電圧を、ADコンバータを介して入力して記憶し、初期テーブルを参照して最新制御電圧の電圧値に対応する設定値をDAコンバータに設定し、更に運用中に、基準信号入力レベルが適正範囲内でなく、若しくはロック状態でない場合に、第2のローパスフィルタからの出力電圧を選択するようスイッチを制御するものであり、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を小さくできるものである。
[実施の形態の概要]
本発明の実施の形態に係るPLL回路は、マイクロプロセッサーが、初期調整時には、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの初期制御電圧を、ADコンバータを介して入力して記憶し、当該初期制御電圧と第2のローパスフィルタからの出力電圧が等しくなるようDAコンバータに設定値を設定すると共に第2のローパスフィルタからの出力を選択するようスイッチを制御し、複数の設定値に対する制御電圧値を初期テーブルとして記憶し、運用中には、適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの最新制御電圧を、ADコンバータを介して入力して記憶し、初期テーブルを参照して最新制御電圧の電圧値に対応する設定値をDAコンバータに設定し、更に運用中に、基準信号入力レベルが適正範囲内でなく、若しくはロック状態でない場合に、第2のローパスフィルタからの出力電圧を選択するようスイッチを制御するものであり、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を小さくできるものである。
また、本発明の実施の形態に係るPLL回路は、マイクロプロセッサーが、初期調整時には、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの初期制御電圧を、ADコンバータを介して入力して温度の情報と共に記憶し、当該初期制御電圧と第2のローパスフィルタからの出力電圧が等しくなるようDAコンバータに設定値を設定すると共に第2のローパスフィルタからの出力を選択するようスイッチを制御し、複数の設定値に対する制御電圧値を温度の情報と共に温度特性初期テーブルとして記憶し、運用中には、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、第1のローパスフィルタからの最新制御電圧を、ADコンバータを介して入力して温度の情報と共に記憶し、温度特性初期テーブルを参照して温度の情報における最新制御電圧の電圧値に対応する設定値をDAコンバータに設定し、温度の情報における初期制御電圧の電圧値に対応する設定値と温度の情報における最新制御電圧の電圧値に対応する設定値の差分をオフセット量として温度特性初期テーブルをオフセット補正して自走用温度補正テーブルとして記憶するものであり、エージング特性を自動補正し、外部基準信号の未接続、規定入力レベル以下の過小レベル入力時又はアンロック時に温度補償を考慮して出力周波数変動を小さくできるものである。
[本PLL回路の構成:図1]
本発明の実施の形態に係るPLL回路について図1を参照しながら説明する。図1は、本発明の実施の形態に係るPLL回路の構成ブロック図である。
本発明の実施の形態に係るPLL回路(本PLL回路)は、図1に示すように、レベル検波回路1と、PLL−IC2と、LPF3と、アナログスイッチ4と、LPF5と、電圧制御発振器6と、バッファアンプ7と、ADコンバータ8と、DAコンバータ又はPWM出力回路9と、マイクロプロセッサー10と、不揮発性メモリ11と、LPF12と、温度センサ13とを基本的に有している。
本発明の実施の形態に係るPLL回路について図1を参照しながら説明する。図1は、本発明の実施の形態に係るPLL回路の構成ブロック図である。
本発明の実施の形態に係るPLL回路(本PLL回路)は、図1に示すように、レベル検波回路1と、PLL−IC2と、LPF3と、アナログスイッチ4と、LPF5と、電圧制御発振器6と、バッファアンプ7と、ADコンバータ8と、DAコンバータ又はPWM出力回路9と、マイクロプロセッサー10と、不揮発性メモリ11と、LPF12と、温度センサ13とを基本的に有している。
尚、LPF3、LPF12、LPF5が請求項における第1、第2、第3のローパスフィルタに相当し、レベル検波回路1が請求項における検出回路に相当し、アナログスイッチ4が請求項におけるスイッチに相当している。
[各部:図2]
本PLL回路の各部について具体的に説明する。
レベル検波回路1は、基準発振器からの基準信号又は外部基準信号(単に「基準信号」とする)を入力し、入力信号のレベルを検出し、検出したレベルの値をマイクロプロセッサー10に出力する。
本PLL回路の各部について具体的に説明する。
レベル検波回路1は、基準発振器からの基準信号又は外部基準信号(単に「基準信号」とする)を入力し、入力信号のレベルを検出し、検出したレベルの値をマイクロプロセッサー10に出力する。
PLL−IC(Intergraded Circuit)2は、電圧制御発振器6からの出力信号を帰還させて分周し、入力される基準信号との位相を比較し、位相差をパルス幅の電圧でLPF3に出力すると共に、ロック状態を判定して判定結果をマイクロプロセッサー10に出力する。
PLL−ICの詳細構成は後述する。また、本実施の形態では、PLL−ICで構成したが、ICではない回路で実現するようにしてもよい。
PLL−ICの詳細構成は後述する。また、本実施の形態では、PLL−ICで構成したが、ICではない回路で実現するようにしてもよい。
LPF(Low Pass Filter)3は、PLL−IC2からの位相差をパルス幅の電圧で出力された出力電圧を平滑化してアナログスイッチ4に出力する。
LPF3及びLPF5は、本PLL回路においてループフィルタを構成するものである。
LPF3及びLPF5は、本PLL回路においてループフィルタを構成するものである。
アナログスイッチ4は、マイクロプロセッサー10からの指示信号によりLPF3からの出力電圧(A)とLPF12からの出力電圧(B)のいずれかを選択してLPF5及びバッファアンプ7に出力する。
具体的には、基準信号入力レベルが適正範囲内でなく、アンロック時には、アナログスイッチ4は、出力電圧(B)を選択するよう切り替え、それ以外は、出力電圧(A)を選択するよう切り替える。尚、PLLロック中は、電圧(A)と電圧(B)が近似電圧となるようマイクロプロセッサー10は制御する。
アナログスイッチ4の切り替え処理については後述する。
具体的には、基準信号入力レベルが適正範囲内でなく、アンロック時には、アナログスイッチ4は、出力電圧(B)を選択するよう切り替え、それ以外は、出力電圧(A)を選択するよう切り替える。尚、PLLロック中は、電圧(A)と電圧(B)が近似電圧となるようマイクロプロセッサー10は制御する。
アナログスイッチ4の切り替え処理については後述する。
LPF5は、アナログスイッチ4からの出力電圧を平滑化して電圧制御発振器6に出力する。
電圧制御発振器(VCO:Voltage Controlled Oscillator)6は、LPF5から入力される電圧に基づいて発振動作を行い、発振信号を出力すると共に、PLL−IC2に帰還出力する。
電圧制御発振器(VCO:Voltage Controlled Oscillator)6は、LPF5から入力される電圧に基づいて発振動作を行い、発振信号を出力すると共に、PLL−IC2に帰還出力する。
バッファアンプ7は、アナログスイッチ4からの出力電圧をバッファし、ADコンバータ8に出力する。
また、バッファアンプ7は、ループフィルタとADコンバータとのアイソレーションを確保し、デジタルノイズが電圧制御発振器6に入力される制御電圧に重畳するのを防止するためのもので、高インピーダンス入力のオペアンプを用いた回路が望ましい。
また、バッファアンプ7は、ループフィルタとADコンバータとのアイソレーションを確保し、デジタルノイズが電圧制御発振器6に入力される制御電圧に重畳するのを防止するためのもので、高インピーダンス入力のオペアンプを用いた回路が望ましい。
AD(Analog/Digital)コンバータ8は、バッファアンプ7からの信号をアナログ値からデジタル値に変換し、マイクロプロセッサー10に出力する。
DA(Digital/Analog)コンバータ又はPWM(Pulse Width Modulation)出力回路9は、マイクロプロセッサー10からのデジタル信号を直接アナログ電圧信号に変換し、若しくは入力されたデジタル信号をパルス幅変調してLPF12経由でアナログ電圧信号に変換して出力する。
DA(Digital/Analog)コンバータ又はPWM(Pulse Width Modulation)出力回路9は、マイクロプロセッサー10からのデジタル信号を直接アナログ電圧信号に変換し、若しくは入力されたデジタル信号をパルス幅変調してLPF12経由でアナログ電圧信号に変換して出力する。
マイクロプロセッサー10は、レベル検波回路1から基準信号の検出されたレベルを入力し、基準信号の接続又は未接続を判定し、接続の場合は基準信号入力レベルが適正範囲内かどうかを判定する。
また、マイクロプロセッサー10は、PLL−IC2からロック検出信号を入力し、ロック状態又はアンロック状態を判定する。
また、マイクロプロセッサー10は、ロック状態の制御電圧の値を、バッファアンプ7、ADコンバータ8を介して認識し、不揮発性メモリ11に書き込むと共に、シリアル通信によりシリアルポートから外部制御装置に出力する。
また、マイクロプロセッサー10は、PLL−IC2からロック検出信号を入力し、ロック状態又はアンロック状態を判定する。
また、マイクロプロセッサー10は、ロック状態の制御電圧の値を、バッファアンプ7、ADコンバータ8を介して認識し、不揮発性メモリ11に書き込むと共に、シリアル通信によりシリアルポートから外部制御装置に出力する。
更に、マイクロプロセッサー10は、ロック状態では、LPF3からの出力電圧(A)とLPF12からの出力電圧(B)とが、等しくなる(近似電圧となる)よう制御する。
そして、マイクロプロセッサー10は、基準信号が未接続或いは基準信号入力レベルが適正範囲外と判定した場合、若しくはアンロック状態となった場合、アナログスイッチ4に対してLPF3からの出力電圧(A)からLPF12からの出力電圧(B)を選択するよう指示信号を出力する。
そして、マイクロプロセッサー10は、基準信号が未接続或いは基準信号入力レベルが適正範囲外と判定した場合、若しくはアンロック状態となった場合、アナログスイッチ4に対してLPF3からの出力電圧(A)からLPF12からの出力電圧(B)を選択するよう指示信号を出力する。
マイクロプロセッサー10は、温度センサ13からの測定温度の値を入力し、温度補正を取り入れて出力電圧(B)の最適化を行う。温度補正を取り入れた制御電圧の最適化処理の詳細については後述する。
外部制御装置は、例えば、パーソナルコンピュータで構成され、入力される制御電圧値が予め設定した判定基準範囲内にあるか否かを検査することで、電圧制御発振器6の周波数可変機能が正常か否かの判定を行う。
不揮発性メモリ11は、EEPROM(Electrically Erasable Programmable Read Only Memory)又はフラッシュメモリ等で構成され、ロック状態における制御電圧をADコンバータ8でデジタル変換された値をマイクロプロセッサー10から書き込まれ、記憶する。
不揮発性メモリ11をマイクロプロセッサー10に対して外付けとしたが、マイクロプロセッサー内部にデータフラッシュ領域を備えるマイクロプロセッサーであれば、内部のデータフラッシュ領域を利用してもよい。
不揮発性メモリ11をマイクロプロセッサー10に対して外付けとしたが、マイクロプロセッサー内部にデータフラッシュ領域を備えるマイクロプロセッサーであれば、内部のデータフラッシュ領域を利用してもよい。
このように、不揮発性メモリ11には、ロック状態の制御電圧値を記憶できるので、生産時の初期制御電圧値を記憶し、運用開始後に定期校正などの際に、外部制御装置が、初期制御電圧と経年変化量を外部制御装置等で判定可能とすることで、電圧制御発振器6のエージング特性量を制御電圧の変化量から逆算するために用いることができ、マージン量が少なくなった(経年変化による補正が限界に近づいている)際に、外部制御装置等から警告アラームを発生させることができる。
LPF12は、DAコンバータ又はPWM出力回路9からの信号を平滑化してアナログスイッチ4に出力電圧(B)として出力する。
温度センサ13は、電圧制御発振器6の近傍の温度を測定し、測定値をマイクロプロセッサー10に出力する。
温度センサ13は、電圧制御発振器6の近傍の温度を測定し、測定値をマイクロプロセッサー10に出力する。
[PLL−ICの構成]
次に、PLL−IC2の構成を説明する。
PLL−IC2は、プログラマブル分周器21と、位相比較器22と、チャージポンプ23と、ロック判定回路24とを有している。
次に、PLL−IC2の構成を説明する。
PLL−IC2は、プログラマブル分周器21と、位相比較器22と、チャージポンプ23と、ロック判定回路24とを有している。
プログラマブル分周器21は、電圧制御発振器6からの出力を分岐して入力し、周波数を1/nにプログラム処理によって分周し、分周した信号を位相比較器22に出力する。
位相比較器22は、基準信号とプログラマブル分周器21で分周された信号を入力し、両信号の位相を比較し、位相差に応じた信号(位相差信号)をチャージポンプ23とロック判定回路24に出力する。
位相比較器22は、基準信号とプログラマブル分周器21で分周された信号を入力し、両信号の位相を比較し、位相差に応じた信号(位相差信号)をチャージポンプ23とロック判定回路24に出力する。
チャージポンプ23は、位相比較器22からの位相差信号について位相差をパルス幅の電圧でLPF3に出力する。
ロック判定回路24は、位相比較器22からの位相差信号を入力し、位相差信号が特定の範囲内であるか(ロック状態であるか否か)を判定し、ロック状態と判定すると、ロック検出信号をマイクロプロセッサー10に出力する。
ロック判定回路24は、位相比較器22からの位相差信号を入力し、位相差信号が特定の範囲内であるか(ロック状態であるか否か)を判定し、ロック状態と判定すると、ロック検出信号をマイクロプロセッサー10に出力する。
[動作概略]
次に、本PLL回路の動作概略について図1を参照しながら説明する。
[初期調整時]
本PLL回路は、基準信号が適正範囲でPLL−IC2に入力され、PLLロック状態の場合に、PLL−IC2からLPF3を介して入力されるチャージポンプ出力電圧(A)の値を複数回読み取り、偶発誤差を補正した値を初期制御電圧として記憶し、次に、アナログスイッチ4を切り替えて、DAコンバータ又はPWM出力回路9に設定する値(設定値)を可変して、自走周波数設定用電圧(B)の値を複数回読み取り、偶発誤差を補正した電圧値が初期制御電圧の値に近くなる値に調整し、制御電圧の値と設定値(DAコンバータ又はPWM出力回路9に設定する値)との対応を初期テーブルに記憶する。
ここで、設定値を可変にする過程で、複数の設定値に対応する制御電圧値を初期テーブルに記憶する。この初期テーブルは、後述の運用中処理で利用される。
次に、本PLL回路の動作概略について図1を参照しながら説明する。
[初期調整時]
本PLL回路は、基準信号が適正範囲でPLL−IC2に入力され、PLLロック状態の場合に、PLL−IC2からLPF3を介して入力されるチャージポンプ出力電圧(A)の値を複数回読み取り、偶発誤差を補正した値を初期制御電圧として記憶し、次に、アナログスイッチ4を切り替えて、DAコンバータ又はPWM出力回路9に設定する値(設定値)を可変して、自走周波数設定用電圧(B)の値を複数回読み取り、偶発誤差を補正した電圧値が初期制御電圧の値に近くなる値に調整し、制御電圧の値と設定値(DAコンバータ又はPWM出力回路9に設定する値)との対応を初期テーブルに記憶する。
ここで、設定値を可変にする過程で、複数の設定値に対応する制御電圧値を初期テーブルに記憶する。この初期テーブルは、後述の運用中処理で利用される。
[運用中]
本PLL回路は、基準信号が適正範囲でPLL−IC2に入力されておらず、PLLロック状態でない場合に、アナログスイッチ4を切り替えて、初期テーブルに記憶されたチャージポンプ出力電圧(A)に対応する設定値をDAコンバータ又はPWM出力回路9に設定して自走させる。
本PLL回路は、基準信号が適正範囲でPLL−IC2に入力されておらず、PLLロック状態でない場合に、アナログスイッチ4を切り替えて、初期テーブルに記憶されたチャージポンプ出力電圧(A)に対応する設定値をDAコンバータ又はPWM出力回路9に設定して自走させる。
また、本PLL回路は、基準信号が適正範囲でPLL−IC2に入力され、PLLロック状態の場合に、PLL−IC2からLPF3を介して入力されるチャージポンプ出力電圧(A)の値を複数回読み取り、偶発誤差を補正した値を最新制御電圧として記憶し、初期テーブルを参照して最新制御電圧値に対応する設定値をDAコンバータ又はPWM出力回路9に設定して更新しておく。
これにより、最新のチャージポンプ出力電圧に追従した自走周波数設定用電圧を、エージング特性を補正して提供でき、アナログスイッチ4を切り替えた時の出力周波数変動を小さくできる。
[温度補正を取り入れた場合の概略処理]
温度補正を取り入れた場合の処理では、本PLL回路は、温度センサ13で温度情報を読み取り、初期調整時には、温度情報と、設定値と制御電圧値を温度特性初期テーブルに記憶し、運用中には、チャージポンプ出力電圧(A)の値を複数回読み取り、偶発誤差を補正した値を最新制御電圧として記憶し、温度特性初期テーブルを参照して最新制御電圧値に対応する設定値をDAコンバータ又はPWM出力回路9に設定して更新しておく。
温度補正を取り入れた場合の処理では、本PLL回路は、温度センサ13で温度情報を読み取り、初期調整時には、温度情報と、設定値と制御電圧値を温度特性初期テーブルに記憶し、運用中には、チャージポンプ出力電圧(A)の値を複数回読み取り、偶発誤差を補正した値を最新制御電圧として記憶し、温度特性初期テーブルを参照して最新制御電圧値に対応する設定値をDAコンバータ又はPWM出力回路9に設定して更新しておく。
これにより、最新のチャージポンプ出力電圧に追従した自走周波数設定用電圧を、エージング特性を補正し、更に温度特性を補正して提供でき、アナログスイッチ4を切り替えた時の出力周波数変動を小さくできる。
以下、具体的処理について図面を参照しながら説明する。
[初期調整処理:図2]
次に、マイクロプロセッサー10における初期調整処理について図2を参照しながら説明する。図2は、初期調整時のフローチャートである。
マイクロプロセッサー10は、初期調整を開始すると(S1)、基準信号源または外部基準信号を接続して、レベル検波回路1からの出力(検出したレベルの値)を入力し、適正信号(適正範囲内の信号)であるか否かの判定処理を行う(S2)。
[初期調整処理:図2]
次に、マイクロプロセッサー10における初期調整処理について図2を参照しながら説明する。図2は、初期調整時のフローチャートである。
マイクロプロセッサー10は、初期調整を開始すると(S1)、基準信号源または外部基準信号を接続して、レベル検波回路1からの出力(検出したレベルの値)を入力し、適正信号(適正範囲内の信号)であるか否かの判定処理を行う(S2)。
そして、マイクロプロセッサー10は、レベル検波回路1から入力された検出したレベルの値が適正範囲内にあるか否かを判定して(S3)、適正範囲内にあれば、基準信号等として適正信号が接続されていると判定し(Yes)、適正範囲内でなければ、適正信号が接続されていないと判定する(No)。
適正信号が接続されていなければ(Noの場合)、処理S2に戻り、適正信号が接続されていれば(Yesの場合)、アナログスイッチ4の入力をLPF3からのチャージポンプ出力電圧側(A)に切り替える指示をマイクロプロセッサー10はアナログスイッチ4に出力する(S4)。
次に、マイクロプロセッサー10は、ロック判定回路24からのロック検出信号を判定する(S5)。PLLロック状態でなければ(Noの場合)、処理S2に戻り、PLLロック状態であれば(Yesの場合)、チャージポンプ出力電圧、すなわち(A)部位電圧を、バッファアンプ7を介してADコンバータ8に入力し、マイクロプロセッサー10は、ADコンバータ8からデジタル変換された電圧値をN回読み取り、その偶発誤差を補正した値を初期コントロール電圧(初期制御電圧)値Vci1として不揮発性メモリ11に記録する(S7)。
偶発誤差の補正とは、N回読み取られた電圧値について、入力電圧値の適正範囲を超える値を採用しないで、平均値を初期コントロール電圧値とするものである。
偶発誤差の補正とは、N回読み取られた電圧値について、入力電圧値の適正範囲を超える値を採用しないで、平均値を初期コントロール電圧値とするものである。
次に、マイクロプロセッサー10は、アナログスイッチ4に対して、入力を自走周波数設定用電圧(B)側に切り替えるよう指示信号を出力する(S8)。
そして、マイクロプロセッサー10は、DAコンバータ又はPWM出力回路9の出力を可変とするよう設定値を設定し、DAコンバータ又はPWM出力回路9からの出力がLPF12を介して自走周波数設定用電圧(B)としてアナログスイッチ4に入力される。
そして、マイクロプロセッサー10は、DAコンバータ又はPWM出力回路9の出力を可変とするよう設定値を設定し、DAコンバータ又はPWM出力回路9からの出力がLPF12を介して自走周波数設定用電圧(B)としてアナログスイッチ4に入力される。
更に、(B)部電圧を、バッファアンプ7を介してADコンバータ8に入力し、マイクロプロセッサー10は、ADコンバータ8からデジタル変換された電圧値をN回読み取り、その偶発誤差を補正した値が不揮発性メモリ11に記録した初期コントロール電圧Vci1に最も近くなるように調整し、調整結果の値を不揮発性メモリ11に初期テーブルとして記録する(S9)。
このようにして、初期調整が終了する(S10)。
このようにして、初期調整が終了する(S10)。
[運用中処理:図3]
次に、本回路におけるマイクロプロセッサー10での運用中の処理について図3を参照しながら説明する。図3は、運用中のフローチャートである。
図2で説明した初期調整時の処理が終了し、マイクロプロセッサー10は、定期的な割り込み、またはポーリング処理による運用制御が開始されると(S11)、基準信号源または外部基準信号の接続状態をレベル検波回路1からの出力で判定する(S12)。
次に、本回路におけるマイクロプロセッサー10での運用中の処理について図3を参照しながら説明する。図3は、運用中のフローチャートである。
図2で説明した初期調整時の処理が終了し、マイクロプロセッサー10は、定期的な割り込み、またはポーリング処理による運用制御が開始されると(S11)、基準信号源または外部基準信号の接続状態をレベル検波回路1からの出力で判定する(S12)。
マイクロプロセッサー10は、レベル検波回路1からの出力により適正信号が接続されているか否かを判定する(S13)。この判定は、図2で説明した処理S2,S3と同様である。
適正信号が接続されていない場合(Noの場合)、マイクロプロセッサー10は、アナログスイッチ4の入力を自走周波数設定用電圧(B)側に切り替える指示信号をアナログスイッチ4に出力する(S17)。アナログスイッチ4が電圧(B)側に切り替えられると、DAコンバータ又はPWM出力回路9には、初期テーブルを参照して、初期コントロール電圧Vci1に対応する設定値が設定される。
適正信号が接続されていない場合(Noの場合)、マイクロプロセッサー10は、アナログスイッチ4の入力を自走周波数設定用電圧(B)側に切り替える指示信号をアナログスイッチ4に出力する(S17)。アナログスイッチ4が電圧(B)側に切り替えられると、DAコンバータ又はPWM出力回路9には、初期テーブルを参照して、初期コントロール電圧Vci1に対応する設定値が設定される。
適正信号が接続されている場合(Yesの場合)、アナログスイッチ4の入力をチャージポンプ出力電圧(A)側に切り替える指示信号をアナログスイッチ4に出力する(S14)。
次に、マイクロプロセッサー10は、ロック判定回路24からのロック検出信号を入力してロック状態を判定する(S15)。
次に、マイクロプロセッサー10は、ロック判定回路24からのロック検出信号を入力してロック状態を判定する(S15)。
PLLロック状態か否かについて判定され(S16)、PLLロック状態でなければ(Noの場合)、自走状態に切替を行うかどうかのモード設定状態を判定し(S17)、当該モード設定状態に従い、切替を行うモード設定であれば(Yesの場合)、アナログスイッチ4の入力を自走周波数設定用電圧側(B側)に切り替える処理(S18)に移行し、切替を行わないモード設定の場合は(Noの場合)、アナログスイッチ4の入力をチャージポンプ出力電圧(A)側にしたまま終了する(S100)。
また、判定処理S16で、PLLロック状態であれば(Yesの場合)、チャージポンプ出力電圧、すなわち、(A)部電圧を、バッファアンプ7を介してADコンバータ8に入力し、マイクロプロセッサー10は、ADコンバータ8からデジタル変換された電圧値をP回読み取り、その偶発誤差を補正した値を最新コントロール電圧(最新制御電圧)値Vclとして不揮発性メモリ11に記録する(S19)。
次に、マイクロプロセッサー10は、DAコンバータ又はPWM出力回路9に設定する値(設定値)を、(B)部電圧値が最新コントロール電圧Vclに最も近くなるような値に更新し(S20)、処理を終了する(S100)。
更新処理は、初期テーブルを参照し、最新コントロール電圧Vclの電圧値に対応する設定値を取得して、DAコンバータ又はPWM出力回路9に設定する。
このようにして、運用中の処理が行われる。
更新処理は、初期テーブルを参照し、最新コントロール電圧Vclの電圧値に対応する設定値を取得して、DAコンバータ又はPWM出力回路9に設定する。
このようにして、運用中の処理が行われる。
上記処理を行うことで、常に基準信号源に同期した状態での最新のチャージポンプ出力電圧(A)に追従した自走周波数設定用電圧(B)を準備することができる。
これにより、エージング特性を自動補正し、アナログスイッチ4を切り替えた際に、出力周波数変動の小さなPLL回路を提供できる。
これにより、エージング特性を自動補正し、アナログスイッチ4を切り替えた際に、出力周波数変動の小さなPLL回路を提供できる。
次に、本PLL回路における温度補正について説明する。
[VC−TCXO温度特性:図4]
電圧制御温度補償水晶発振器(VC−TCXO:Voltage Controlled Temperature Compensated Crystal Oscillator)の温度特性について図4を用いて説明する。図4は、VC−TCXO温度特性の一例を示す図である。
図4に示すように、VC−TCXO温度特性は、例えば、−30〜+85℃が有効で、周波数変化率(ΔF/F[ppm])の幅は、約−0.5〜+0.8ppmとなる。
[VC−TCXO温度特性:図4]
電圧制御温度補償水晶発振器(VC−TCXO:Voltage Controlled Temperature Compensated Crystal Oscillator)の温度特性について図4を用いて説明する。図4は、VC−TCXO温度特性の一例を示す図である。
図4に示すように、VC−TCXO温度特性は、例えば、−30〜+85℃が有効で、周波数変化率(ΔF/F[ppm])の幅は、約−0.5〜+0.8ppmとなる。
尚、図4において、曲線が2本あるのは、例えば、下側が温度を低温から高温に変化させた場合のヒシテリシス特性で、上側が温度を高温から低温に変化させた場合のヒシテリシス特性を示している。
[VC−TCXOのコントロール電圧:図5]
次に、VC−TCXOのロック状態におけるコントロール電圧例について図5を参照しながら説明する。図5は、VC−TCXOのロック状態におけるコントロール電圧例を示す図である。
例えば、図4に示した温度特性を持つVC−TCXOを外部基準信号に同期させたまま温度変化をさせながらコントロール電圧を観測すると、図5のようにな特性カーブが得られる。
尚、図5においても、曲線が2本あるのは、下側が温度を低温から高温に変化させた場合のヒシテリシス特性で、上側が温度を高温から低温に変化させた場合のヒシテリシス特性を示している。
次に、VC−TCXOのロック状態におけるコントロール電圧例について図5を参照しながら説明する。図5は、VC−TCXOのロック状態におけるコントロール電圧例を示す図である。
例えば、図4に示した温度特性を持つVC−TCXOを外部基準信号に同期させたまま温度変化をさせながらコントロール電圧を観測すると、図5のようにな特性カーブが得られる。
尚、図5においても、曲線が2本あるのは、下側が温度を低温から高温に変化させた場合のヒシテリシス特性で、上側が温度を高温から低温に変化させた場合のヒシテリシス特性を示している。
温度センサ13で検出された温度に対して、図5の対応するコントロール電圧を設定すれば、ロック状態を保持できる。よって、温度センサ13での検出温度に対するコントロール電圧を図5のように補正すればよい。
尚、本実施の形態では、温度特性による補正の前に、エージング特性の補正を行うようにしている。
尚、本実施の形態では、温度特性による補正の前に、エージング特性の補正を行うようにしている。
[VC−TCXO自走周波数温度補償特性:図6]
次に、VC−TCXOにおける自走周波数温度補償特性について図6を参照しながら説明する。図6は、VC−TCXOの自走周波数温度補償特性を示す図である。
図5の特性をADコンバータ8でモニタし、DAコンバータ(又はPWM出力回路)9で近似電圧出力を設定するためのテーブルデータ設定例について、10bit分解能のDAコンバータを用いた場合が図6の実線に示されている。
次に、VC−TCXOにおける自走周波数温度補償特性について図6を参照しながら説明する。図6は、VC−TCXOの自走周波数温度補償特性を示す図である。
図5の特性をADコンバータ8でモニタし、DAコンバータ(又はPWM出力回路)9で近似電圧出力を設定するためのテーブルデータ設定例について、10bit分解能のDAコンバータを用いた場合が図6の実線に示されている。
このような情報を生産時に初期値として不揮発性メモリ11に記憶しておく。
そして、運用開始後に、エージング特性により初期値からのズレが生じた場合には、PLLロック状態での最新コントロール電圧とその温度における初期値との差分を図6の破線のように一律オフセットを設け、当該破線のような制御した値で自走周波数設定用電圧を制御する。
そして、運用開始後に、エージング特性により初期値からのズレが生じた場合には、PLLロック状態での最新コントロール電圧とその温度における初期値との差分を図6の破線のように一律オフセットを設け、当該破線のような制御した値で自走周波数設定用電圧を制御する。
例えば、図6において、温度25℃において、実線曲線の特性では、DAコンバータ設定データが「512」であるとすると、エージング特性のズレは、破線曲線の特性で、DAコンバータ設定データが「600」程度となっている。この差分を最新コントロール電圧にオフセットとして設けることで、エージング特性を補正するものである。
[温度補償後のVC−TCXO温度特性:図7]
温度補償後のVC−TCXO温度特性について図7を参照しながら説明する。図7は、温度補償後のVC−TCXO温度特性を示す図である。
本回路単体で図4の特性を持つVC−TCXOに対し、自走周波数設定用電圧(B)を図6の破線のような温度特性で制御することで、図7のような出力周波数偏差の温度特性に補正することができ、図4の無制御状態よりも大幅な高精度化を実現できる。
温度補償後のVC−TCXO温度特性について図7を参照しながら説明する。図7は、温度補償後のVC−TCXO温度特性を示す図である。
本回路単体で図4の特性を持つVC−TCXOに対し、自走周波数設定用電圧(B)を図6の破線のような温度特性で制御することで、図7のような出力周波数偏差の温度特性に補正することができ、図4の無制御状態よりも大幅な高精度化を実現できる。
図7において、補償後特性に幅があるのは、図4に示した電圧制御発振器自体のヒステリシス特性、温度センサ13の温度誤差、DAコンバータ9のビット誤差などの累積によるものであり、求められると精度と許容されるコストに応じて、温度センサ13やDAコンバータ9の精度を適切に選択することで、この累積誤差の絶対値量を制御可能となる。
エージング誤差に関しては、PLLロック中に図6の方式により補正され続けるため、自走開始後からの誤差分しか生じない。
エージング誤差に関しては、PLLロック中に図6の方式により補正され続けるため、自走開始後からの誤差分しか生じない。
[温度補正を取り入れた場合の初期調整処理:図8、図9]
次に、温度補正を取り入れた場合の初期調整時の処理について図8、図9を参照しながら説明する。図8は、温度補正を取り入れた場合の初期調整処理の前半フローチャートであり、図9は、温度補正を取り入れた場合の初期調整処理の後半フローチャートである。
恒温槽内などの安定な温度環境を保持できる状態に、図1の本回路を置き、温度状態が安定になった時点で図8,9に示す内容で温度ポイントにおける初期調整を行う。
次に、温度補正を取り入れた場合の初期調整時の処理について図8、図9を参照しながら説明する。図8は、温度補正を取り入れた場合の初期調整処理の前半フローチャートであり、図9は、温度補正を取り入れた場合の初期調整処理の後半フローチャートである。
恒温槽内などの安定な温度環境を保持できる状態に、図1の本回路を置き、温度状態が安定になった時点で図8,9に示す内容で温度ポイントにおける初期調整を行う。
マイクロプロセッサー10は、特定温度ポイントにおける初期調整を開始すると(S21)、温度センサ13から得られる温度情報をX回読み取り、その偶発誤差を補正した値を温度情報Tとする(S22)。
次に、基準信号源または外部基準信号を接続し、マイクロプロセッサー10は、レベル検波回路1からの出力を入力して判定処理を行う(S23)。判定処理は、適正信号が接続されているか否かを判定する(S24)。
適正信号が接続されていない場合(Noの場合)、処理S22に戻る。
適正信号が接続されていない場合(Noの場合)、処理S22に戻る。
適正信号が接続されている場合(Yesの場合)、マイクロプロセッサー10は、アナログスイッチ4の入力をチャージポンプ出力電圧(A)側に切り替え(S25)、そして、ロック判定回路24からのロック検出信号出力の判定を行う(S26)。
判定処理は、ロック検出信号からPLLロック状態か否かを判定する(S27)。
PLL状態でなければ(Noの場合)、処理S22に戻る。
また、PLLロック状態であれば(Yesの場合)、図9の処理S31に移行する。尚、図8の(C)と図9の(C)は接続している。
PLL状態でなければ(Noの場合)、処理S22に戻る。
また、PLLロック状態であれば(Yesの場合)、図9の処理S31に移行する。尚、図8の(C)と図9の(C)は接続している。
処理S31は、マイクロプロセッサー10が、チャージポンプ出力電圧、すなわち、(A)部電圧をADコンバータ8でN回読み取り、その偶発誤差を補正した値を初期コントロール電圧Vciとして温度情報Tと共に不揮発性メモリ11に記録する(S31)。
次に、マイクロプロセッサー10は、アナログスイッチ4の入力を自走周波数設定用電圧(B)側に切り替える(S32)。
次に、マイクロプロセッサー10は、アナログスイッチ4の入力を自走周波数設定用電圧(B)側に切り替える(S32)。
そして、マイクロプロセッサー10は、DAコンバータ又はPWM出力回路9からの出力を可変にするよう設定値をDAコンバータ又はPWM出力回路9に設定し、ADコンバータ8で(B)部電圧をM回読み取り、その偶発誤差を補正した値が不揮発性メモリ11に記録した初期コントロール電圧Vciに最も近くなるような値に調整し(S33)、調整結果の値を不揮発性メモリ11に記憶する。
このようにして、特定温度ポイントにおける初期調整を完了する(S34)。
システムが要求する精度に応じて温度ポイント数の分、繰り返し実行し、図6の実線をサンプリングしたような温度特性初期テーブルを作成する。
このようにして、特定温度ポイントにおける初期調整を完了する(S34)。
システムが要求する精度に応じて温度ポイント数の分、繰り返し実行し、図6の実線をサンプリングしたような温度特性初期テーブルを作成する。
[温度補正を取り入れた場合の運用中処理:図10、図11]
次に、温度補正を取り入れた場合の運用中の処理について図10、図11を参照しながら説明する。図10は、温度補正を取り入れた場合の運用中処理の前半フローチャートであり、図11は、温度補正を取り入れた場合の運用中処理の後半フローチャートである。
定期的な割り込み、またはポーリング処理により、運用制御を開始すると(S41)、マイクロプロセッサー10は、温度センサ13から得られる温度情報をX回読み取り、その偶発誤差を補正した値を温度情報Tとする(S42)。
次に、温度補正を取り入れた場合の運用中の処理について図10、図11を参照しながら説明する。図10は、温度補正を取り入れた場合の運用中処理の前半フローチャートであり、図11は、温度補正を取り入れた場合の運用中処理の後半フローチャートである。
定期的な割り込み、またはポーリング処理により、運用制御を開始すると(S41)、マイクロプロセッサー10は、温度センサ13から得られる温度情報をX回読み取り、その偶発誤差を補正した値を温度情報Tとする(S42)。
マイクロプロセッサー10は、温度ポイントTに対する自走用温度補正テーブルを参照し、DAコンバータ又はPWM出力回路9におけるDAコンバータまたはPWM出力の設定値を更新する(S43)。
自走用温度補正テーブルは、図6の破線曲線をサンプリングした値が格納されている。図6の破線曲線は、自走周波数温度補償特性に対してエージング補正を行うために、特定の差分を一律にオフセット制御したものである。具体的には、後述する処理S57で、温度特性初期テーブル(図6の実線曲線をサンプリングした値を記憶するテーブル)に特性差分を一律にオフセットとして設けることにより、自走用温度補正テーブルが生成される。
尚、処理S57が実行されていなければ、自走用温度補正テーブルが生成されていないため、温度特性初期テーブルが代用される。
自走用温度補正テーブルは、図6の破線曲線をサンプリングした値が格納されている。図6の破線曲線は、自走周波数温度補償特性に対してエージング補正を行うために、特定の差分を一律にオフセット制御したものである。具体的には、後述する処理S57で、温度特性初期テーブル(図6の実線曲線をサンプリングした値を記憶するテーブル)に特性差分を一律にオフセットとして設けることにより、自走用温度補正テーブルが生成される。
尚、処理S57が実行されていなければ、自走用温度補正テーブルが生成されていないため、温度特性初期テーブルが代用される。
そして、マイクロプロセッサー10は、基準信号源または外部基準信号の接続状態を、レベル検波回路1からの出力について判定処理を行う(S44)。
判定処理は、レベル検波回路1からの出力から適正信号が接続されているか否かを判定し(S45)、適正信号が接続されていない場合(Noの場合)、図11の処理S54に移行する。
尚、図10の(D)(E)は、図11の(D)(E)に接続している。
判定処理は、レベル検波回路1からの出力から適正信号が接続されているか否かを判定し(S45)、適正信号が接続されていない場合(Noの場合)、図11の処理S54に移行する。
尚、図10の(D)(E)は、図11の(D)(E)に接続している。
マイクロプロセッサー10は、アナログスイッチ4の入力を自走周波数設定用電圧(B)側に切り替え(S54)、本処理を終了する。
また、適正信号が接続されている場合(Yesの場合)、マイクロプロセッサー10は、アナログスイッチ4の入力をチャージポンプ出力電圧(A)側に切り替える(S46)。
また、適正信号が接続されている場合(Yesの場合)、マイクロプロセッサー10は、アナログスイッチ4の入力をチャージポンプ出力電圧(A)側に切り替える(S46)。
そして、マイクロプロセッサー10は、ロック判定回路24のロック検出信号出力の判定を行う(S51)。
判定処理は、ロック検出信号からPLLロック状態か否かを判定する(S52)。
PLL状態でなければ(Noの場合)、自走状態に切替を行うかどうかのモード設定状態を判定し(S53)、当該モード設定状態に従い、切替を行うモード設定であれば(Yesの場合)、アナログスイッチ4の入力を自走周波数設定用電圧側(B側)に切り替え(S54)、切替を行わないモード設定の場合(Noの場合)は、アナログスイッチ4の入力をチャージポンプ出力(A)側にしたまま割り込み、またはポーリング処理を終了する(S58)。
PLL状態でなければ(Noの場合)、自走状態に切替を行うかどうかのモード設定状態を判定し(S53)、当該モード設定状態に従い、切替を行うモード設定であれば(Yesの場合)、アナログスイッチ4の入力を自走周波数設定用電圧側(B側)に切り替え(S54)、切替を行わないモード設定の場合(Noの場合)は、アナログスイッチ4の入力をチャージポンプ出力(A)側にしたまま割り込み、またはポーリング処理を終了する(S58)。
また、判定処理S52において、PLLロック状態であれば(Yesの場合)、マイクロプロセッサー10は、チャージポンプ出力電圧、すなわち、(A)部電圧をADコンバータ8でP回読み取り、その偶発誤差を補正した値を最新コントロール電圧Vclとして温度情報Tと共に不揮発性メモリ11に記録する(S55)。
次に、マイクロプロセッサー10は、DAコンバータ又はPWM出力回路9に設定する値(設定値)を、(B)部電圧値が最新コントロール電圧Vclに最も近くなるような値に更新する(S56)。
具体的には、温度情報Tにおける最新コントロール電圧Vclの電圧値に対応する設定値を温度特性初期テーブルから読み取り、DAコンバータ又はPWM出力回路9に設定する。
具体的には、温度情報Tにおける最新コントロール電圧Vclの電圧値に対応する設定値を温度特性初期テーブルから読み取り、DAコンバータ又はPWM出力回路9に設定する。
そして、マイクロプロセッサー10は、温度特性初期テーブルの温度情報Tにおける初期コントロール電圧Vciに対応する設定値を読み取り、更に、温度特性初期テーブルの温度情報Tにおける最新コントロール電圧Vclに対応する設定値を読み取り、両者の差分に相当する値を、一律にオフセット量として全温度範囲に渡って初期値テーブルをオフセット補正し、自走用温度補正テーブルとして不揮発性メモリ11に記憶し(S57)、割り込み、またはポーリング処理を終了する(S58)。このようにして、自走用温度補正テーブルが生成される。
ここで、温度特性初期テーブルは、図6の実線曲線の値をサンプリングしたものであり、差分は、図6の矢印「↑」部分となる。
また、初期値テーブルをオフセット補正するとは、図6の破線曲線のようなオフセット補正を行うことである。この図6の破線曲線の値をサンプリングしたものが、自走用温度補正テーブルとなる。
また、初期値テーブルをオフセット補正するとは、図6の破線曲線のようなオフセット補正を行うことである。この図6の破線曲線の値をサンプリングしたものが、自走用温度補正テーブルとなる。
[温度センサ誤差:図12]
図12は、温度センサ誤差を示す図である。図12では、横軸が温度で、縦軸が温度誤差を示している。
次に、図7における累積誤差について図12を参照しながら説明する。
例えば、−30〜+85℃の動作温度範囲において、下記の条件としたときの累積誤差を見積もる。
(1)VC−TCXO温度ヒステリシス特性(Eh)を最大±0.2ppmとし、(2)VC−TCXO周波数可変範囲を最大±5.0ppm(例えば、コントロール電圧が1.5V±1.0Vの範囲で)とし、(3)温度センサ誤差例(Etemp)は、最大で±1.0℃(−10〜+80℃において、図4の特性で考えると最大±0.15ppm相当と換算)、最大で±1.1℃(+80〜+85℃において、図4の特性で考えると最大±0.15ppm相当と換算)、最大で±1.7℃(−30〜−10℃において、図4の特性で考えると最大±0.1ppm相当と換算)とする。
図12は、温度センサ誤差を示す図である。図12では、横軸が温度で、縦軸が温度誤差を示している。
次に、図7における累積誤差について図12を参照しながら説明する。
例えば、−30〜+85℃の動作温度範囲において、下記の条件としたときの累積誤差を見積もる。
(1)VC−TCXO温度ヒステリシス特性(Eh)を最大±0.2ppmとし、(2)VC−TCXO周波数可変範囲を最大±5.0ppm(例えば、コントロール電圧が1.5V±1.0Vの範囲で)とし、(3)温度センサ誤差例(Etemp)は、最大で±1.0℃(−10〜+80℃において、図4の特性で考えると最大±0.15ppm相当と換算)、最大で±1.1℃(+80〜+85℃において、図4の特性で考えると最大±0.15ppm相当と換算)、最大で±1.7℃(−30〜−10℃において、図4の特性で考えると最大±0.1ppm相当と換算)とする。
(4)ADコンバータ絶対精度例10bit品(Ead)は、最大で±3LSB(0〜3.0V範囲で、±0.79mV相当、0.04ppm相当と換算)とし、(5)DAコンバータ積分非直線性誤差10bit品(Eda)は、最大で±4LSB(0〜3.0V範囲で、±11.72mV相当、0.06ppm相当と換算)とする。
従って、単純計算で考えても誤差の見積り式は、以下のようになる。
Eh+(Etemp+Ead)×2+Eda=±0.64ppm max
この誤差の見積り式を動作温度範囲全領域に渡って実現できることになり、図4の特性から改善を図ることができる。
EtempとEadを2倍にしたのは、初期調整時の誤差と運用測定時の誤差があるためである。
Eh+(Etemp+Ead)×2+Eda=±0.64ppm max
この誤差の見積り式を動作温度範囲全領域に渡って実現できることになり、図4の特性から改善を図ることができる。
EtempとEadを2倍にしたのは、初期調整時の誤差と運用測定時の誤差があるためである。
また、Eh、Etemp、Eadなどの誤差項目に関しては、上記フローチャート中に示したように、ソフト的な偶発誤差補正(例えば、平均値補正、平均二乗偏差(RMS)補正、標準偏差補正など)を取り入れて、更に高精度化を図ることができ、温度範囲毎に各誤差項目の影響度合により補正の重み付けを変えて制御を行うこともできる。
[狭帯域電圧制御発振器における温度補償例:図13]
狭帯域電圧制御発振器を用いる場合の温度補償例について図13を参照しながら説明する。図13は、狭帯域電圧制御発振器における温度補償例を示す図である。
図13に示すように、狭帯域電圧制御発振器として、周波数可変範囲が狭帯域のVCXO、VC−TCXO、VC−OCXOなどを用いるPLL回路の場合は、温度補正カーブは一種類(例えば、図13のF2の曲線)で制御可能である。
狭帯域電圧制御発振器を用いる場合の温度補償例について図13を参照しながら説明する。図13は、狭帯域電圧制御発振器における温度補償例を示す図である。
図13に示すように、狭帯域電圧制御発振器として、周波数可変範囲が狭帯域のVCXO、VC−TCXO、VC−OCXOなどを用いるPLL回路の場合は、温度補正カーブは一種類(例えば、図13のF2の曲線)で制御可能である。
例えば、3つの周波数(F1,F2,F3)に対する補正値が温度によらず、一定のオフセット調整だけで制御可能な場合は、図13におけるOFS1,OFS2のようなオフセット量を不揮発性メモリ11に記録し、その値を用いて周波数特性の補正を行うことができる。
[広帯域電圧制御発振器における温度補償例:図14]
広帯域電圧制御発振器を用いる場合の温度補償例について図14を参照しながら説明する。図14は、広帯域電圧制御発振器における温度補償例を示す図である。
図14に示すように、広帯域電圧制御発振器を用いるPLL回路の場合は、周波数特性に関しても補償する必要がある。
図14において、F1,F2,F3の特性を各々不揮発性メモリ11に記憶し、それに基づいて補正する。周波数帯域や装置に求められる精度に応じて、測定周波数ポイントを増やしてもよいし、ソフトウェア処理にて、例えばF1とF2の中間周波数の場合には直線補間で近似値を求めて使用することができる。狭帯域の場合に一律にオフセット補正したのとは異なる。
広帯域電圧制御発振器を用いる場合の温度補償例について図14を参照しながら説明する。図14は、広帯域電圧制御発振器における温度補償例を示す図である。
図14に示すように、広帯域電圧制御発振器を用いるPLL回路の場合は、周波数特性に関しても補償する必要がある。
図14において、F1,F2,F3の特性を各々不揮発性メモリ11に記憶し、それに基づいて補正する。周波数帯域や装置に求められる精度に応じて、測定周波数ポイントを増やしてもよいし、ソフトウェア処理にて、例えばF1とF2の中間周波数の場合には直線補間で近似値を求めて使用することができる。狭帯域の場合に一律にオフセット補正したのとは異なる。
[実施の形態の効果]
本PLL回路によれば、マイクロプロセッサー10が、初期調整時には、基準信号入力レベルが適正範囲内であってロック状態の場合に、LPF3からの出力を選択するようアナログスイッチ4を制御し、LPF3からの初期制御電圧を、ADコンバータ8を介して入力して記憶し、当該初期制御電圧とLPF12からの出力電圧が等しくなるようDAコンバータ又はPWM出力回路9に設定値を設定すると共にLPF12からの出力を選択するようアナログスイッチ4を制御し、複数の設定値に対する制御電圧値を初期テーブルとして記憶し、運用中には、基準信号入力レベルが適正範囲内であってロック状態の場合に、LPF3からの出力を選択するようアナログスイッチ4を制御し、LPF3からの最新制御電圧を、ADコンバータ8を介して入力して記憶し、初期テーブルを参照して最新制御電圧の電圧値に対応する設定値をDAコンバータ又はPWM出力回路9に設定し、更に運用中に、基準信号入力レベルが適正範囲内でなく、若しくはロック状態でない場合に、LPF12からの出力電圧を選択するようアナログスイッチ4を制御するものであり、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を小さくできるものである効果がある。
本PLL回路によれば、マイクロプロセッサー10が、初期調整時には、基準信号入力レベルが適正範囲内であってロック状態の場合に、LPF3からの出力を選択するようアナログスイッチ4を制御し、LPF3からの初期制御電圧を、ADコンバータ8を介して入力して記憶し、当該初期制御電圧とLPF12からの出力電圧が等しくなるようDAコンバータ又はPWM出力回路9に設定値を設定すると共にLPF12からの出力を選択するようアナログスイッチ4を制御し、複数の設定値に対する制御電圧値を初期テーブルとして記憶し、運用中には、基準信号入力レベルが適正範囲内であってロック状態の場合に、LPF3からの出力を選択するようアナログスイッチ4を制御し、LPF3からの最新制御電圧を、ADコンバータ8を介して入力して記憶し、初期テーブルを参照して最新制御電圧の電圧値に対応する設定値をDAコンバータ又はPWM出力回路9に設定し、更に運用中に、基準信号入力レベルが適正範囲内でなく、若しくはロック状態でない場合に、LPF12からの出力電圧を選択するようアナログスイッチ4を制御するものであり、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を小さくできるものである効果がある。
また、本発明の実施の形態に係るPLL回路は、マイクロプロセッサー10が、初期調整時には、基準信号入力レベルが適正範囲内であってロック状態の場合に、LPF3からの出力を選択するようアナログスイッチ4を制御し、LPF3からの初期制御電圧を、ADコンバータ8を介して入力して温度の情報と共に記憶し、当該初期制御電圧とLPF12からの出力電圧が等しくなるようDAコンバータ又はPWM出力回路9に設定値を設定すると共にLPF12からの出力を選択するようアナログスイッチ4を制御し、複数の設定値に対する制御電圧値を温度の情報と共に温度特性初期テーブルとして記憶し、運用中には、基準信号入力レベルが適正範囲内であってロック状態の場合に、LPF3からの出力を選択するようアナログスイッチ4を制御し、LPF3からの最新制御電圧を、ADコンバータ8を介して入力して温度の情報と共に記憶し、温度特性初期テーブルを参照して温度の情報における最新制御電圧の電圧値に対応する設定値をDAコンバータ又はPWM出力回路9に設定し、温度の情報における初期制御電圧の電圧値に対応する設定値と温度の情報における最新制御電圧の電圧値に対応する設定値の差分をオフセット量として温度特性初期テーブルをオフセット補正して自走用温度補正テーブルとして記憶するものであり、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に温度補償を考慮して出力周波数変動を小さくできる効果がある。
本発明は、エージング特性を自動補正し、外部基準信号の未接続又はアンロック時に出力周波数変動を小さくできるPLL回路に好適である。
1…レベル検波回路、 2…PLL−IC、 3…LPF、 4…アナログスイッチ、 5…LPF、 6…電圧制御発振器、 7…バッファアンプ、 8…ADコンバータ、 9…DAコンバータ又はPWM出力回路、 10…マイクロプロセッサー、 11…不揮発性メモリ、 12…LPF、 13…温度センサ
Claims (7)
- PLL回路であって、
入力される制御電圧によって発振周波数を変更する電圧制御発振器と、
前記電圧制御発振器からの出力を分岐して入力し、分周する分周器と、
入力される基準信号と前記分周器からの出力信号との位相を比較し、位相差に基づく信号を出力する位相比較器と、
前記位相比較器からの信号について位相差をパルス幅の電圧で出力するチャージポンプと、
前記チャージポンプからの出力を平滑化する第1のローパスフィルタと、
前記電圧制御発振器に入力される制御電圧を分岐して入力し、デジタルに変換するADコンバータと、
設定される設定値に応じてアナログ電圧を出力するDAコンバータと、
前記DAコンバータからの出力を平滑化する第2のローパスフィルタと、
前記第1のローパスフィルタからの出力と前記第2のローパスフィルタからの出力のいずれかを選択するスイッチと、
入力される前記基準信号を検出する検出回路と、
前記位相比較器からの信号を入力し、ロック状態を検出するロック判定回路と、
前記検出回路からの検出信号を入力し、前記ロック判定回路からのロック検出信号を入力し、前記ADコンバータからの制御電圧の値を入力し、設定値を前記DAコンバータに設定し、前記スイッチの切り替えを制御するマイクロプロセッサーとを備え、
前記マイクロプロセッサーは、
前記検出回路からの信号に基づいて基準信号入力レベルが適正範囲内であるか否か判定し、前記ロック判定回路からのロック検出信号に基づいてロック状態を判定し、
初期調整時に、基準信号入力レベルが前記適正範囲内であってロック状態の場合に、前記第1のローパスフィルタからの出力を選択するよう前記スイッチを制御し、前記第1のローパスフィルタからの初期制御電圧を、前記ADコンバータを介して入力して記憶し、当該初期制御電圧と前記第2のローパスフィルタからの出力電圧が等しくなるよう前記DAコンバータに設定値を設定すると共に前記第2のローパスフィルタからの出力を選択するよう前記スイッチを制御し、複数の設定値に対する制御電圧値を初期テーブルとして記憶し、
運用中に、基準信号入力レベルが前記適正範囲内であってロック状態の場合に、前記第1のローパスフィルタからの出力を選択するよう前記スイッチを制御し、前記第1のローパスフィルタからの最新制御電圧を、前記ADコンバータを介して入力して記憶し、前記初期テーブルを参照して前記最新制御電圧の電圧値に対応する設定値を前記DAコンバータに設定し、
運用中に、基準信号入力レベルが適正範囲内でなく、若しくはロック状態でない場合に、前記第2のローパスフィルタからの出力電圧を選択するよう前記スイッチを制御することを特徴とするPLL回路。 - 電圧制御発振器の近傍の温度を検出し、検出した温度の情報をマイクロプロセッサーに出力する温度センサを設け、
マイクロプロセッサーは、
初期調整時に、基準信号入力レベルが適正範囲内であってロック状態の場合に、第1のローパスフィルタからの出力を選択するようスイッチを制御し、前記第1のローパスフィルタからの初期制御電圧を、ADコンバータを介して入力して前記温度の情報と共に記憶し、当該初期制御電圧と第2のローパスフィルタからの出力電圧が等しくなるようDAコンバータに設定値を設定すると共に前記第2のローパスフィルタからの出力を選択するよう前記スイッチを制御し、複数の設定値に対する制御電圧値を温度の情報と共に温度特性初期テーブルとして記憶し、
運用中に、基準信号入力レベルが前記適正範囲内であってロック状態の場合に、前記第1のローパスフィルタからの出力を選択するよう前記スイッチを制御し、前記第1のローパスフィルタからの最新制御電圧を、前記ADコンバータを介して入力して温度の情報と共に記憶し、前記温度特性初期テーブルを参照して前記温度の情報における前記最新制御電圧の電圧値に対応する設定値を前記DAコンバータに設定し、前記温度の情報における初期制御電圧の電圧値に対応する設定値と前記温度の情報における前記最新制御電圧の電圧値に対応する設定値の差分をオフセット量として前記温度特性初期テーブルをオフセット補正して自走用温度補正テーブルとして記憶することを特徴とする請求項1記載のPLL回路。 - マイクロプロセッサーは、
初期調整時に、初期制御電圧を記憶する場合に、第1のローパスフィルタからの出力電圧を複数回読み取り、偶発誤差を補正して記憶し、複数の設定値に対する制御電圧を初期テーブル又は温度特性初期テーブルに記憶する場合に、第2のローパスフィルタからの出力電圧を複数回読み取り、偶発誤差を補正して記憶し、
運用中に、最新制御電圧を記憶する場合に、第1のローパスフィルタからの出力電圧を複数回読み取り、偶発誤差を補正して記憶することを特徴とする請求項1又は2記載のPLL回路。 - DAコンバータの代わりに、パルス幅変調出力回路を用いたことを特徴とする請求項1乃至3のいずれか記載のPLL回路。
- スイッチとADコンバータの間に、バッファアンプに設けたことを特徴とする請求項1乃至4のいずれか記載のPLL回路。
- 検出回路は、入力される基準信号の入力レベルを検出するレベル検波回路であることを特徴とする請求項1乃至5のいずれか記載のPLL回路。
- スイッチと電圧制御発振器との間に第3のローパスフィルタを設けたことを特徴とする請求項1乃至6のいずれか記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009186066A JP2011040967A (ja) | 2009-08-10 | 2009-08-10 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009186066A JP2011040967A (ja) | 2009-08-10 | 2009-08-10 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011040967A true JP2011040967A (ja) | 2011-02-24 |
Family
ID=43768292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009186066A Pending JP2011040967A (ja) | 2009-08-10 | 2009-08-10 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011040967A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103650348A (zh) * | 2011-05-02 | 2014-03-19 | 德克萨斯仪器股份有限公司 | 用于当输入时钟丢失时保持pll输出频率的装置和方法 |
CN103916121A (zh) * | 2012-12-28 | 2014-07-09 | 硅工厂股份有限公司 | 用于控制时钟信号的频率变化的电路 |
WO2016093004A1 (ja) * | 2014-12-08 | 2016-06-16 | 古野電気株式会社 | 基準信号発生装置 |
JP2017123632A (ja) * | 2016-01-06 | 2017-07-13 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
JP2021125730A (ja) * | 2020-02-03 | 2021-08-30 | 日本電波工業株式会社 | 発振装置およびシンセサイザシステム |
JP2021136506A (ja) * | 2020-02-25 | 2021-09-13 | 日本電波工業株式会社 | 発振装置およびシンセサイザシステム |
JP2021170739A (ja) * | 2020-04-16 | 2021-10-28 | 日本電波工業株式会社 | 発振装置およびシンセサイザシステム |
JP7491092B2 (ja) | 2020-07-01 | 2024-05-28 | 株式会社Jvcケンウッド | 位相同期回路及び位相同期方法 |
-
2009
- 2009-08-10 JP JP2009186066A patent/JP2011040967A/ja active Pending
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014518036A (ja) * | 2011-05-02 | 2014-07-24 | 日本テキサス・インスツルメンツ株式会社 | 入力クロックが失われたときpll出力周波数を保つ装置及び方法 |
CN110890887B (zh) * | 2011-05-02 | 2023-09-08 | 德克萨斯仪器股份有限公司 | 用于当输入时钟丢失时保持pll输出频率的装置和方法 |
CN103650348A (zh) * | 2011-05-02 | 2014-03-19 | 德克萨斯仪器股份有限公司 | 用于当输入时钟丢失时保持pll输出频率的装置和方法 |
CN110890887A (zh) * | 2011-05-02 | 2020-03-17 | 德克萨斯仪器股份有限公司 | 用于当输入时钟丢失时保持pll输出频率的装置和方法 |
CN103916121A (zh) * | 2012-12-28 | 2014-07-09 | 硅工厂股份有限公司 | 用于控制时钟信号的频率变化的电路 |
CN103916121B (zh) * | 2012-12-28 | 2018-12-28 | 硅工厂股份有限公司 | 用于控制时钟信号的频率变化的电路 |
CN107005245B (zh) * | 2014-12-08 | 2020-08-25 | 古野电气株式会社 | 基准信号产生装置 |
WO2016093004A1 (ja) * | 2014-12-08 | 2016-06-16 | 古野電気株式会社 | 基準信号発生装置 |
CN107005245A (zh) * | 2014-12-08 | 2017-08-01 | 古野电气株式会社 | 基准信号产生装置 |
JPWO2016093004A1 (ja) * | 2014-12-08 | 2017-09-14 | 古野電気株式会社 | 基準信号発生装置 |
US10063245B2 (en) | 2014-12-08 | 2018-08-28 | Furuno Electric Co., Ltd. | Reference signal generator |
CN106953633A (zh) * | 2016-01-06 | 2017-07-14 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备以及移动体 |
CN106953633B (zh) * | 2016-01-06 | 2022-03-22 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备以及移动体 |
JP2017123632A (ja) * | 2016-01-06 | 2017-07-13 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
JP2021125730A (ja) * | 2020-02-03 | 2021-08-30 | 日本電波工業株式会社 | 発振装置およびシンセサイザシステム |
JP7421353B2 (ja) | 2020-02-03 | 2024-01-24 | 日本電波工業株式会社 | 発振装置およびシンセサイザシステム |
JP2021136506A (ja) * | 2020-02-25 | 2021-09-13 | 日本電波工業株式会社 | 発振装置およびシンセサイザシステム |
JP7358274B2 (ja) | 2020-02-25 | 2023-10-10 | 日本電波工業株式会社 | 発振装置およびシンセサイザシステム |
JP2021170739A (ja) * | 2020-04-16 | 2021-10-28 | 日本電波工業株式会社 | 発振装置およびシンセサイザシステム |
JP7428577B2 (ja) | 2020-04-16 | 2024-02-06 | 日本電波工業株式会社 | 発振装置およびシンセサイザシステム |
JP7491092B2 (ja) | 2020-07-01 | 2024-05-28 | 株式会社Jvcケンウッド | 位相同期回路及び位相同期方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011040967A (ja) | Pll回路 | |
CN100477527C (zh) | 一种锁相环及提高时钟精度的方法 | |
JP4625494B2 (ja) | 発振周波数制御回路 | |
JP4374463B2 (ja) | 発振周波数制御回路 | |
US6342798B1 (en) | PLL circuit used temperature compensated VCO | |
JP4355350B2 (ja) | 発振周波数制御回路 | |
US7408416B2 (en) | Phase locked loop, signal generating apparatus and synchronization method | |
US10587274B2 (en) | Method and system for maintaining a low-jitter low-temperature-drift clock during a holdover operation | |
US6121844A (en) | PLL frequency synthesizer and method for controlling the PLL frequency synthesizer | |
US8115527B2 (en) | PLL apparatus | |
JP3858021B2 (ja) | 変調器、半導体集積回路、有線および無線通信装置 | |
JP5398200B2 (ja) | 基準信号発生装置 | |
JP5420235B2 (ja) | 温度補償型水晶発振器の温度補償値設定方法 | |
JP5145398B2 (ja) | 発振周波数制御回路 | |
US8125284B2 (en) | Temperature compensation method and apparatus for an output frequency signal based on successive approximation | |
JP2002151956A (ja) | 周波数校正機能付き圧電発振器 | |
JP5424473B2 (ja) | 発振回路 | |
US11356104B2 (en) | Phase locked loop circuit | |
JP2009212995A (ja) | 位相同期発振回路 | |
CN110535462B (zh) | 具有自动校正功能的数字锁相回路及其自动校正方法 | |
JP2017157921A (ja) | 位相同期回路 | |
KR100861966B1 (ko) | 위상고정루프의 이트륨발진기 안정화장치 | |
KR100851314B1 (ko) | Vctcxo의 주파수 교정 장치 | |
JP2004172686A (ja) | 基準信号発生器 | |
JPH05122263A (ja) | 復調回路 |