JP7391041B2 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
JP7391041B2
JP7391041B2 JP2020559856A JP2020559856A JP7391041B2 JP 7391041 B2 JP7391041 B2 JP 7391041B2 JP 2020559856 A JP2020559856 A JP 2020559856A JP 2020559856 A JP2020559856 A JP 2020559856A JP 7391041 B2 JP7391041 B2 JP 7391041B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
color filter
conversion element
conversion elements
receiving surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020559856A
Other languages
English (en)
Other versions
JPWO2020121724A1 (ja
Inventor
聡子 飯田
敦史 鈴木
頼人 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020121724A1 publication Critical patent/JPWO2020121724A1/ja
Application granted granted Critical
Publication of JP7391041B2 publication Critical patent/JP7391041B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/131—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing infrared wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/133—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing panchromatic light, e.g. filters passing white light
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Exposure Control For Cameras (AREA)
  • Color Television Image Signal Generators (AREA)

Description

本開示は、固体撮像装置及び電子機器に関する。
光電変換素子を備えた撮像装置では、例えば、照度が低い場合には光電変換素子の感度が高いことが望ましく、一方、照度が高い場合には光電変換素子が飽和し難いことが望ましい。
そこで、例えば特許文献１には、単位画素内に面積の異なる大小２つの光電変換素子を配置すると共に、小面積の光電変換素子には減光部を設けることで、面積の異なる２つの光電変換素子に面積差以上の感度差を持たせる技術が開示されている。
特開２０１７－１６３０１０号公報
しかしながら、上記従来技術のように、感度の異なる光電変換素子を設けた場合、感度の高い大面積の光電変換素子が飽和した後に更に光が照射され続けると、先に飽和した大面積の光電変換素子から未だ飽和していない小面積の光電変換素子へ電荷が漏れ出す、ブルーミングという現象が発生する。ブルーミングにより小面積の光電変換素子に流れ込んだ電荷は、この光電変換素子から読み出した出力信号にノイズとして現れる。その結果、ＰＲＮＵ（Photo Response Non-Uniformity）が悪化して、画質が低下してしまうという問題が発生する。
そこで本開示では、画質の低下を抑制することが可能な固体撮像装置及び電子機器を提案する。
上記の課題を解決するために、本開示に係る一形態の固体撮像装置は、それぞれ第１の感度を備え、２次元格子状に配列する複数の第１光電変換素子と、それぞれ前記第１の感度よりも低い第２の感度を備え、前記複数の第１光電変換素子の間それぞれに配置されて２次元格子状に配列する複数の第２光電変換素子と、それぞれ前記複数の第２光電変換素子のうちの１つを含み、前記複数の第２光電変換素子それぞれで発生した電荷を蓄積する複数の電荷蓄積領域と、前記複数の第１光電変換素子それぞれの受光面に対して一対一に設けられた複数の第１カラーフィルタと、前記複数の第２光電変換素子それぞれの受光面に対して一対一に設けられた複数の第２カラーフィルタとを備え、前記複数の第１光電変換素子それぞれにおいて最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の波長成分を透過させる。
第１の実施形態に係るＣＭＯＳイメージセンサの概略構成例を示すブロック図である。 第１の実施形態に係る単位画素の概略構成例を示す回路図である。 第１の実施形態に係る単位画素の平面レイアウト例を示す模式図である。 第１の実施形態に係る単位画素の平面レイアウト例を示す模式図であって、シリコン基板の第２面における平面レイアウトと、第１面における平面レイアウトを重畳した模式図である。 第１の実施形態に係る単位画素の平面レイアウト例を示す模式図であって、図４から、第１面における第１光電変換素子、第２光電変換素子、第１オンチップレンズ及び第２オンチップレンズの平面レイアウトを抽出した図である。 第１の実施形態に係る単位画素の平面レイアウト例を示す模式図であって、図５に示す第１面における第１光電変換素子、第２光電変換素子、第１オンチップレンズ及び第２オンチップレンズに加え、単位画素の第１面において各画素間に設けられた画素間遮光部の平面レイアウトを抽出した図である。 第１の実施形態に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第１の実施形態に係るベイヤー配列の一例を示す図である。 第１の実施形態に係るＸ－Ｔｒａｎｓ型のカラーフィルタ配列の一例を示す図である。 第１の実施形態に係るクワッドベイヤー配列の一例を示す図である。 第１の実施形態に係るホワイトＲＧＢｇａｔａのカラーフィルタ配列の一例を示す図である。 第１の実施形態に係る単位画素において大画素からの漏れ電流の流出先を説明するための図である。 第１の実施形態に係る電荷蓄積部の概略構成例を示す断面図である。 第２の実施形態に係る単位画素の平面レイアウト例を示す模式図である。 第３の実施形態に係る単位画素の平面レイアウト例を示す模式図である。 第４の実施形態に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第１例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第２例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第３例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第４例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第５例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第６例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第７例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第８例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第９例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第１０例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第１１例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第１２例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第１３例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第１４例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 第５の実施形態の第１５例に係るカラーフィルタ配列の平面レイアウト例を示す平面図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に、本開示の一実施形態について図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
また、以下に示す項目順序に従って本開示を説明する。
１．第１の実施形態
１．１ ＣＭＯＳイメージセンサ
１．２ 単位画素
１．３ 単位画素の平面レイアウト
１．３．１ 第２面の平面レイアウト
１．３．２ 第１面及び第２面の平面レイアウト
１．４ カラーフィルタの平面レイアウト
１．４．１ 大画素に対するカラーフィルタの平面レイアウト
１．４．２ 小画素に対するカラーフィルタの平面レイアウト
１．４．２．１ 大画素からの漏れ電流の流出先
１．４．２．２ 大画素と小画素との組合せ
１．５ 作用・効果
２．第２の実施形態
２．１ 作用・効果
３．第３の実施形態
３．１ 作用・効果
４．第４の実施形態
４．１ カラーフィルタ配列の例
４．２ 作用・効果
５．第５の実施形態
５．１ 第１例
５．２ 第２例
５．３ 第３例
５．４ 第４例
５．５ 第５例
５．６ 第６例
５．７ 第７例
５．８ 第８例
５．９ 第９例
５．１０ 第１０例
５．１１ 第１１例
５．１２ 第１２例
５．１３ 第１３例
５．１４ 第１４例
５．１５ 第１５例
５．１６ 作用・効果
６．第６の実施形態
７．移動体への応用例
１．第１の実施形態
まず、第１の実施形態に係る固体撮像装置及び電子機器について、図面を参照して詳細に説明する。
１．１ ＣＭＯＳイメージセンサ
図１は、第１の実施形態に係るＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）型の固体撮像装置（以下、単にＣＭＯＳイメージセンサという）の概略構成例を示すブロック図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。例えば、本実施形態に係るＣＭＯＳイメージセンサ１０は、裏面照射型のＣＭＯＳイメージセンサで構成されている。
本実施形態に係るＣＭＯＳイメージセンサ１０は、例えば、画素アレイ部１１が形成された半導体チップと、周辺回路が形成された半導体チップとが積層されたスタック構造を有する。周辺回路には、例えば、垂直駆動回路１２、カラム処理回路１３、水平駆動回路１４及びシステム制御部１５が含まれ得る。
ＣＭＯＳイメージセンサ１０は更に、信号処理部１８及びデータ格納部１９を備えている。信号処理部１８及びデータ格納部１９は、周辺回路と同じ半導体チップに設けられてもよいし、別の半導体チップに設けられてもよい。
画素アレイ部１１は、受光した光量に応じた電荷を生成しかつ蓄積する光電変換素子を有する単位画素（以下、単に「画素」と記述する場合もある）が行方向及び列方向に、すなわち、行列状に２次元格子状に配置された構成を有する。ここで、行方向とは画素行の画素の配列方向（すなわち、水平方向）を言い、列方向とは画素列の画素の配列方向（すなわち、垂直方向）を言う。単位画素の具体的な回路構成や画素構造の詳細については後述する。
画素アレイ部１１では、行列状の画素配列に対し、画素行ごとに画素駆動線ＬＤが行方向に沿って配線され、画素列ごとに垂直信号線ＶＳＬが列方向に沿って配線されている。画素駆動線ＬＤは、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線ＬＤについて１本の配線として示しているが、１本に限られるものではない。画素駆動線ＬＤの一端は、垂直駆動回路１２の各行に対応した出力端に接続されている。
垂直駆動回路１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動回路１２は、当該垂直駆動回路１２を制御するシステム制御部１５と共に、画素アレイ部１１の各画素の動作を制御する駆動部を構成している。この垂直駆動回路１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系との２つの走査系を備えている。
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃き出されることによって当該光電変換素子がリセットされる。そして、この掃出し走査系で不要電荷を掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことを言う。
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応している。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における電荷の蓄積期間（露光期間ともいう）となる。
垂直駆動回路１２によって選択走査された画素行の各単位画素から出力される信号は、画素列ごとに垂直信号線ＶＳＬの各々を通してカラム処理回路１３に入力される。カラム処理回路１３は、画素アレイ部１１の画素列ごとに、選択行の各画素から垂直信号線ＶＳＬを通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
具体的には、カラム処理回路１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling：相関二重サンプリング）処理や、ＤＤＳ（Double Data Sampling）処理を行う。例えば、ＣＤＳ処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理回路１３は、その他にも、例えば、ＡＤ（アナログ－デジタル）変換機能を備え、光電変換素子から読み出され得たアナログの画素信号をデジタル信号に変換して出力する。
水平駆動回路１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理回路１３の画素列に対応する読出し回路（以下、画素回路という）を順番に選択する。この水平駆動回路１４による選択走査により、カラム処理回路１３において画素回路ごとに信号処理された画素信号が順番に出力される。
システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動回路１２、カラム処理回路１３、及び、水平駆動回路１４などの駆動制御を行う。
信号処理部１８は、少なくとも演算処理機能を有し、カラム処理回路１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１９は、信号処理部１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
なお、信号処理部１８から出力された出力画像は、例えば、ＣＭＯＳイメージセンサ１０を搭載する電子機器におけるアプリケーションプロセッサ等において所定の処理が実行されたり、所定のネットワークを介して外部装置へ送信されたりしてもよい。
１．２ 単位画素
図２は、本実施形態に係る単位画素の概略構成例を示す回路図である。図２に示すように、単位画素１００は、第１光電変換素子１０１、第２光電変換素子１０２、第１転送トランジスタ１０３、第２転送トランジスタ１０４、第３転送トランジスタ１０５、第４転送トランジスタ１０６、ＦＤ（フローティングディフュージョン）部１０７、リセットトランジスタ１０８、増幅トランジスタ１０９、及び、選択トランジスタ１１０を備える。第１転送トランジスタ１０３は、例えば、請求の範囲における第１転送ゲートに相当し、第２～第４転送トランジスタ１０４～１０６の少なくとも１つは、例えば、請求の範囲における第２転送ゲートに相当する。また、増幅トランジスタ１０９は、例えば、請求の範囲における増幅ゲートに相当し、選択トランジスタ１１０は、例えば、請求の範囲における選択ゲートに相当し、リセットトランジスタ１０８は、例えば、請求の範囲におけるリセットゲートに相当する。
第１転送トランジスタ１０３、第２転送トランジスタ１０４、第３転送トランジスタ１０５、第４転送トランジスタ１０６、リセットトランジスタ１０８、増幅トランジスタ１０９及び選択トランジスタ１１０は、例えば、ｎ型のＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）で構成される。
以下の説明において、第１転送トランジスタ１０３、第２転送トランジスタ１０４、第３転送トランジスタ１０５、第４転送トランジスタ１０６、リセットトランジスタ１０８、増幅トランジスタ１０９及び選択トランジスタ１１０は、単に画素トランジスタとも称される。
リセットトランジスタ１０８及び増幅トランジスタ１０９は、電源ＶＤＤに接続される。第１光電変換素子１０１は、シリコン半導体基板に形成されたｐ型不純物領域の内部に、ｎ型不純物領域が形成された、いわゆる埋め込み型のフォトダイオードを含む。同様に、第２光電変換素子１０２は、埋め込み型のフォトダイオードを含む。第１光電変換素子１０１及び第２光電変換素子１０２は、受光した光量に応じた電荷を生成し、生成した電荷を一定量まで蓄積する。
また、単位画素１００は、電荷蓄積部１１１をさらに備える。電荷蓄積部１１１は、例えばＭＯＳ（Metal-Oxide-Semiconductor）容量やＭＩＳ（Metal-Insulator-Semiconductor）容量である。
図２において、第１光電変換素子１０１と第２光電変換素子１０２との間には、第１転送トランジスタ１０３、第２転送トランジスタ１０４、第３転送トランジスタ１０５及び第４転送トランジスタ１０６が直列に接続されている。第１転送トランジスタ１０３と第２転送トランジスタ１０４との間に接続された浮遊拡散層は、ＦＤ部１０７となる。ＦＤ部１０７には、寄生容量Ｃ１０が備わる。
第２転送トランジスタ１０４と第３転送トランジスタ１０５との間に接続された浮遊拡散層は、ノード１１２となる。ノード１１２には、寄生容量Ｃ１１が備わる。第３転送トランジスタ１０５と第４転送トランジスタ１０６との間に接続された浮遊拡散層は、ノード１１３となる。ノード１１３には、電荷蓄積部１１１が接続されている。
図２に例示する単位画素１００に対しては、図１において説明した画素駆動線ＬＤとして、複数の駆動線が、例えば画素行毎に接続される。そして、垂直駆動回路１２から複数の駆動線を介して、各種の駆動信号ＴＧＬ、ＦＤＧ、ＦＣＧ、ＴＧＳ、ＲＳＴ及びＳＥＬが供給される。なお、各駆動信号ＴＧＬ、ＦＤＧ、ＦＣＧ、ＴＧＳ、ＲＳＴ及びＳＥＬは、例えば、高レベル（例えば、電源電圧ＶＤＤ）の状態がアクティブ状態となり、低レベルの状態（例えば、設置電位又は負電位）が非アクティブ状態となるパルス信号であってよい。
第１転送トランジスタ１０３のゲート電極には、駆動信号ＴＧＬが印加される。駆動信号ＴＧＬがアクティブ状態になると、第１転送トランジスタ１０３が導通状態になり、第１光電変換素子１０１に蓄積されている電荷が、第１転送トランジスタ１０３を介してＦＤ部１０７へ転送される。
第２転送トランジスタ１０４のゲート電極には、駆動信号ＦＤＧが印加される。駆動信号ＦＤＧがアクティブ状態となって第２転送トランジスタ１０４が導通状態になると、これによりＦＤ部１０７とノード１１２のポテンシャルが結合して、１つの電荷蓄積領域となる。
第３転送トランジスタ１０５のゲート電極には、駆動信号ＦＣＧが印加される。駆動信号ＦＤＧと駆動信号ＦＣＧがアクティブ状態となって第２転送トランジスタ１０４と第３転送トランジスタ１０５とが導通状態になると、ＦＤ部１０７から電荷蓄積部１１１までのポテンシャルが結合して、１つの電荷蓄積領域となる。
第４転送トランジスタ１０６のゲート電極には、駆動信号ＴＧＳが印加される。駆動信号ＴＧＳがアクティブ状態になると、第４転送トランジスタ１０６が導通状態になり、第２光電変換素子１０２に蓄積されている電荷が、第４転送トランジスタ１０６を介して、電荷蓄積部１１１へ転送される。第４転送トランジスタ１０６、第３転送トランジスタ１０５及び第２転送トランジスタ１０４がアクティブ状態の場合、電荷蓄積部１１１からＦＤ部１０７までのポテンシャルが結合し、この結合した電荷蓄積領域へ、第２光電変換素子１０２に蓄積されている電荷が転送される。
さらに、第４転送トランジスタ１０６のゲート電極の下部のチャネル領域は、例えば、第１転送トランジスタ１０３、第２転送トランジスタ１０４又は第３転送トランジスタ１０５のゲート電極の下部のチャネル領域よりも、ポテンシャルが若干プラスの方向にシフトしており（換言すれば、ポテンシャルが若干深くなっており）、これにより電荷のオーバーフローパスが形成されている。第２光電変換素子１０２における光電変換の結果、第２光電変換素子１０２の飽和電荷量を超える電荷が発生した場合には、飽和電荷量を超えた電荷が、上記オーバーフローパスを介して、第２光電変換素子１０２から電荷蓄積部１１１へとオーバーフローする（溢れ出す）。オーバーフローした電荷は、電荷蓄積部１１１に蓄積される。
なお、以下の説明では、第４転送トランジスタ１０６のゲート電極の下部のチャネル領域に形成されているオーバーフローパスを、単に第４転送トランジスタ１０６のオーバーフローパスと称する。
図２において、電荷蓄積部１１１が有する２つの電極のうち、第１電極は、第３転送トランジスタ１０５と第４転送トランジスタ１０６との間のノード１１３へ接続された、ノード電極である。電荷蓄積部１１１が有する２つの電極のうち、第２電極は、接地された、接地電極である。
なお、第２電極は、変形例として、接地電位以外の特定電位、例えば電源電位に接続されてもよい。
電荷蓄積部１１１がＭＯＳ容量またはＭＩＳ容量である場合、一例として、第２電極は、シリコン基板に形成された不純物領域であり、容量を形成する誘電膜は、シリコン基板上に形成された酸化膜や窒化膜である。第１電極は、第２電極及び誘電膜の上方において、導電性を有する材料、例えばポリシリコンや金属で形成された電極である。
第２電極を接地電位にする場合、第２電極は、第１光電変換素子１０１又は第２光電変換素子１０２に備わるｐ型不純物領域と電気的に接続されたｐ型不純物領域であってもよい。第２電極を、接地電位以外の特定電位にする場合、第２電極は、ｐ型不純物領域内に形成されたｎ型不純物領域であってもよい。
ノード１１２には、第２転送トランジスタ１０４の他に、リセットトランジスタ１０８も接続される。リセットトランジスタの先には、特定電位、例えば電源ＶＤＤが接続される。リセットトランジスタ１０８のゲート電極には、駆動信号ＲＳＴが印加される。駆動信号ＲＳＴがアクティブ状態になると、リセットトランジスタ１０８が導通状態になり、ノード１１２の電位が電圧ＶＤＤのレベルにリセットされる。
駆動信号ＲＳＴをアクティブ状態にする際に、第２転送トランジスタ１０４の駆動信号ＦＤＧと第３転送トランジスタ１０５の駆動信号ＦＣＧとをアクティブ状態にすると、ポテンシャルが結合したノード１１２とＦＤ部１０７と電荷蓄積部１１１の電位が、電圧ＶＤＤのレベルにリセットされる。
なお、駆動信号ＦＤＧと駆動信号ＦＣＧを個別に制御することで、ＦＤ部１０７と電荷蓄積部１１１との電位を、それぞれ単独で（独立して）電圧ＶＤＤのレベルにリセットすることができる。
浮遊拡散層であるＦＤ部１０７は、電荷を電圧に変換する機能を備えている。すなわち、ＦＤ部１０７に電荷が転送されると、転送された電荷の量に応じて、ＦＤ部１０７の電位が変化する。
増幅トランジスタ１０９は、そのソース側に垂直信号線ＶＳＬの一端に接続された電流源１３１が接続され、ドレイン側に電源ＶＤＤが接続され、これらとともにソースフォロワ回路を構成する。増幅トランジスタ１０９のゲート電極には、ＦＤ部１０７が接続され、これがソースフォロワ回路の入力となる。
選択トランジスタ１１０は、増幅トランジスタ１０９のソースと垂直信号線ＶＳＬとの間に接続される。選択トランジスタ１１０のゲート電極には、駆動信号ＳＥＬが印加される。駆動信号ＳＥＬがアクティブ状態になると、選択トランジスタ１１０が導通状態になり、単位画素１００が選択状態となる。
ＦＤ部１０７に電荷が転送されると、ＦＤ部１０７の電位が、転送された電荷の量に応じた電位となり、その電位が、上記したソースフォロワ回路へ入力される。駆動信号ＳＥＬがアクティブ状態になると、この電荷の量に応じたＦＤ部１０７の電位が、ソースフォロワ回路の出力として、選択トランジスタ１１０を介して垂直信号線ＶＳＬに出力される。
第１光電変換素子１０１の受光面は、第２光電変換素子１０２のそれよりも広い。すなわち、本実施形態では、第１光電変換素子１０１が大面積であり、第２光電変換素子１０２が小面積である。その場合、同一の照度と同一の露光時間との条件の下で撮影した場合、第１光電変換素子１０１において発生する電荷は、第２光電変換素子１０２において発生する電荷よりも多い。そのため、第１光電変換素子１０１で発生した電荷をＦＤ部１０７へ転送する前後での電圧変化は、第２光電変換素子１０２で発生した電荷をＦＤ部１０７へ転送する前後での電圧変化よりも大きくなる。これは、第１光電変換素子１０１と第２光電変換素子１０２を比較すると、第１光電変換素子１０１は、第２光電変換素子１０２よりも感度が高いことを示している。
一方、第２光電変換素子１０２は、高い照度の光が入射して第２光電変換素子１０２の飽和電荷量を超える電荷が発生した場合でも、飽和電荷量を超えて発生した電荷を電荷蓄積部１１１へ蓄積することができるため、第２光電変換素子１０２で生じた電荷を電荷―電圧変換する際に、第２光電変換素子１０２内に蓄積した電荷と、電荷蓄積部１１１に蓄積した電荷の双方を加えた上で、電荷―電圧変換することができる。
これにより、第２光電変換素子１０２は、第１光電変換素子１０１よりも、階調性を備えた画像を、広い照度範囲に渡って撮影することができる、換言すれば、ダイナミックレンジの広い画像を撮影することができる。
第１光電変換素子１０１を用いて撮影された、感度の高い画像と、第２光電変換素子１０２を用いて撮影された、ダイナミックレンジの広い画像との２枚の画像は、例えば、ＣＭＯＳイメージセンサ１０の内部に備わる画像信号処理回路、または、ＣＭＯＳイメージセンサ１０の外部に接続された画像信号処理装置において、２枚の画像から１枚の画像を合成するワイドダイナミックレンジ画像合成処理を経て、１枚の画像へと合成される。
１．３ 単位画素の平面レイアウト
つづいて、図２に例示した単位画素１００の平面レイアウトについて説明する。
１．３．１ 第２面の平面レイアウト
図３は、本実施形態に係る単位画素の平面レイアウト例を示す模式図である。なお、図３では、単位画素１００が、いわゆる裏面照射型のＣＭＯＳイメージセンサである場合が例示されている。
裏面照射型のＣＭＯＳイメージセンサ１０では、第１光電変換素子１０１と第２光電変換素子１０２とが形成されたシリコン基板は、フォトダイオードへの光の入射面となる第１面と、第１面に対向する第２面とを備える。図３には、単位画素１００に関わる、シリコン基板の第２面における平面レイアウトであって、単位画素１００に備わる活性領域、光電変換素子、画素トランジスタ、電荷蓄積部、及び、これらの間を接続する配線の平面レイアウトが示されている。
図３に示すように、第１光電変換素子１０１、第１転送トランジスタ１０３、ＦＤ部１０７、第２転送トランジスタ１０４、ノード１１２の一部、リセットトランジスタ１０８、及び、電源ＶＤＤへの接続部は、連続した第１活性領域上に形成されている。
一方、第２光電変換素子１０２、第４転送トランジスタ１０６、ノード１１３、第３転送トランジスタ１０５、及び、ノード１１２の別の一部は、第１活性領域とは異なる、連続した第２活性領域上に形成されている。
また、垂直信号線ＶＳＬへの接続部、選択トランジスタ１１０、増幅トランジスタ１０９、及び、電源ＶＤＤへの接続部は、第１及び第２活性領域とは異なる、連続した第３活性領域上に形成されている。
さらに、電荷蓄積部１１１は、上記第１～第３活性領域とは異なる、第４活性領域（不図示）上に形成されている。電荷蓄積部１１１の下部電極となる不純物領域が形成される第４活性領域は、その上に誘電膜が配置され、さらにその上に上部電極が配置されるため、図３においては、上部電極だけが図示されている。この上部電極の下に、下部電極が形成される第４活性領域が配置されている。
図３において、ＦＤ部１０７と、増幅トランジスタ１０９のゲート電極との間は、ゲート電極よりも上層に配置された配線によって接続されている。また、第１活性領域に形成されるノード１１２の一部と、第２活性領域に形成されるノード１１２の別の一部との間も、各ゲート電極よりも上層に配置された配線によって接続されている。さらに、ノード１１３と、電荷蓄積部１１１の上部電極との間も、各ゲート電極と電荷蓄積部１１１の上部電極よりも上層に配置された配線によって接続されている。
なお、図３において点線で囲まれた領域は、図２に示した単位画素１００の１つ分の領域に相当する。したがって、単位画素１００が２次元格子状に配列することで、第１光電変換素子１０１が２次元格子状に配列することとなる。第２光電変換素子１０２は、第１光電変換素子１０１の間それぞれに配置されることで、２次元格子状に配列している。
１．３．２ 第１面及び第２面の平面レイアウト
図４は、本実施形態に係る単位画素の平面レイアウト例を示す模式図であって、シリコン基板の第２面における平面レイアウトと、第１面における平面レイアウトを重畳した模式図である。すなわち、図４には、図３に例示した第２面の平面レイアウトに加え、第１面に形成された光電変換素子およびオンチップレンズの平面レイアウトが記載されている。なお、図４において点線で囲まれた領域が、図２に示した単位画素１００の１つ分の領域に相当する。
図４に示すように、第１光電変換素子１０１及び第２光電変換素子１０２は、第２面と第１面とにおいて、それぞれ同じ領域に位置している。
第１光電変換素子１０１へ入射させる光を集光する第１オンチップレンズ１５１は、第１光電変換素子１０１を覆うように配置されている。同様に、第２光電変換素子１０２へ入射させる光を集光する第２オンチップレンズ１５２は、第２光電変換素子１０２を覆うように配置されている。
第１オンチップレンズ１５１と第２オンチップレンズ１５２とをどの程度の大きさにするかは、例えば、第１面において、どの範囲の光を集光して光電変換素子へ入射させるかということや、第２面において、光電変換素子、画素トランジスタ及び電荷蓄積部がどれほどの大きさになり、それによって１画素の大きさや、画素をアレイ状に配置した場合の画素ピッチがどれほどの大きさになるかということなど、画素設計上の要因によって適宜設定することができる。
例えば、オンチップレンズが大き過ぎる場合には、撮像装置の解像度の低下や、第２面において単位画素の構成要素が配置されない無駄な領域が発生するなどのデメリットが生じる。一方、オンチップレンズが小さ過ぎる場合には、光電変換素子へ入射する光が減少して感度が低下するなどのデメリットが生じる。このため、第１面におけるオンチップレンズの大きさと、第２面における単位画素の各構成要素の大きさとは、感度と解像度とのリバランスを図りつつ、適正に設計されることが好ましい。
図４には、画素設計の結果、第１オンチップレンズ１５１の直径が画素ピッチと等しくされ、かつ、第１オンチップレンズ１５１が上下左右に２次元格子状に配列され、第１オンチップレンズ１５１間の隙間の領域内に第２オンチップレンズ１５２が収まるように、第２オンチップレンズ１５２の直径が設計された場合が例示されている。
この場合、ある第１の画素に備わる第１オンチップレンズ１５１の中心ａから第１の画素に隣接する第２の画素に備わる第１オンチップレンズ１５１の中心ｂまで距離ａｂと、第１の画素に備わる第１オンチップレンズ１５１の中心ａから第３の画素に備わる第２オンチップレンズ１５２の中心ｃまでの距離ａｃと、第２の画素に備わる第１オンチップレンズ１５１の中心ｂから第３の画素に備わる第２オンチップレンズ１５２の中心ｃまでの距離ｂｃと、各画素に備わる第１オンチップレンズ１５１の半径ｒ１と、各画素に備わる第２オンチップレンズ１５２の半径ｒ２とは、以下の式（１）～式（３）に示す関係となる。
距離ａｂ＝ｒ１×２ （１）
距離ａｃ＝距離ｂｃ＝距離ａｂ×√２／２ （２）
ｒ２≦ｒ１×（√２－１） （３）
式（１）より、距離ａｂは、第１オンチップレンズ１５１の半径ｒ１の２倍となり、その距離は、第１オンチップレンズ１５１の直径と同等となる。また、式（２）より、距離ａｃと距離ｂｃとは同じ距離となり、距離ａｂにルート２を乗算した値を２で除算した値となる。すなわち、距離ａｃ（距離ｂｃ）は、第１オンチップレンズ１５１の半径ｒ１にルート２を乗算した値となる。式（３）より、第２オンチップレンズ１５２の半径ｒ２は、式（１）と式（２）から導き出すことができ、ルート２から１を減算した値に半径ｒ１を乗算した値以下となる。
図５は、本実施形態に係る単位画素の平面レイアウト例を示す模式図であって、図４から、第１面における第１光電変換素子１０１、第２光電変換素子１０２、第１オンチップレンズ１５１及び第２オンチップレンズ１５２の平面レイアウトを抽出した図である。なお、図５において点線で囲まれた領域は、図２に示した単位画素１００の１つ分の領域に相当する。
図５には、図４と同様に、第１オンチップレンズ１５１の直径が画素ピッチと等しくされ、かつ、第１オンチップレンズ１５１が上下左右に２次元格子状に配列され、第１オンチップレンズ１５１間の隙間の領域内に第２オンチップレンズ１５２が収まるように、第２オンチップレンズ１５２の直径が設計された場合が例示されている。
図６は、本実施形態に係る単位画素の平面レイアウト例を示す模式図であって、図５に示す第１面における第１光電変換素子１０１、第２光電変換素子１０２、第１オンチップレンズ１５１及び第２オンチップレンズ１５２に加え、単位画素１００の第１面において各画素間に設けられた画素間遮光部１８１の平面レイアウトを抽出した図である。
図６に示すように、画素間遮光部１８１は、隣接する画素への光の漏れ込みを防ぐために設けられている。画素間遮光部１８１は、ある画素の第１オンチップレンズ１５１とこれに隣接する画素の第１オンチップレンズ１５１とが最も近接する部分においては、これら２つのオンチップレンズの内側方向へ、それぞれ同じ幅を持って配置される。
また、画素間遮光部１８１は、第１オンチップレンズ１５１と第２オンチップレンズ１５２とが最も近接する部分においては、これら２つのオンチップレンズの内側方向へ、それぞれ同じ幅を持って配置されている。
１．４ カラーフィルタの平面レイアウト
図７は、本実施形態に係るカラーフィルタ配列の平面レイアウト例を示す平面図であって、図６に示す第１面における第１光電変換素子１０１、第２光電変換素子１０２、第１オンチップレンズ１５１、第２オンチップレンズ１５２及び画素間遮光部１８１の平面レイアウトに加えて、単位画素１００の第１面において各画素に設けられた第１カラーフィルタ１２１Ｒ、１２１Ｇ１、１２１Ｇ２及び１２１Ｂ、並びに、第２カラーフィルタ１２２Ｒ、１２２Ｇ１～１２２Ｇ３、１２２Ｂ１及び１２２Ｂ２の平面レイアウトを抽出した図である。なお、以下の説明において、第１カラーフィルタを区別しない場合、その符号を１２１とする。同様に、第２カラーフィルタを区別しない場合、その符号を１２２とする。
第１カラーフィルタ１２１は、大画素を構成する第１光電変換素子１０１に対して設けられるカラーフィルタであり、例えば、各画素における第１オンチップレンズ１５１と第１光電変換素子１０１との間に配置される。
第２カラーフィルタ１２２は、小画素を構成する第２光電変換素子１０２に対して設けられるカラーフィルタであり、例えば、各画素における第２オンチップレンズと第２光電変換素子１０２との間に配置される。
１．４．１ 大画素に対するカラーフィルタの平面レイアウト
大画素に対する第１カラーフィルタ１２１は、図７に示すように、例えば、ベイヤー配列の規則に従って第１面に配列している。したがって、ベイヤー配列の繰返しの単位となる２×２画素の計４つの大画素では、緑色（Ｇ）の波長成分を透過する２つの第１カラーフィルタ１２１Ｇ１及び１２１Ｇ２が対角に位置し、これと交差するように、青色（Ｂ）の波長成分を透過する第１カラーフィルタ１２１Ｂと赤色（Ｒ）の波長成分を透過する第１カラーフィルタ１２１Ｒとが対角に位置するように配列している。
ただし、第１カラーフィルタ１２１の配列は、図８に示すような、繰返しの単位が２×２画素の計４つの画素よりなるベイヤー配列に限定されない。例えば、図９に例示するような、繰返しの単位が３×３画素の計９つの画素よりなるＸ－Ｔｒａｎｓ（登録商標）型のカラーフィルタ配列や、図１０に例示するような、繰返しの単位が４×４画素の計１６の画素よりなるクワッドベイヤー配列や、図１１に例示するような、可視光に対してブロードな光透過特性を持つカラーフィルタを含み、繰返しの単位が４×４画素の計１６の画素よりなるホワイトＲＧＢ型のカラーフィルタ配列など、種々のカラーフィルタ配列を適用することが可能である。
なお、図８～図１１において、‘Ｒ’は赤色（Ｒ）の波長成分を透過するカラーフィルタを示し、‘Ｇ’、‘Ｇｒ’及び‘Ｇｂ’は緑色（Ｇ）の波長成分を透過するカラーフィルタを示し、‘Ｂ’は青色（Ｂ）の波長成分を透過するカラーフィルタを示す。また、‘Ｗ’は可視光に対してブロードな光透過特性を持つカラーフィルタを示す。
また、図８～図１１において、破線で囲まれた領域は、それぞれのカラーフィルタ配列における繰返しの単位となるパターンである。
１．４．２ 小画素に対するカラーフィルタの平面レイアウト
本実施形態において、小画素に対して設けられる第２カラーフィルタ１２２は、基本的には、大画素に対して設けられる第１カラーフィルタ１２１と同様に、ベイヤー配列やＸ－Ｔｒａｎｓ（登録商標）型の配列やクワッドベイヤー配列やホワイトＲＧＢ配列などのカラーフィルタ配列と同じ波長成分を透過するカラーフィルタの組合せで構成される。例えば、第２カラーフィルタ１２２に対してベイヤー配列を適用した場合には、配列の繰返しの単位が、緑色（Ｇ）の波長成分を透過する２つの第２カラーフィルタ１２２Ｇ１及び１２２Ｇ２と、赤色（Ｒ）の波長成分を透過する１つの第２カラーフィルタ１２２Ｒと、青色（Ｂ）の波長成分を透過する１つの第２カラーフィルタ１２２Ｂとで構成される。
ただし、本実施形態では、第２カラーフィルタ１２２の配列が、ベイヤー配列やＸ－Ｔｒａｎｓ（登録商標）型の配列やクワッドベイヤー配列やホワイトＲＧＢ配列などの特定のカラーフィルタ配列に限定されない。すなわち、本実施形態では、後述するように、大画素それぞれの飽和のし易さに応じて、各大画素から漏れ出した漏れ電流の流出先となる小画素に対して設ける第２カラーフィルタ１２２が透過する波長成分が適宜選択される。
１．４．２．１ 大画素からの漏れ電流の流出先
ここで、大画素である第１光電変換素子１０１から漏れ出した電荷の流出先について説明する。上述したように、第１光電変換素子１０１が大面積であり、第２光電変換素子１０２が小面積であることから、第１光電変換素子１０１は、第２光電変換素子１０２よりも感度が高い。そのため、第１光電変換素子１０１と第２光電変換素子１０２とでは、第１光電変換素子１０１の方が先に飽和することとなる。
そこで、例えば、大画素に対する第１カラーフィルタ１２１のカラーフィルタ配列をベイヤー配列とした場合、図１２に例示するように、赤色（Ｒ）の波長成分を透過する第１カラーフィルタ１２１Ｒが設けられた第１光電変換素子１０１（この第１光電変換素子１０１の符号を１０１Ｒとする）と、緑色（Ｇ）の波長成分を透過する第１カラーフィルタ１２１Ｇ１及び１２１Ｇ２が設けられた第１光電変換素子１０１（この第１光電変換素子１０１の符号を１０１Ｇ１及び１０１Ｇ２とする）と、青色（Ｂ）の波長成分を透過する第１カラーフィルタ１２１Ｂが設けられた第１光電変換素子１０１（この第１光電変換素子１０１の符号を１０１Ｂとする）とでは、緑色（Ｇ）の波長成分を透過する第１カラーフィルタ１２１Ｇ１及び１２１Ｇ２が設けられた第１光電変換素子１０１Ｇ１及び１０１Ｇ２が最も感度が高い。
すなわち、例えば、第１光電変換素子１０１Ｒ、１０１Ｇ１及び１０１Ｇ２並びに１０１Ｂに対して可視光域においてブロードな光強度の白色光が入射した場合に単位時間あたりに発生させる電荷の量は、第１光電変換素子１０１Ｇ１及び１０１Ｇ２が最も多い。
これは、第１光電変換素子１０１Ｒ、１０１Ｇ１、１０１Ｇ２及び１０１Ｂの中では、第１光電変換素子１０１Ｇ１及び１０１Ｇ２が最もブルーミングし易く、最も早く飽和して漏れ電流の発生源となり易いことを意味している。
第１光電変換素子１０１から漏れ出した漏れ電流は、この第１光電変換素子１０１に隣接する４つの小画素のうち、電荷蓄積領域が近接する小画素に、相対的に最も多く流れ込む。
ここで、本実施形態において、大画素の電荷蓄積領域は、第１光電変換素子１０１に相当し、小画素の電荷蓄積領域は、第２光電変換素子１０２と、電荷蓄積部１１１と、これらを接続するノード１１３とを含む構成に相当する。なお、電荷蓄積部１１１は、例えば、絶縁膜を用いたＣＩ容量であり、図１３に例示するように、半導体基板であるシリコン基板１４０上に形成されたポリシリコン電極１４８を、電荷を蓄積する層（電荷蓄積層）とする構造を備える。
なお、図１３において、シリコン基板１４０の表面側の上層に形成されたＮ＋拡散領域１４５は、電荷蓄積部１１１の他方の電極として機能する。Ｎ＋拡散領域１４５とポリシリコン電極１４８との間には、誘電体であるシリコン酸化膜１４７が形成されている。
また、Ｐ－拡散領域１４３とＰ拡散領域１４６とに囲まれたＮ拡散領域１４２及びＮ－拡散領域１４１は、例えば、第２光電変換素子１０２を形成する。電荷蓄積部１１１と第２光電変換素子１０２とは、Ｐ＋拡散領域１４４により電気的に分離されている。さらに、第２光電変換素子１０２のＮ拡散領域１４２には、シリコン基板１４０の上面側からＮ拡散領域１４２にまで達する第４転送トランジスタ１０６のゲート電極１０６１が形成されている。
図１２に示す例では、図面中左上の第１光電変換素子１０１Ｇ１に最も近接する小画素の電荷蓄積領域は、この第１光電変換素子１０１Ｇ１に対して右上に位置するノード１１３を含む小画素の電荷蓄積領域である。したがって、この第１光電変換素子１０１Ｇ１から漏れ出した漏れ電流は、図１２中、矢印Ａ１で示されるように、この第１光電変換素子１０１Ｇ１に対して右上に位置する小画素に、ノード１１３を介して最も多く流れ込む。
なお、例えば、第１光電変換素子１０１Ｇ１から漏れ出した漏れ電流は、図１２中、矢印Ａ２で示されるように、この第１光電変換素子１０１Ｇ１に対して右下に位置する電荷蓄積部１１１を含む小画素にも流れ込むが、漏れ電流の大部分は、第１光電変換素子１０１Ｇ１に対して右上に位置する小画素に流れ込むため（矢印Ａ１）、相対的に、右下に位置する小画素に流れ込む電流量（矢印Ａ２）は小さくなる。
また、図１２中左上の小画素と第１光電変換素子１０１Ｇ１との間、及び、同図中左下の小画素と第１光電変換素子１０１Ｇ１との間には、それぞれ画素トランジスタが存在するため、第１光電変換素子１０１Ｇ１から左上の小画素への漏れ電流の流入、及び、第１光電変換素子１０１Ｇ１から左下の小画素への漏れ電流の流入は、無視できる程度に小さい。
以上の説明は、他の第１光電変換素子１０１Ｒ、１０１Ｇ２及び１０１Ｂについても同様である。なお、本説明では、明確化のため、大画素から漏れ出した漏れ電流が最も多く流れ込む小画素を、「大画素からの漏れ電流の流出先となる小画素」と称する。
１．４．２．２ 大画素と小画素との組合せ
そこで本実施形態では、大画素からの漏れ電流の流出先となる小画素（本例では、大画素に対して右上に位置する小画素）の第２カラーフィルタ１２２を、大画素の第１カラーフィルタ１２１と同じ波長成分を透過する第２カラーフィルタ１２２とする。すなわち、大画素と、この大画素からの漏れ電流の流出先となる小画素とに対して、同じ波長成分を透過するカラーフィルタを設けることとする。
例えば、図７及び図１２に示す例では、図１２に示すように、緑色（Ｇ）の波長成分を透過する第１カラーフィルタ１２１Ｇ１又は１２１Ｇ２が設けられた第１光電変換素子１０１Ｇ１又は１０１Ｇ２の漏れ電流の流出先となる小画素の第２光電変換素子１０２に対しては、図７に示すように、同じく緑色（Ｇ）の波長成分を透過する第２カラーフィルタ１２２Ｇ１又は１２２Ｇ２を設ける。
同様に、図１２に示すように、赤色（Ｒ）の波長成分を透過する第１カラーフィルタ１２１Ｒが設けられた第１光電変換素子１０１Ｒの漏れ電流の流出先となる小画素の第２光電変換素子１０２に対しては、図７に示すように、同じく赤色（Ｒ）の波長成分を透過する第２カラーフィルタ１２２Ｒを設け、図１２に示すように、青色（Ｂ）の波長成分を透過する第１カラーフィルタ１２１Ｂが設けられた第１光電変換素子１０１Ｂの漏れ電流の流出先となる小画素の第２光電変換素子１０２に対しては、図７に示すように、同じく青色（Ｂ）の波長成分を透過する第２カラーフィルタ１２２Ｂを設ける。
１．５ 作用・効果
以上のように、本実施形態によれば、大画素からの漏れ電流の流出先となる小画素の第２光電変換素子１０２に、大画素の第１光電変換素子１０１に設けられた第１カラーフィルタ１２１と同じ波長成分を透過する第２カラーフィルタ１２２が設けられる。これにより、大画素から漏れ出した漏れ電流がこの大画素と同じ波長成分の光に基づいて電荷を発生させる小画素に流入することとなるため、異なる波長成分の光により発生した電荷が小画素に流入することを低減することができる。それにより、小画素における漏れ電流による影響が低減されるため、小画素から読み出した画像データにおけるノイズ比（Ｓ／Ｎ比）を向上することが可能となる。
なお、上述では、第１カラーフィルタ１２１及び第２カラーフィルタ１２２にＲＧＢ三原色の波長成分を選択的に透過するカラーフィルタを採用した場合を例示したが、これに限定されず、ＲＧＢ三原色に対して補色の関係にある色の波長成分を選択的に透過するカラーフィルタを採用することも可能である。
２．第２の実施形態
次に、第２の実施形態について、図面を参照して詳細に説明する。上述した第１の実施形態では、大画素からの漏れ電流の流出先となる小画素が１つである場合を例示した。ただし、大画素からの漏れ電流の流出先となる小画素が１つであるとは限らない。
例えば、図１４に例示する単位画素２００の配列のように、第１光電変換素子１０１に最も近接する第２光電変換素子１０２が２つ以上（図１４では２つ）存在する場合もあり得る。
そのような場合、第１光電変換素子１０１から漏れ出した漏れ電流は、流出先の候補となる第２光電変換素子１０２のうち、最も低電位に帯電している画素トランジスタが近傍に存在する第２光電変換素子１０２に多く流れ込む。
これは、ポテンシャル障壁を乗り越えて第１光電変換素子１０１から漏れ出した漏れ電流の流出先が、高電位の領域となるためである。
例えば、図１４に示す例では、図面中右下の第１光電変換素子１０１Ｇ２に最も近接する小画素の電荷蓄積領域としては、この第１光電変換素子１０１Ｇ２に対して右上に位置する第２光電変換素子１０２Ｇと、右下に存在する第２光電変換素子１０２Ｒと２つが存在する。
ここで、右上の第２光電変換素子１０２Ｇに近接する画素トランジスタは、選択トランジスタ１１０であり、右下の第２光電変換素子１０２Ｒに近接する画素トランジスタは、増幅トランジスタ１０９である。
蓄積期間中、増幅トランジスタ１０９のドレインには、電源電圧ＶＤＤが印加される。したがって、増幅トランジスタ１０９のドレイン電圧は、高電位となる。一方、蓄積期間中、選択トランジスタ１１０のソース電圧は、クリップ電圧で低電位となっている。
そこで例えば、増幅トランジスタ１０９側（以下、高電位側という）に流れ出した漏れ電流の量と、選択トランジスタ１１０側（以下、低電位側という）に流れ出した漏れ電流の量とが同じであると仮定すると、高電位側に流れ出した漏れ電流の多くは、増幅トランジスタ１０９のドレインに流れ込み、それにより、増幅トランジスタ１０９の近傍に存在する第２光電変換素子１０２Ｒに流れ込む漏れ電流が相対的に小さくなる。
一方で、低電位側に流れ出した漏れ電流のうち、選択トランジスタ１１０のソースに流れ込む量は、増幅トランジスタ１０９のドレインに流れ込む漏れ電流の量よりも小さい。そのため、選択トランジスタ１１０の近傍に存在する第２光電変換素子１０２Ｇに流れ込む漏れ電流の量は、増幅トランジスタ１０９の近傍に存在する第２光電変換素子１０２Ｒに流れ込む漏れ電流の量よりも結果的に大きくなる。
そこで本実施形態では、低電位側である選択トランジスタ１１０に近接する第２光電変換素子１０２Ｇに配置する第２カラーフィルタ１２２を、第１光電変換素子１０１Ｇに配置された第１カラーフィルタ１２１Ｇと同じ緑色（Ｇ）の波長成分を透過する第２カラーフィルタ１２２Ｇとする。
また、他の小画素についても同様に、低電位側である選択トランジスタ１１０に近接する第２光電変換素子１０２に配置する第２カラーフィルタ１２２を、漏れ電流の発生源である第１光電変換素子１０１に配置された第１カラーフィルタ１２１と同じ波長成分を透過する第２カラーフィルタ１２２とする。
なお、本実施形態において、大画素の電荷蓄積領域は、第１光電変換素子１０１に相当し、小画素の電荷蓄積領域は、第２光電変換素子１０２に相当する。
２．１ 作用・効果
以上のように、本実施形態によれば、大画素からの漏れ電流の流出先となる小画素が２つ以上存在する場合、流出先候補に近接する画素トランジスタのうちで最も低電位の画素トランジスタに近接する小画素に、漏れ電流の発生源である大画素の第１カラーフィルタ１２１と同じ波長成分を透過する第２カラーフィルタ１２２が設けられる。これにより、第１の実施形態と同様に、大画素から漏れ出した漏れ電流がこの大画素と同じ波長成分の光に基づいて電荷を発生させる小画素に流入することとなるため、異なる波長成分の光により発生した電荷が小画素に流入することを低減することができる。それにより、小画素における漏れ電流による影響が低減されるため、小画素から読み出した画像データにおけるノイズ比（Ｓ／Ｎ比）を向上することが可能となる。
その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。
３．第３の実施形態
また、第２の実施形態では、大画素からの漏れ電流の流出先となる小画素が２つ以上存在する場合について例示したが、逆に、大画素からの漏れ電流の流出先となる小画素が１つも存在しない場合もあり得る。
例えば、図１５に例示する単位画素３００の配列のように、第１光電変換素子１０１が画素トランジスタで囲まれているレイアウトでは、第１光電変換素子１０１に隣接する小画素が存在しない。この場合、大画素からの漏れ電流の流出先となる小画素の候補が存在しないこととなる。
そのような場合でも、第２の実施形態と同様に、周囲の画素トランジスタのうち、蓄積期間中の電位が最も低電位となる画素トランジスタの近傍に位置する小画素の第２カラーフィルタ１２２を、大画素の第１カラーフィルタ１２１と同じ波長成分を透過する第２カラーフィルタ１２２とする。
例えば、図１５に示す例では、大画素である第１光電変換素子１０１Ｇ２を囲む第１転送トランジスタ１０３、第２転送トランジスタ１０４、第３転送トランジスタ１０５、リセットトランジスタ１０８、増幅トランジスタ１０９及び選択トランジスタ１１０のうち、クリップ電圧で最も低電位となっている選択トランジスタ１１０の近傍に位置する第２光電変換素子１０２Ｇに配置する第２カラーフィルタ１２２を、第１光電変換素子１０１Ｇ２に配置された第１カラーフィルタ１２１Ｇ２と同じ波長成分を透過する第２カラーフィルタ１２２Ｇとする。
なお、本実施形態において、大画素の電荷蓄積領域は、第１光電変換素子１０１に相当し、小画素の電荷蓄積領域は、第２光電変換素子１０２に相当する。
３．１ 作用・効果
以上のように、本実施形態によれば、大画素からの漏れ電流の流出先となる小画素が存在しない場合、大画素の周囲に配置された画素トランジスタのうちで最も低電位の画素トランジスタに近接する小画素に、漏れ電流の発生源である大画素の第１カラーフィルタ１２１と同じ波長成分を透過する第２カラーフィルタ１２２が設けられる。これにより、上述した実施形態と同様に、大画素から漏れ出した漏れ電流がこの大画素と同じ波長成分の光に基づいて電荷を発生させる小画素に流入することとなるため、異なる波長成分の光により発生した電荷が小画素に流入することを低減することができる。それにより、小画素における漏れ電流による影響が低減されるため、小画素から読み出した画像データにおけるノイズ比（Ｓ／Ｎ比）を向上することが可能となる。
その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。
４．第４の実施形態
上述した実施形態では、大画素に対して設けられる第１カラーフィルタ１２１の繰返しの単位を構成する要素と、小画素に対して設けられる第２カラーフィルタ１２２の繰返しの単位を構成する要素とが同じである場合を例示した。例えば、カラーフィルタ配列にベイヤー配列を採用した場合には、大画素に対して設けられる第１カラーフィルタ１２１の繰返しの単位を構成する要素として、赤色（Ｒ）の波長成分を透過する１つの第１カラーフィルタ１２１Ｒと、緑色（Ｇ）の波長成分を透過する２つの第１カラーフィルタ１２１Ｇと、青色（Ｂ）の波長成分を透過する１つの第１カラーフィルタ１２１Ｂとが含まれ、同様に、小画素に対して設けられる第２カラーフィルタ１２２の繰返しの単位を構成する要素として、赤色（Ｒ）の波長成分を透過する１つの第２カラーフィルタ１２２Ｒと、緑色（Ｇ）の波長成分を透過する２つの第２カラーフィルタ１２２Ｇと、青色（Ｂ）の波長成分を透過する１つの第２カラーフィルタ１２２Ｂとが含まれる場合を例示した。
ただし、大画素に対して設けられる第１カラーフィルタ１２１の繰返しの単位を構成する要素と、小画素に対して設けられる第２カラーフィルタ１２２の繰返しの単位を構成する要素とは、必ずしも一致している必要はない。すなわち、大画素に対して設けられる第１カラーフィルタ１２１の繰返しの単位を構成する要素と、小画素に対して設けられる第２カラーフィルタ１２２の繰返しの単位を構成する要素とは、独立して適宜選択することが可能である。
ただし、そのような場合、大画素からの漏れ電流の流出先となる小画素の第２カラーフィルタ１２２が、大画素の第１カラーフィルタ１２１と同じ波長成分を透過する第２カラーフィルタ１２２とはならない場合が存在する。
そこで本実施形態では、大画素のうちで最も感度が高い、言い換えれば、最も早く飽和してブルーミングし易い大画素からの漏れ電流の流出先となる小画素に対しては、小画素のうちで最も感度の高い小画素を選択し、２番目に感度が高い大画素に対しては、残りの小画素のうちで最も感度が高い小画素を選択するというように、感度の高さ順に、大画素と小画素とを組み合わせる。
これにより、小画素における漏れ電流による影響を最小限に抑えることが可能となるため、小画素から読み出した画像データにおけるノイズ比（Ｓ／Ｎ比）を向上することが可能となる。
４．１ カラーフィルタ配列の例
以下に、大画素に適用するカラーフィルタ配列と、小画素に適用するカラーフィルタ配列とについて、例を挙げて説明する。なお、以下の説明では、単位画素の平面レイアウトとして、第１の実施形態において図３～図６を用いて説明した平面レイアウトを引用するが、これに限定されず、例えば、第２の実施形態において図１４を用いて説明した単位画素の平面レイアウトや、第３の実施形態において図１５を用いて説明した単位画素の平面レイアウトなど、種々変形することが可能である。
図１６は、本実施形態に係る単位画素の平面レイアウト例を示す図である。ただし、図１６には、第１面における第１光電変換素子１０１、第２光電変換素子１０２、第１オンチップレンズ１５１、第２オンチップレンズ１５２、画素間遮光部１８１の平面レイアウトに加えて、単位画素１００の第１面において各画素に設けられた第１カラーフィルタ１２１及び第２カラーフィルタ１２２の平面レイアウトも示されている。
図１６に示すように、第１例では、大画素の繰返しの単位を構成する要素が、ＲＣＣＢ（赤色、クリア（ホワイト）、クリア（ホワイト）、青色）の組合せとされ、小画素の繰返しの単位を構成する要素が、ベイヤー配列のＲＧＧＢ（赤色、緑色、緑色、青色）の組合せとされている。なお、クリア（Ｃ）は、ホワイト（Ｗ）とも称され、可視光に対してブロードな光透過特性を持つカラーフィルタが配置された画素である。
クリア（Ｃ）の画素の感度は、例えば、緑色（Ｇ）の画素の感度よりも高い。したがって、第１例では、最も感度の高いクリア（Ｃ）の第１カラーフィルタ１２１Ｃが配置された大画素である第１光電変換素子１０１Ｃからの漏れ電流の流出先となる小画素に、小画素のうちで最も感度が高い緑色（Ｇ）の波長成分を透過する第２カラーフィルタ１２２Ｇが設けられた第２光電変換素子１０２Ｇを含む小画素が割り当てられる。
なお、赤色（Ｒ）の波長成分を透過する第１カラーフィルタ１２１Ｒが配置された大画素である第１光電変換素子１０１Ｒからの漏れ電流の流出先となる小画素には、同じく赤色（Ｒ）の波長成分を透過する第２カラーフィルタ１２２Ｒが設けられた第２光電変換素子１０２Ｒを含む小画素が割り当てられてよい。同様に、青色（Ｂ）の波長成分を透過する第１カラーフィルタ１２１Ｂが配置された大画素である第１光電変換素子１０１Ｂからの漏れ電流の流出先となる小画素には、同じく青色（Ｂ）の波長成分を透過する第２カラーフィルタ１２２Ｂが設けられた第２光電変換素子１０２Ｂを含む小画素が割り当てられてよい。
４．２ 作用・効果
以上のように、本実施形態によれば、大画素のうちで最も感度が高い大画素からの漏れ電流の流出先となる小画素に対して、小画素のうちで最も感度の高い小画素が配置され、２番目に感度が高い大画素に対しては、残りの小画素のうちで最も感度が高い小画素が選択されるというように、感度の高さ順に、大画素と小画素とが組み合わせられる。これにより、小画素における漏れ電流による影響を最小限に抑えることが可能となるため、小画素から読み出した画像データにおけるノイズ比（Ｓ／Ｎ比）を向上することが可能となる。
なお、本実施形態では、大画素に対して設けられる第１カラーフィルタ１２１の繰返しの単位を構成する要素と、小画素に対して設けられる第２カラーフィルタ１２２の繰返しの単位を構成する要素とが異なる場合を例示したが、これに限定されず、大画素に対して設けられる第１カラーフィルタ１２１の繰返しの単位を構成する要素と、小画素に対して設けられる第２カラーフィルタ１２２の繰返しの単位を構成する要素とが一致する場合にも、本実施形態を適用することは可能である。
その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。
５．第５の実施形態
上述した第１～第３の実施形態では、大画素及び小画素に対して設定されるカラーフィルタ配列をＲＧＧＢのベイヤー配列とした場合を例示したが、本実施形態では、その他のカラーフィルタ配列を適用した場合について、幾つか例を挙げて説明する。
なお、以下の説明では、単位画素の平面レイアウトとして、第１の実施形態において図３～図６を用いて説明した平面レイアウトを引用するが、これに限定されず、例えば、第２の実施形態において図１４を用いて説明した単位画素の平面レイアウトや、第３の実施形態において図１５を用いて説明した単位画素の平面レイアウトなど、種々変形することが可能である。
また、以下の説明で使用する各図面には、図１６と同様に、第１面における第１光電変換素子１０１、第２光電変換素子１０２、第１オンチップレンズ１５１、第２オンチップレンズ１５２、画素間遮光部１８１の平面レイアウトに加えて、単位画素１００の第１面において各画素に設けられた第１カラーフィルタ１２１及び第２カラーフィルタ１２２の平面レイアウトも示されている。
５．１ 第１例
図１７は、本実施形態の第１例に係る単位画素の平面レイアウト例を示す図である。図１７に示すように、第１例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＲＹＹＣｙ（赤色、黄色、黄色、シアン）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
なお、図１７において、第１カラーフィルタ１２１Ｒは、赤色（Ｒ）の波長成分を透過するカラーフィルタであり、第１カラーフィルタ１２１Ｙは、黄色（Ｙ）の波長成分を透過するカラーフィルタであり、第１カラーフィルタ１２１Ｃｙは、ＲＧＢ三原色に対して補色の関係にあるシアン（Ｃｙ）の波長成分を透過するカラーフィルタである。同様に、第２カラーフィルタ１２２Ｒは、赤色（Ｒ）の波長成分を透過するカラーフィルタであり、第２カラーフィルタ１２２Ｙは、黄色（Ｙ）の波長成分を透過するカラーフィルタであり、第２カラーフィルタ１２２Ｃｙは、シアン（Ｃｙ）の波長成分を透過するカラーフィルタである。
また、第１光電変換素子１０１Ｒは、第１カラーフィルタ１２１Ｒを透過した赤色（Ｒ）の波長成分の光を光電変換する光電変換素子であり、第１光電変換素子１０１Ｙは、第１カラーフィルタ１２１Ｙを透過した黄色（Ｙ）の波長成分の光を光電変換する光電変換素子であり、第１光電変換素子１０１Ｃｙは、第１カラーフィルタ１２１Ｃｙを透過したシアン（Ｃｙ）の波長成分の光を光電変換する光電変換素子である。同様に、第２光電変換素子１０２Ｒは、第２カラーフィルタ１２２Ｒを透過した赤色（Ｒ）の波長成分の光を光電変換する光電変換素子であり、第２光電変換素子１０２Ｙは、第２カラーフィルタ１２２Ｙを透過した黄色（Ｙ）の波長成分の光を光電変換する光電変換素子であり、第２光電変換素子１０２Ｃｙは、第２カラーフィルタ１２２Ｃｙを透過したシアン（Ｃｙ）の波長成分の光を光電変換する光電変換素子である。
５．２ 第２例
図１８は、本実施形態の第２例に係る単位画素の平面レイアウト例を示す図である。図１８に示すように、第２例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＲＣＣＣ（赤色、シアン、シアン、シアン）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
５．３ 第３例
図１９は、本実施形態の第３例に係る単位画素の平面レイアウト例を示す図である。図１９に示すように、第３例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＲＣＣＢ（赤色、クリア、クリア、青色）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
５．４ 第４例
図２０は、本実施形態の第４例に係る単位画素の平面レイアウト例を示す図である。図２０に示すように、第４例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＲＧＢＧｒｙ（赤色、緑色、青色、グレイ）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
なお、図２０において、第１カラーフィルタ１２１Ｇｒｙ及び第２カラーフィルタ１２２Ｇｒｙは、可視光に対してブロードな光透過特性を持つが、クリア（Ｃ）のカラーフィルタよりも低い光透過特性（例えば、可視光の８０％以下を透過する光透過特性）を備えるカラーフィルタである。また、第１光電変換素子１０１Ｇｒｙは、第１カラーフィルタ１２１Ｇｒｙを透過した光を光電変換する光電変換素子であり、第２光電変換素子１０２Ｇｒｙは、第２カラーフィルタ１２２Ｇｒｙを透過した光を光電変換する光電変換素子である。
５．５ 第５例
図２１は、本実施形態の第５例に係る単位画素の平面レイアウト例を示す図である。図２１に示すように、第５例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＲＧｒｙＹＣｙ（赤色、グレイ、黄色、シアン）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
５．６ 第６例
図２２は、本実施形態の第６例に係る単位画素の平面レイアウト例を示す図である。図２２に示すように、第６例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＲＧｒｙＣＣ（赤色、グレイ、クリア、クリア）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
５．７ 第７例
図２３は、本実施形態の第７例に係る単位画素の平面レイアウト例を示す図である。図２３に示すように、第７例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＲＧｒｙＣＢ（赤色、グレイ、クリア、青色）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
５．８ 第８例
図２４は、本実施形態の第８例に係る単位画素の平面レイアウト例を示す図である。図２４に示すように、第８例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＧＢＲＢｌ（緑色、青色、赤色、黒色）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
なお、図２４において、第１カラーフィルタ１２１Ｂｌ及び第２カラーフィルタ１２２Ｂｌは、遮光膜に相当する。したがって、第１光電変換素子１０１Ｂｌ及び第２光電変換素子１０２Ｂｌは、黒レベルの画素信号を読み出すための光電変換素子として使用される。
５．９ 第９例
図２５は、本実施形態の第９例に係る単位画素の平面レイアウト例を示す図である。図２５に示すように、第９例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＲＢｌＹＣｙ（赤色、黒色、黄色、シアン）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
５．１０ 第１０例
図２６は、本実施形態の第１０例に係る単位画素の平面レイアウト例を示す図である。図２６に示すように、第１０例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＲＢｌＣＣ（赤色、黒色、クリア、クリア）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
５．１１ 第１１例
図２７は、本実施形態の第１１例に係る単位画素の平面レイアウト例を示す図である。図２７に示すように、第１１例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＲＢｌＣＢ（赤色、黒色、クリア、青色）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
５．１２ 第１２例
図２８は、本実施形態の第１２例に係る単位画素の平面レイアウト例を示す図である。図２８に示すように、第１２例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＧＢＩＲＧ（緑色、青色、赤外、緑色）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
なお、図２８において、第１カラーフィルタ１２１ＩＲ及び第２カラーフィルタ１２２ＩＲは、赤外光を透過するカラーフィルタである。また、第１光電変換素子１０１ＩＲは、第１カラーフィルタ１２１ＩＲを透過した赤外光を光電変換する光電変換素子であり、第２光電変換素子１０２ＩＲは、第２カラーフィルタ１２２ＩＲを透過した赤外光を光電変換する光電変換素子である。
５．１３ 第１３例
図２９は、本実施形態の第１３例に係る単位画素の平面レイアウト例を示す図である。図２９に示すように、第１３例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＧＹＭＣｙ（緑色、黄色、マゼンタ、シアン）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
なお、図２９において、第１カラーフィルタ１２１Ｍ及び第２カラーフィルタ１２２Ｍは、ＲＧＢ三原色に対して補色の関係にあるマゼンダの波長成分を透過するカラーフィルタである。また、第１光電変換素子１０１Ｍは、第１カラーフィルタ１２１Ｍを透過した光を光電変換する光電変換素子であり、第２光電変換素子１０２Ｍは、第２カラーフィルタ１２２Ｍを透過した赤外光を光電変換する光電変換素子である。
５．１４ 第１４例
図３０は、本実施形態の第１４例に係る単位画素の平面レイアウト例を示す図である。図３０に示すように、第１４例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＩＲＣＣＣ（赤外、クリア、クリア、クリア）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
５．１５ 第１５例
図３１は、本実施形態の第１５例に係る単位画素の平面レイアウト例を示す図である。図３１に示すように、第１５例では、大画素と小画素とのそれぞれに、繰返しの単位を構成する要素がＩＲＣＣＢ（赤外、クリア、クリア、青色）の２×２画素の計４つの画素の組合せであるカラーフィルタ配列が適用されている。
５．１６ 作用・効果
以上で例示したようなカラーフィルタ配列を採用した場合でも、大画素からの漏れ電流の流出先となる小画素の第２光電変換素子１０２に、大画素の第１光電変換素子１０１に設けられた第１カラーフィルタ１２１と同じ波長成分を透過する第２カラーフィルタ１２２を設けることで、大画素から漏れ出した漏れ電流がこの大画素と同じ波長成分の光に基づいて電荷を発生させる小画素に流入することとなるため、異なる波長成分の光により発生した電荷が小画素に流入することを低減することができる。それにより、小画素における漏れ電流による影響が低減されるため、小画素から読み出した画像データにおけるノイズ比（Ｓ／Ｎ比）を向上することが可能となる。
その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。
６．第６の実施形態
上述した実施形態では、入射光に対する入射面の面積差により、感度の高い大画素と、感度の低い小画素とを設け、感度の高い大画素に対して感度の低い小画素を組み合わせる場合を例示したが、画素に対して感度差を設定する方法は、面積差による方法に限定されない。
例えば、光電変換素子の不純物濃度に差を設けることで、感度の高い画素（大画素の代替）と感度の低い画素（小画素の代替）とを設けることも可能である。具体的には、第１光電変換素子１０１の不純物濃度を高く、第２光電変換素子１０２の不純物濃度を低くすることで、感度の異なる２つの画素を設けることも可能である。
また、一方の画素の入射面に対して遮光膜を設けることで、実質的に光が入射する領域に面積差を設定することでも、感度の高い画素（遮光面積無し又は小）と感度の低い画素（遮光面積大）とを設けることが可能である。
さらに、各画素に配置するオンチップレンズ（例えば、第１オンチップレンズ１５１及び第２オンチップレンズ１５２）の光軸や焦点距離等に差を設けることでも、感度の高い画素と感度の低い画素とを設けることが可能である。
これらのような場合でも、大画素からの漏れ電流の流出先となる小画素の第２光電変換素子１０２に、大画素の第１光電変換素子１０１に設けられた第１カラーフィルタ１２１と同じ波長成分を透過する第２カラーフィルタ１２２を設けることで、大画素から漏れ出した漏れ電流がこの大画素と同じ波長成分の光に基づいて電荷を発生させる小画素に流入することとなるため、異なる波長成分の光により発生した電荷が小画素に流入することを低減することができる。それにより、小画素における漏れ電流による影響が低減されるため、小画素から読み出した画像データにおけるノイズ比（Ｓ／Ｎ比）を向上することが可能となる。
その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。
７．移動体への応用例
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３３は、撮像部１２０３１の設置位置の例を示す図である。
図３３では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１や運転者状態検出部１２０４１等に適用され得る。
以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。
また、本明細書に記載された各実施形態における効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
それぞれ第１の感度を備え、２次元格子状に配列する複数の第１光電変換素子と、
それぞれ前記第１の感度よりも低い第２の感度を備え、前記複数の第１光電変換素子の間それぞれに配置されて２次元格子状に配列する複数の第２光電変換素子と、
それぞれ前記複数の第２光電変換素子のうちの１つを含み、前記複数の第２光電変換素子それぞれで発生した電荷を蓄積する複数の電荷蓄積領域と、
前記複数の第１光電変換素子それぞれの受光面に対して一対一に設けられた複数の第１カラーフィルタと、
前記複数の第２光電変換素子それぞれの受光面に対して一対一に設けられた複数の第２カラーフィルタと、
を備え、
前記複数の第１光電変換素子それぞれにおいて最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の波長成分を透過させる
固体撮像装置。
（２）
前記複数の第１光電変換素子それぞれにおいて最も近接する前記電荷蓄積領域が２つ以上存在する場合、当該２つ以上の電荷蓄積領域それぞれに近接するトランジスタのうち、前記第１及び第２光電変換素子に電荷を発生させる蓄積期間中に与えられる電位が最も低電位であるトランジスタに近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の前記波長成分を透過させる前記（１）に記載の固体撮像装置。
（３）
前記複数の第１光電変換素子それぞれに対して前記複数の電荷蓄積領域が隣接していない場合、前記複数の第１光電変換素子それぞれの周囲に存在するトランジスタのうち、前記第１及び第２光電変換素子に電荷を発生させる蓄積期間中に与えられる電位が最も低電位であるトランジスタに近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の前記波長成分を透過させる前記（１）に記載の固体撮像装置。
（４）
前記複数の電荷蓄積領域それぞれは、前記複数の第２光電変換素子のうちの１つに加え、当該第２光電変換素子で発生した電荷を蓄積する電荷蓄積部と、当該第２光電変換素子と当該電荷蓄積部とを接続するノードとを含む前記（１）～（３）の何れか１項に記載の固体撮像装置。
（５）
前記電荷蓄積部は、第１面側に前記第１及び第２光電変換素子が形成された半導体基板における前記第１面とは反対側の第２面上に形成されたポリシリコン電極を電荷蓄積層とする構造を備える前記（４）に記載の固体撮像装置。
（６）
前記複数の第１光電変換素子それぞれの前記受光面は、第１の面積を有し、
前記複数の第２光電変換素子それぞれの前記受光面は、前記第１の面積よりも小さい第２の面積を有する
前記（１）～（５）の何れか１項に記載の固体撮像装置。
（７）
前記複数の第１光電変換素子それぞれは、所定の不純物が第１の濃度で拡散された領域よりなり、
前記複数の第２光電変換素子それぞれは、前記所定の不純物が前記第１の濃度よりも低い第２の濃度で拡散された領域よりなる
前記（１）～（５）の何れか１項に記載の固体撮像装置。
（８）
前記複数の第１カラーフィルタは、ベイヤー配列、Ｘ－Ｔｒａｎｓ（登録商標）型配列、クワッドベイヤー配列及びホワイトＲＧＢ型配列のうちの１つに従って配列している前記（１）～（７）の何れか１項に記載の固体撮像装置。
（９）
前記複数の第１カラーフィルタは、可視光に対してブロードな光透過特性を備えるカラーフィルタを含む前記（１）～（８）の何れか１項に記載の固体撮像装置。
（１０）
前記複数の第１カラーフィルタは、可視光に対してブロードな光透過特性を備え、且つ、可視光の８０％（パーセント）以下を透過するカラーフィルタを含む前記（１）～（９）の何れか１項に記載の固体撮像装置。
（１１）
前記複数の第１カラーフィルタは、ＲＧＢ三原色に対して補色の関係にある色の波長成分を透過させるカラーフィルタを含む前記（１）～（１０）の何れか１項に記載の固体撮像装置。
（１２）
前記複数の第１カラーフィルタのうちの少なくとも１つは、遮光膜である前記（１）～（１１）の何れか１項に記載の固体撮像装置。
（１３）
前記複数の第１カラーフィルタは、赤外光を透過するカラーフィルタを含む前記（１）～（１２）の何れか１項に記載の固体撮像装置。
（１４）
電荷を蓄積する浮遊拡散領域と、
前記第１光電変換素子に発生した電荷を前記浮遊拡散領域へ転送する第１転送ゲートと、
前記電荷蓄積領域に蓄積されている電荷を前記浮遊拡散領域へ転送する第２転送ゲートと、
前記浮遊拡散領域に蓄積している電荷の量に応じた電圧値の電圧信号を信号線に発生させる増幅ゲートと、
前記増幅ゲートと前記信号線との接続を制御する選択ゲートと、
前記浮遊拡散領域に蓄積されている電荷の放出を制御するリセットゲートと、
を備える前記（１）～（１３）の何れか１項に記載の固体撮像装置。
（１５）
それぞれ第１の感度を備え、２次元格子状に配列する複数の第１光電変換素子と、
それぞれ前記第１の感度よりも低い第２の感度を備え、前記複数の第１光電変換素子の間それぞれに配置されて２次元格子状に配列する複数の第２光電変換素子と、
それぞれ前記複数の第２光電変換素子のうちの１つを含み、前記複数の第２光電変換素子それぞれで発生した電荷を蓄積する複数の電荷蓄積領域と、
前記複数の第１光電変換素子それぞれの受光面に対して一対一に設けられた複数の第１カラーフィルタと、
前記複数の第２光電変換素子それぞれの受光面に対して一対一に設けられた複数の第２カラーフィルタと、
を備え、
前記複数の第１カラーフィルタは、第１の波長成分を透過する第３カラーフィルタと、前記第１の波長成分とは異なる第２の波長成分を透過する第４カラーフィルタとを含み、
前記複数の第２カラーフィルタは、第３の波長成分を透過する第５カラーフィルタと、前記第３の波長成分とは異なる第４の波長成分を透過する第６カラーフィルタとを含み、
可視光域においてブロードな光強度の白色光が入射した場合に前記受光面に前記第３カラーフィルタが設けられた前記第１光電変換素子が単位時間あたりに発生させる電荷の量は、前記白色光が入射した場合に前記受光面に前記第４カラーフィルタが設けられた前記第１光電変換素子が単位時間あたりに発生させる電荷の量よりも多く、
前記白色光が入射した場合に前記受光面に前記第５カラーフィルタが設けられた前記第２光電変換素子が単位時間あたりに発生させる電荷の量は、前記白色光が入射した場合に前記受光面に前記第６カラーフィルタが設けられた前記第２光電変換素子が単位時間あたりに発生させる電荷の量よりも多く、
前記受光面に前記第４カラーフィルタが設けられた前記第１光電変換素子に最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面には、前記第５カラーフィルタが設けられている
固体撮像装置。
（１６）
複数の単位画素が行列方向に配列した画素アレイ部と、
前記複数の単位画素における読出し対象の単位画素を駆動する駆動回路と、
前記駆動回路により駆動された前記読出し対象の単位画素から画素信号を読み出す処理回路と、
前記駆動回路及び前記処理回路を制御する制御部と、
を備え、
前記画素アレイ部は、
それぞれ第１の感度を備え、２次元格子状に配列する複数の第１光電変換素子と、
それぞれ前記第１の感度よりも低い第２の感度を備え、前記複数の第１光電変換素子の間それぞれに配置されて２次元格子状に配列する複数の第２光電変換素子と、
それぞれ前記複数の第２光電変換素子のうちの１つを含み、前記複数の第２光電変換素子それぞれで発生した電荷を蓄積する複数の電荷蓄積領域と、
前記複数の第１光電変換素子それぞれの受光面に対して一対一に設けられた複数の第１カラーフィルタと、
前記複数の第２光電変換素子それぞれの受光面に対して一対一に設けられた複数の第２カラーフィルタと、
を含み、
前記複数の第１光電変換素子それぞれにおいて最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の波長成分を透過させる
電子機器。
（１７）
複数の単位画素が行列方向に配列した画素アレイ部と、
前記複数の単位画素における読出し対象の単位画素を駆動する駆動回路と、
前記駆動回路により駆動された前記読出し対象の単位画素から画素信号を読み出す処理回路と、
前記駆動回路及び前記処理回路を制御する制御部と、
を備え、
前記画素アレイ部は、
それぞれ第１の感度を備え、２次元格子状に配列する複数の第１光電変換素子と、
それぞれ前記第１の感度よりも低い第２の感度を備え、前記複数の第１光電変換素子の間それぞれに配置されて２次元格子状に配列する複数の第２光電変換素子と、
それぞれ前記複数の第２光電変換素子のうちの１つを含み、前記複数の第２光電変換素子それぞれで発生した電荷を蓄積する複数の電荷蓄積領域と、
前記複数の第１光電変換素子それぞれの受光面に対して一対一に設けられた複数の第１カラーフィルタと、
前記複数の第２光電変換素子それぞれの受光面に対して一対一に設けられた複数の第２カラーフィルタと、
を含み、
前記複数の第１カラーフィルタは、第１の波長成分を透過する第３カラーフィルタと、前記第１の波長成分とは異なる第２の波長成分を透過する第４カラーフィルタとを含み、
前記複数の第２カラーフィルタは、第３の波長成分を透過する第５カラーフィルタと、前記第３の波長成分とは異なる第４の波長成分を透過する第６カラーフィルタとを含み、
可視光域においてブロードな光強度の白色光が入射した場合に前記受光面に前記第３カラーフィルタが設けられた前記第１光電変換素子が単位時間あたりに発生させる電荷の量は、前記白色光が入射した場合に前記受光面に前記第４カラーフィルタが設けられた前記第１光電変換素子が単位時間あたりに発生させる電荷の量よりも多く、
前記白色光が入射した場合に前記受光面に前記第５カラーフィルタが設けられた前記第２光電変換素子が単位時間あたりに発生させる電荷の量は、前記白色光が入射した場合に前記受光面に前記第６カラーフィルタが設けられた前記第２光電変換素子が単位時間あたりに発生させる電荷の量よりも多く、
前記受光面に前記第４カラーフィルタが設けられた前記第１光電変換素子に最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面には、前記第５カラーフィルタが設けられている
電子機器。
１０ ＣＭＯＳイメージセンサ
１１ 画素アレイ部
１２ 垂直駆動回路
１３ カラム処理回路
１４ 水平駆動回路
１５ システム制御部
１８ 信号処理部
１９ データ格納部
１００、２００、３００ 単位画素
１０１、１０１Ｂ、１０１Ｂｌ、１０１Ｃ、１０１Ｃｙ、１０１Ｇ、１０１Ｇ１、１０１Ｇ２、１０１Ｇｒｙ、１０１ＩＲ、１０１Ｒ、１０１Ｙ 第１光電変換素子
１０２ 第２光電変換素子
１０３ 第１転送トランジスタ
１０４ 第２転送トランジスタ
１０５ 第３転送トランジスタ
１０６ 第４転送トランジスタ
１０６１ ゲート電極
１０７ ＦＤ部
１０８ リセットトランジスタ
１０９ 増幅トランジスタ
１１０ 選択トランジスタ
１１１ 電荷蓄積部
１１２、１１３ ノード
１２１、１２１Ｂ、１２１Ｂｌ、１２１Ｃ、１２１Ｃｙ、１２１Ｇ、１２１Ｇ１、１２１Ｇ２、１２１Ｇｒｙ、１２１ＩＲ、１２１Ｒ、１２１Ｙ 第１カラーフィルタ
１２２、１２２Ｂ、１２２Ｂ１、１２２Ｂ２、１２２Ｂｌ、１２２Ｃ、１２２Ｃｙ、１２２Ｇ、１２２Ｇ１、１２２Ｇ２、１２２Ｇ３、１２２Ｇｒｙ、１２２ＩＲ、１２２Ｒ、１２２Ｙ 第２カラーフィルタ
１３１ 電流源
１４０ シリコン基板
１４１ Ｎ－拡散領域
１４２ Ｎ拡散領域
１４３ Ｐ－拡散領域
１４４ Ｐ＋拡散領域
１４５ Ｎ＋拡散領域
１４６ Ｐ拡散領域
１４７ シリコン酸化膜
１４８ ポリシリコン電極
１５１ 第１オンチップレンズ
１５２ 第２オンチップレンズ
１８１ 画素間遮光部
ＬＤ 画素駆動線
ＶＳＬ 垂直信号線

Claims (16)

  1. それぞれ第１の感度を備え、２次元格子状に配列する複数の第１光電変換素子と、
    それぞれ前記第１の感度よりも低い第２の感度を備え、前記複数の第１光電変換素子の間それぞれに配置されて２次元格子状に配列する複数の第２光電変換素子と、
    それぞれ前記複数の第２光電変換素子のうちの１つを含み、前記複数の第２光電変換素子それぞれで発生した電荷を蓄積する複数の電荷蓄積領域と、
    前記複数の第１光電変換素子それぞれの受光面に対して一対一に設けられた複数の第１カラーフィルタと、
    前記複数の第２光電変換素子それぞれの受光面に対して一対一に設けられた複数の第２カラーフィルタと、
    を備え、
    前記複数の第１光電変換素子それぞれにおいて最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の波長成分を透過させ、
    前記複数の第１光電変換素子それぞれにおいて最も近接する前記電荷蓄積領域が２つ以上存在する場合、当該２つ以上の電荷蓄積領域それぞれに近接するトランジスタのうち、前記第１及び第２光電変換素子に電荷を発生させる蓄積期間中に与えられる電位が最も低電位であるトランジスタに近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の前記波長成分を透過させる、
    固体撮像装置。
  2. それぞれ第１の感度を備え、２次元格子状に配列する複数の第１光電変換素子と、
    それぞれ前記第１の感度よりも低い第２の感度を備え、前記複数の第１光電変換素子の間それぞれに配置されて２次元格子状に配列する複数の第２光電変換素子と、
    それぞれ前記複数の第２光電変換素子のうちの１つを含み、前記複数の第２光電変換素子それぞれで発生した電荷を蓄積する複数の電荷蓄積領域と、
    前記複数の第１光電変換素子それぞれの受光面に対して一対一に設けられた複数の第１カラーフィルタと、
    前記複数の第２光電変換素子それぞれの受光面に対して一対一に設けられた複数の第２カラーフィルタと、
    を備え、
    前記複数の第１光電変換素子それぞれにおいて最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の波長成分を透過させ、
    前記複数の第１光電変換素子それぞれに対して前記複数の電荷蓄積領域が隣接していない場合、前記複数の第１光電変換素子それぞれの周囲に存在するトランジスタのうち、前記第１及び第２光電変換素子に電荷を発生させる蓄積期間中に与えられる電位が最も低電位であるトランジスタに近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の前記波長成分を透過させる、
    固体撮像装置。
  3. 前記複数の電荷蓄積領域それぞれは、前記複数の第２光電変換素子のうちの１つに加え、当該第２光電変換素子で発生した電荷を蓄積する電荷蓄積部と、当該第２光電変換素子と当該電荷蓄積部とを接続するノードとを含む請求項１又は２に記載の固体撮像装置。
  4. 前記電荷蓄積部は、第１面側に前記第１及び第２光電変換素子が形成された半導体基板における前記第１面とは反対側の第２面上に形成されたポリシリコン電極を電荷蓄積層とする構造を備える請求項３に記載の固体撮像装置。
  5. 前記複数の第１光電変換素子それぞれの前記受光面は、第１の面積を有し、
    前記複数の第２光電変換素子それぞれの前記受光面は、前記第１の面積よりも小さい第２の面積を有する
    請求項１～４のいずれか１項に記載の固体撮像装置。
  6. 前記複数の第１光電変換素子それぞれは、所定の不純物が第１の濃度で拡散された領域よりなり、
    前記複数の第２光電変換素子それぞれは、前記所定の不純物が前記第１の濃度よりも低い第２の濃度で拡散された領域よりなる
    請求項１～４のいずれか１項に記載の固体撮像装置。
  7. 前記複数の第１カラーフィルタは、ベイヤー配列、Ｘ－Ｔｒａｎｓ（登録商標）型配列、クワッドベイヤー配列及びホワイトＲＧＢ型配列のうちの１つに従って配列している請求項１～６のいずれか１項に記載の固体撮像装置。
  8. 前記複数の第１カラーフィルタは、可視光に対してブロードな光透過特性を備えるカラーフィルタを含む請求項１～７のいずれか１項に記載の固体撮像装置。
  9. 前記複数の第１カラーフィルタは、可視光に対してブロードな光透過特性を備え、且つ、可視光の８０％（パーセント）以下を透過するカラーフィルタを含む請求項１～８のいずれか１項に記載の固体撮像装置。
  10. 前記複数の第１カラーフィルタは、ＲＧＢ三原色に対して補色の関係にある色の波長成分を透過させるカラーフィルタを含む請求項１～９のいずれか１項に記載の固体撮像装置。
  11. 前記複数の第１カラーフィルタのうちの少なくとも１つは、遮光膜である請求項１～１０のいずれか１項に記載の固体撮像装置。
  12. 前記複数の第１カラーフィルタは、赤外光を透過するカラーフィルタを含む請求項１～１１のいずれか１項に記載の固体撮像装置。
  13. 電荷を蓄積する浮遊拡散領域と、
    前記第１光電変換素子に発生した電荷を前記浮遊拡散領域へ転送する第１転送ゲートと、
    前記電荷蓄積領域に蓄積されている電荷を前記浮遊拡散領域へ転送する第２転送ゲートと、
    前記浮遊拡散領域に蓄積している電荷の量に応じた電圧値の電圧信号を信号線に発生させる増幅ゲートと、
    前記増幅ゲートと前記信号線との接続を制御する選択ゲートと、
    前記浮遊拡散領域に蓄積されている電荷の放出を制御するリセットゲートと、
    を備える請求項１～１２のいずれか１項に記載の固体撮像装置。
  14. それぞれ第１の感度を備え、２次元格子状に配列する複数の第１光電変換素子と、
    それぞれ前記第１の感度よりも低い第２の感度を備え、前記複数の第１光電変換素子の間それぞれに配置されて２次元格子状に配列する複数の第２光電変換素子と、
    それぞれ前記複数の第２光電変換素子のうちの１つを含み、前記複数の第２光電変換素子それぞれで発生した電荷を蓄積する複数の電荷蓄積領域と、
    前記複数の第１光電変換素子それぞれの受光面に対して一対一に設けられた複数の第１カラーフィルタと、
    前記複数の第２光電変換素子それぞれの受光面に対して一対一に設けられた複数の第２カラーフィルタと、
    を備え、
    前記複数の第１カラーフィルタは、第１の波長成分を透過する第３カラーフィルタと、前記第１の波長成分とは異なる第２の波長成分を透過する第４カラーフィルタとを含み、
    前記複数の第２カラーフィルタは、第３の波長成分を透過する第５カラーフィルタと、前記第３の波長成分とは異なる第４の波長成分を透過する第６カラーフィルタとを含み、
    可視光域においてブロードな光強度の白色光が入射した場合に前記受光面に前記第３カラーフィルタが設けられた前記第１光電変換素子が単位時間あたりに発生させる電荷の量は、前記白色光が入射した場合に前記受光面に前記第４カラーフィルタが設けられた前記第１光電変換素子が単位時間あたりに発生させる電荷の量よりも多く、
    前記白色光が入射した場合に前記受光面に前記第５カラーフィルタが設けられた前記第２光電変換素子が単位時間あたりに発生させる電荷の量は、前記白色光が入射した場合に前記受光面に前記第６カラーフィルタが設けられた前記第２光電変換素子が単位時間あたりに発生させる電荷の量よりも多く、
    前記受光面に前記第３カラーフィルタが設けられた前記第１光電変換素子に最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面には、前記第５カラーフィルタが設けられており、
    前記受光面に前記第４カラーフィルタが設けられた前記第１光電変換素子に最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面には、前記第６カラーフィルタが設けられている、
    固体撮像装置。
  15. 複数の単位画素が行列方向に配列した画素アレイ部と、
    前記複数の単位画素における読出し対象の単位画素を駆動する駆動回路と、
    前記駆動回路により駆動された前記読出し対象の単位画素から画素信号を読み出す処理回路と、
    前記駆動回路及び前記処理回路を制御する制御部と、
    を備え、
    前記画素アレイ部は、
    それぞれ第１の感度を備え、２次元格子状に配列する複数の第１光電変換素子と、
    それぞれ前記第１の感度よりも低い第２の感度を備え、前記複数の第１光電変換素子の間それぞれに配置されて２次元格子状に配列する複数の第２光電変換素子と、
    それぞれ前記複数の第２光電変換素子のうちの１つを含み、前記複数の第２光電変換素子それぞれで発生した電荷を蓄積する複数の電荷蓄積領域と、
    前記複数の第１光電変換素子それぞれの受光面に対して一対一に設けられた複数の第１カラーフィルタと、
    前記複数の第２光電変換素子それぞれの受光面に対して一対一に設けられた複数の第２カラーフィルタと、
    を含み、
    前記複数の第１光電変換素子それぞれにおいて最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の波長成分を透過させ、
    前記複数の第１光電変換素子それぞれにおいて最も近接する前記電荷蓄積領域が２つ以上存在する場合、当該２つ以上の電荷蓄積領域それぞれに近接するトランジスタのうち、前記第１及び第２光電変換素子に電荷を発生させる蓄積期間中に与えられる電位が最も低電位であるトランジスタに近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面に対して設けられた前記第２カラーフィルタは、当該電荷蓄積領域に最も近接する前記第１光電変換素子の前記受光面に対して設けられた前記第１カラーフィルタと同一の前記波長成分を透過させる、
    電子機器。
  16. 複数の単位画素が行列方向に配列した画素アレイ部と、
    前記複数の単位画素における読出し対象の単位画素を駆動する駆動回路と、
    前記駆動回路により駆動された前記読出し対象の単位画素から画素信号を読み出す処理回路と、
    前記駆動回路及び前記処理回路を制御する制御部と、
    を備え、
    前記画素アレイ部は、
    それぞれ第１の感度を備え、２次元格子状に配列する複数の第１光電変換素子と、
    それぞれ前記第１の感度よりも低い第２の感度を備え、前記複数の第１光電変換素子の間それぞれに配置されて２次元格子状に配列する複数の第２光電変換素子と、
    それぞれ前記複数の第２光電変換素子のうちの１つを含み、前記複数の第２光電変換素子それぞれで発生した電荷を蓄積する複数の電荷蓄積領域と、
    前記複数の第１光電変換素子それぞれの受光面に対して一対一に設けられた複数の第１カラーフィルタと、
    前記複数の第２光電変換素子それぞれの受光面に対して一対一に設けられた複数の第２カラーフィルタと、
    を含み、
    前記複数の第１カラーフィルタは、第１の波長成分を透過する第３カラーフィルタと、前記第１の波長成分とは異なる第２の波長成分を透過する第４カラーフィルタとを含み、
    前記複数の第２カラーフィルタは、第３の波長成分を透過する第５カラーフィルタと、前記第３の波長成分とは異なる第４の波長成分を透過する第６カラーフィルタとを含み、
    可視光域においてブロードな光強度の白色光が入射した場合に前記受光面に前記第３カラーフィルタが設けられた前記第１光電変換素子が単位時間あたりに発生させる電荷の量は、前記白色光が入射した場合に前記受光面に前記第４カラーフィルタが設けられた前記第１光電変換素子が単位時間あたりに発生させる電荷の量よりも多く、
    前記白色光が入射した場合に前記受光面に前記第５カラーフィルタが設けられた前記第２光電変換素子が単位時間あたりに発生させる電荷の量は、前記白色光が入射した場合に前記受光面に前記第６カラーフィルタが設けられた前記第２光電変換素子が単位時間あたりに発生させる電荷の量よりも多く、
    前記受光面に前記第３カラーフィルタが設けられた前記第１光電変換素子に最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面には、前記第５カラーフィルタが設けられており、
    前記受光面に前記第４カラーフィルタが設けられた前記第１光電変換素子に最も近接する前記電荷蓄積領域に含まれる前記第２光電変換素子の前記受光面には、前記第６カラーフィルタが設けられている、
    電子機器。
JP2020559856A 2018-12-11 2019-11-14 固体撮像装置及び電子機器 Active JP7391041B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018232003 2018-12-11
JP2018232003 2018-12-11
PCT/JP2019/044650 WO2020121724A1 (ja) 2018-12-11 2019-11-14 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2020121724A1 JPWO2020121724A1 (ja) 2021-10-21
JP7391041B2 true JP7391041B2 (ja) 2023-12-04

Family

ID=71077259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020559856A Active JP7391041B2 (ja) 2018-12-11 2019-11-14 固体撮像装置及び電子機器

Country Status (7)

Country Link
US (1) US20220038648A1 (ja)
EP (1) EP3896966A4 (ja)
JP (1) JP7391041B2 (ja)
KR (1) KR102660132B1 (ja)
CN (1) CN112997478B (ja)
TW (1) TWI822909B (ja)
WO (1) WO2020121724A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11650360B2 (en) * 2019-09-13 2023-05-16 GM Cruise Holdings LLC. Color filter array patterns for enhancing a low-light sensitivity while preserving a color accuracy in image signal processing applications
JP2022104203A (ja) * 2020-12-28 2022-07-08 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
US20230169689A1 (en) * 2021-11-30 2023-06-01 Texas Instruments Incorporated Suppression of clipping artifacts from color conversion
KR20230088085A (ko) * 2021-12-10 2023-06-19 삼성전자주식회사 광 필터와 이를 포함하는 이미지 센서 및 전자 장치
WO2023176418A1 (ja) * 2022-03-16 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US20230388673A1 (en) * 2022-05-25 2023-11-30 Qualcomm Incorporated Patch-based image sensor
JP2024000625A (ja) * 2022-06-21 2024-01-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2024135307A1 (ja) * 2022-12-23 2024-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011130022A (ja) 2009-12-15 2011-06-30 Toshiba Corp 固体撮像装置
JP2013207035A (ja) 2012-03-28 2013-10-07 Sony Corp 撮像素子、製造装置および方法、撮像装置、表示素子、並びに表示装置
US20140014818A1 (en) 2012-07-13 2014-01-16 Young Sung CHO Pixel array, image sensor including the same, and method of compensating for local dark current
JP2014112580A (ja) 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
WO2017154605A1 (ja) 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4517493B2 (ja) * 2000-10-18 2010-08-04 ソニー株式会社 固体撮像素子及びその信号処理方法
US7554587B2 (en) * 2003-03-11 2009-06-30 Fujifilm Corporation Color solid-state image pickup device
US7075049B2 (en) * 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
JP4393242B2 (ja) * 2004-03-29 2010-01-06 富士フイルム株式会社 固体撮像素子及び固体撮像素子の駆動方法
EP2249386B1 (en) * 2005-03-28 2012-10-10 Fujitsu Semiconductor Limited Imaging device
US7214998B2 (en) * 2005-07-26 2007-05-08 United Microelectronics Corp. Complementary metal oxide semiconductor image sensor layout structure
JP5023480B2 (ja) * 2005-12-02 2012-09-12 株式会社ニコン 電子カメラ
CN101136363A (zh) * 2006-08-31 2008-03-05 联华电子股份有限公司 微聚光镜结构及其制作方法
JP5584982B2 (ja) * 2009-02-09 2014-09-10 ソニー株式会社 固体撮像素子およびカメラシステム
JP4977541B2 (ja) * 2007-07-18 2012-07-18 富士フイルム株式会社 ディジタル・カメラおよびその動作制御方法
JP2009038263A (ja) * 2007-08-02 2009-02-19 Sharp Corp 固体撮像素子および電子情報機器
JP4848349B2 (ja) * 2007-11-22 2011-12-28 富士フイルム株式会社 撮像装置及び固体撮像素子の駆動方法
JP5262180B2 (ja) * 2008-02-26 2013-08-14 ソニー株式会社 固体撮像装置及びカメラ
JP2010010896A (ja) * 2008-06-25 2010-01-14 Panasonic Corp 固体撮像装置
JP5165520B2 (ja) * 2008-10-01 2013-03-21 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置のａｄ変換方法
JP2011015219A (ja) * 2009-07-02 2011-01-20 Toshiba Corp 固体撮像装置
JP5471117B2 (ja) * 2009-07-24 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法並びにカメラ
US8619143B2 (en) * 2010-03-19 2013-12-31 Pixim, Inc. Image sensor including color and infrared pixels
JP2012238648A (ja) * 2011-05-10 2012-12-06 Sony Corp 固体撮像装置及び電子機器
US9257468B2 (en) * 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
WO2013150832A1 (ja) * 2012-04-02 2013-10-10 ソニー株式会社 固体撮像装置及び電子機器
JP5988744B2 (ja) * 2012-07-18 2016-09-07 キヤノン株式会社 撮像装置、その制御方法、および制御プログラム
JP2015065270A (ja) * 2013-09-25 2015-04-09 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN103545397B (zh) * 2013-10-29 2016-02-24 中国科学院化学研究所 薄膜紫外光探测器及其制备方法与应用
US9666620B2 (en) * 2014-10-06 2017-05-30 Visera Technologies Company Limited Stacked filter and image sensor containing the same
JP6743011B2 (ja) * 2014-12-11 2020-08-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、駆動方法、電子機器
JPWO2016147885A1 (ja) * 2015-03-16 2017-12-28 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US10356348B2 (en) * 2015-04-03 2019-07-16 Sony Corporation Solid-state image capture element, driving method, and electronic device
WO2017051451A1 (ja) * 2015-09-24 2017-03-30 オリンパス株式会社 固体撮像素子および内視鏡システム
WO2018096955A1 (ja) * 2016-11-25 2018-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、駆動方法、および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011130022A (ja) 2009-12-15 2011-06-30 Toshiba Corp 固体撮像装置
JP2013207035A (ja) 2012-03-28 2013-10-07 Sony Corp 撮像素子、製造装置および方法、撮像装置、表示素子、並びに表示装置
US20140014818A1 (en) 2012-07-13 2014-01-16 Young Sung CHO Pixel array, image sensor including the same, and method of compensating for local dark current
JP2014112580A (ja) 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
WO2017154605A1 (ja) 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器

Also Published As

Publication number Publication date
TWI822909B (zh) 2023-11-21
US20220038648A1 (en) 2022-02-03
EP3896966A1 (en) 2021-10-20
EP3896966A4 (en) 2022-05-18
WO2020121724A1 (ja) 2020-06-18
TW202037150A (zh) 2020-10-01
KR20210098978A (ko) 2021-08-11
JPWO2020121724A1 (ja) 2021-10-21
CN112997478A (zh) 2021-06-18
KR102660132B1 (ko) 2024-04-25
CN112997478B (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
JP7391041B2 (ja) 固体撮像装置及び電子機器
JP7125345B2 (ja) 撮像素子、撮像素子の製造方法、及び、電子機器
US20200161352A1 (en) Imaging apparatus and electronic device
WO2018221443A1 (ja) 固体撮像装置、及び電子機器
US20210168314A1 (en) Solid-state imaging device and imaging device with combined dynamic vision sensor and imaging functions
WO2020045122A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
US11240449B2 (en) Solid-state imaging device and imaging device with combined dynamic vision sensor and imaging functions
WO2020195825A1 (ja) 撮像装置および電子機器
US20220052088A1 (en) Solid-state imaging device and electronic apparatus
US11997400B2 (en) Imaging element and electronic apparatus
WO2019026718A1 (en) IMAGING APPARATUS AND ELECTRONIC DEVICE
WO2020105634A1 (ja) 固体撮像装置および電子機器
JPWO2019078291A1 (ja) 撮像装置
JP7531272B2 (ja) 撮像装置
WO2022201898A1 (ja) 撮像素子および撮像装置
WO2023079840A1 (ja) 撮像装置および電子機器
WO2023132151A1 (ja) 撮像素子および電子機器
WO2023080000A1 (ja) 撮像素子、電子機器
US20240292130A1 (en) Imaging device and electronic apparatus
WO2020149181A1 (ja) 撮像装置
WO2022097446A1 (ja) 固体撮像素子
CN112602320B (zh) 固态成像装置和电子设备
WO2022209326A1 (ja) 光検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231121

R150 Certificate of patent or registration of utility model

Ref document number: 7391041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150