JP7374622B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP7374622B2 JP7374622B2 JP2019112318A JP2019112318A JP7374622B2 JP 7374622 B2 JP7374622 B2 JP 7374622B2 JP 2019112318 A JP2019112318 A JP 2019112318A JP 2019112318 A JP2019112318 A JP 2019112318A JP 7374622 B2 JP7374622 B2 JP 7374622B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power mode
- control means
- information processing
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 27
- 238000000034 method Methods 0.000 claims description 20
- 230000007704 transition Effects 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 16
- 238000004891 communication Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3284—Power saving in printer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00888—Control thereof
- H04N1/00896—Control thereof using a low-power mode, e.g. standby
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Sources (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
上記した実施形態では、S505においてサブCPU116が割り込み保留レジスタ303の所定のビットをクリアしたが、メインCPU101が割り込み保留レジスタ303の所定のビットをクリアしても良い。また、メインCPU101やサブCPU116以外のデバイスが割り込み保留レジスタ303の所定のビットをクリアしても良い。
101 メインCPU
105 ネットワークコントローラ
109 USBデバイスコントローラ
113 入力部コントローラ
116 サブCPU
202 割り込みコントローラ
302 割り込みイネーブルレジスタ
303 割り込み保留レジスタ
304 クリアレジスタ
Claims (12)
- 少なくとも第1電力モードと前記第1電力モードより省電力の第2電力モードとに移行可能な第1制御手段と、
所定の復帰要因を検知し第1の信号を出力する検知手段と、
前記検知手段から出力された前記第1の信号に関する情報を記憶する記憶部を有し、前記記憶部に記憶された前記情報に基づいて第2の信号を出力する第2制御手段と、
前記第2制御手段から出力された前記第2の信号に従って、前記第1制御手段を前記第2電力モードから前記第1電力モードに移行させる第3の信号を出力する第3制御手段と、を備え、
前記第3制御手段は、前記第1電力モードに移行した前記第1制御手段が前記第2電力モードへ移行するときに、前記記憶部に所定の値を設定するよう制御することにより前記第2制御手段の前記記憶部に記憶された前記第1の信号に関する情報をクリアにする
ことを特徴とする情報処理装置。 - 前記第3制御手段は、前記第2の信号を受信すると、前記第2制御手段から前記第2の信号の出力を無効にする制御を行い、前記第1制御手段により前記第2電力モードから前記第1電力モードに移行すると、前記第2制御手段から前記第2の信号の出力を有効にする制御を行う
ことを特徴とする請求項1に記載の情報処理装置。 - 前記第2制御手段は、前記第1の信号を受信すると、前記第2の信号の出力が有効であることに応じて、前記第3制御手段に、前記第2の信号を出力する
ことを特徴とする請求項2に記載の情報処理装置。 - 前記第3制御手段は、前記第1制御手段により前記第2電力モードから前記第1電力モードに移行すると、前記記憶部の前記第1の信号に関する情報をクリアにするよう制御し、その後、前記第2制御手段から前記第2の信号の出力を有効にする制御を行う
ことを特徴とする請求項2又は3に記載の情報処理装置。 - 前記第1制御手段は、前記第2電力モードへ移行するときに、動作停止状態である前記第3制御手段を動作可能状態にして、動作可能状態になった前記第3制御手段は、前記記憶部に前記所定の値を設定するよう制御する
ことを特徴とする請求項1乃至4のいずれか1項に記載の情報処理装置。 - 前記動作停止状態とは、リセット信号が入力されている状態であって、前記動作可能状態は、前記リセット信号が入力されていない状態である
ことを特徴とする請求項5に記載の情報処理装置。 - 前記検知手段は、ユーザからの所定の操作を検知する入力部コントローラである
ことを特徴とする請求項1乃至6の何れか1項に記載の情報処理装置。 - 前記検知手段は、外部装置であるUSBホストが送信したデータを受信するUSBホストコントローラである
ことを特徴とする請求項1乃至6の何れか1項に記載の情報処理装置。 - 前記検知手段は、ネットワークから送信されたデータを受信するネットワークコントローラである
ことを特徴とする請求項1乃至6の何れか1項に記載の情報処理装置。 - 用紙に画像を印刷する印刷手段をさらに備える
ことを特徴とする請求項1乃至9の何れか1項に記載の情報処理装置。 - 原稿の画像を読み取る読取手段をさらに備える
ことを特徴とする請求項1乃至10の何れか1項に記載の情報処理装置。 - 少なくとも第1電力モードと前記第1電力モードより省電力の第2電力モードとに移行可能な情報処理装置の制御方法であって、
所定の復帰要因を検知し第1の信号を出力する検知工程と、
受信した前記第1の信号に関する情報を記憶する記憶部を有し、前記記憶部に記憶された前記情報に基づいて第2の信号を出力する第2制御工程と、
受信した前記第2の信号に従って、前記情報処理装置を前記第2電力モードから前記第1電力モードに移行させる第3の信号を出力する第3制御工程と、を備え、
前記第3制御工程では、前記第1電力モードに移行した前記情報処理装置が前記第2電力モードへ移行するときに、前記記憶部に所定の値を設定するよう制御することにより前記記憶部に記憶された前記第1の信号に関する情報をクリアにする
ことを特徴とする情報処理装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019112318A JP7374622B2 (ja) | 2019-06-17 | 2019-06-17 | 情報処理装置 |
US16/897,034 US11392191B2 (en) | 2019-06-17 | 2020-06-09 | Apparatus, method, and recording medium for shifting a power mode to a power saving mode based on an interrupt signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019112318A JP7374622B2 (ja) | 2019-06-17 | 2019-06-17 | 情報処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020204916A JP2020204916A (ja) | 2020-12-24 |
JP2020204916A5 JP2020204916A5 (ja) | 2022-06-10 |
JP7374622B2 true JP7374622B2 (ja) | 2023-11-07 |
Family
ID=73744999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019112318A Active JP7374622B2 (ja) | 2019-06-17 | 2019-06-17 | 情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11392191B2 (ja) |
JP (1) | JP7374622B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022092232A (ja) | 2020-12-10 | 2022-06-22 | 株式会社ジャパンディスプレイ | 液晶デバイス |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183894A (ja) | 1998-12-11 | 2000-06-30 | Toshiba Corp | 伝送制御装置 |
JP2009260918A (ja) | 2008-03-18 | 2009-11-05 | Ricoh Co Ltd | 画像処理装置、画像処理方法および画像処理プログラム |
US20110235535A1 (en) | 2010-03-26 | 2011-09-29 | Brother Kogyo Kabushiki Kaisha | Communication apparatus |
JP2016158174A (ja) | 2015-02-25 | 2016-09-01 | 株式会社リコー | 通信装置 |
JP2018157603A (ja) | 2018-06-14 | 2018-10-04 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法およびコンピュータプログラム |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5897758A (ja) * | 1981-12-04 | 1983-06-10 | Matsushita Electric Ind Co Ltd | 共有メモリの制御方式 |
JP2005267099A (ja) | 2004-03-17 | 2005-09-29 | Ricoh Co Ltd | ネットワーク制御装置、画像形成装置、画像形成システム、ネットワーク制御方法、コンピュータプログラム及び記録媒体 |
TW200732905A (en) * | 2006-02-24 | 2007-09-01 | Via Tech Inc | Power-saving method and system of the central processing unit |
JP2007296723A (ja) * | 2006-04-28 | 2007-11-15 | Ricoh Co Ltd | 電力切換え機能を持つ制御装置,画像形成装置および画像読取装置 |
GB2455744B (en) * | 2007-12-19 | 2012-03-14 | Advanced Risc Mach Ltd | Hardware driven processor state storage prior to entering a low power mode |
JP5207792B2 (ja) * | 2008-02-19 | 2013-06-12 | キヤノン株式会社 | 情報処理装置及び情報処理方法 |
JP5159377B2 (ja) * | 2008-03-12 | 2013-03-06 | キヤノン株式会社 | 情報処理装置及び情報処理方法 |
US8762759B2 (en) * | 2008-04-10 | 2014-06-24 | Nvidia Corporation | Responding to interrupts while in a reduced power state |
JP2010287950A (ja) * | 2009-06-09 | 2010-12-24 | Sanyo Electric Co Ltd | 電子機器 |
JP2011170709A (ja) * | 2010-02-19 | 2011-09-01 | Ricoh Co Ltd | ネットワーク制御装置、画像形成装置、画像形成システム、省エネ制御方法、及び省エネ制御プログラム |
JP5285643B2 (ja) * | 2010-03-15 | 2013-09-11 | シャープ株式会社 | 半導体集積回路および電子情報機器 |
JP5460457B2 (ja) * | 2010-05-12 | 2014-04-02 | キヤノン株式会社 | 画像形成装置および画像形成装置の制御方法 |
US8719630B2 (en) * | 2010-08-23 | 2014-05-06 | Qualcomm Incorporated | Method and apparatus for monitoring interrupts during a power down event at a processor |
JP5847501B2 (ja) * | 2011-09-07 | 2016-01-20 | キヤノン株式会社 | 情報処理装置、その制御方法、およびプログラム、並びに記録媒体 |
US9063731B2 (en) * | 2012-08-27 | 2015-06-23 | Samsung Electronics Co., Ltd. | Ultra low power apparatus and method to wake up a main processor |
US9323312B2 (en) * | 2012-09-21 | 2016-04-26 | Atmel Corporation | System and methods for delaying interrupts in a microcontroller system |
JP6300585B2 (ja) * | 2014-03-11 | 2018-03-28 | キヤノン株式会社 | 画像形成装置 |
CN106030559A (zh) * | 2014-03-24 | 2016-10-12 | 英特尔公司 | 用于降低功耗的中断处理的同步 |
JP6397234B2 (ja) * | 2014-06-19 | 2018-09-26 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法、及びプログラム |
JP6355464B2 (ja) * | 2014-07-22 | 2018-07-11 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法およびプログラム |
US9696789B2 (en) * | 2014-08-18 | 2017-07-04 | Xilinx, Inc. | Sub-system power management control |
JP6090261B2 (ja) * | 2014-08-20 | 2017-03-08 | コニカミノルタ株式会社 | 画像形成装置、起動制御方法および起動制御プログラム |
JP6614831B2 (ja) * | 2015-07-10 | 2019-12-04 | キヤノン株式会社 | 情報処理装置、及び、情報処理装置の電力状態を制御する方法 |
JP2017019199A (ja) * | 2015-07-10 | 2017-01-26 | キヤノン株式会社 | 画像形成装置、及び、画像形成装置の制御方法 |
JP6589681B2 (ja) * | 2016-02-19 | 2019-10-16 | コニカミノルタ株式会社 | 画像形成装置、起動制御方法および起動制御プログラム |
JP6643276B2 (ja) * | 2017-05-08 | 2020-02-12 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法およびプログラム |
US10747298B2 (en) * | 2017-11-29 | 2020-08-18 | Advanced Micro Devices, Inc. | Dynamic interrupt rate control in computing system |
JP7401227B2 (ja) * | 2019-09-03 | 2023-12-19 | キヤノン株式会社 | 画像形成装置、その制御方法、及びプログラム |
-
2019
- 2019-06-17 JP JP2019112318A patent/JP7374622B2/ja active Active
-
2020
- 2020-06-09 US US16/897,034 patent/US11392191B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183894A (ja) | 1998-12-11 | 2000-06-30 | Toshiba Corp | 伝送制御装置 |
JP2009260918A (ja) | 2008-03-18 | 2009-11-05 | Ricoh Co Ltd | 画像処理装置、画像処理方法および画像処理プログラム |
US20110235535A1 (en) | 2010-03-26 | 2011-09-29 | Brother Kogyo Kabushiki Kaisha | Communication apparatus |
JP2011205580A (ja) | 2010-03-26 | 2011-10-13 | Brother Industries Ltd | 通信装置 |
JP2016158174A (ja) | 2015-02-25 | 2016-09-01 | 株式会社リコー | 通信装置 |
JP2018157603A (ja) | 2018-06-14 | 2018-10-04 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法およびコンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2020204916A (ja) | 2020-12-24 |
US11392191B2 (en) | 2022-07-19 |
US20200393892A1 (en) | 2020-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8949641B2 (en) | Information processing apparatus and method for controlling information processing apparatus restoration order of images that reduces the waiting time when restoration from a hibernation state | |
KR102320386B1 (ko) | 화상 형성 장치 및 화상 형성 장치의 전력 제어 방법 | |
JP6961349B2 (ja) | 不揮発性記憶装置を有する情報処理装置、制御方法 | |
JP4966422B1 (ja) | 情報処理装置及びデータ保護方法 | |
JP7374622B2 (ja) | 情報処理装置 | |
JP2014026373A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2010218120A (ja) | 画像処理装置および画像処理方法 | |
US10656954B2 (en) | Information processing apparatus, activation method of information processing apparatus, and storage medium | |
JP2012006389A (ja) | 画像形成装置および書込制御方法 | |
CN107066072B (zh) | 电子装置及其控制方法 | |
US20200250125A1 (en) | Electronic apparatus including device configured to be shifted to power saving state and connected to pci device, and control method thereof | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP2015215684A (ja) | 情報処理装置及び情報処理プログラム | |
JP2017059051A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
US7171569B2 (en) | Apparatus, method and program product for preventing system mode change by mistaken instruction | |
JP6703049B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP2012098985A (ja) | ダイレクトメモリアクセス制御装置、ダイレクトメモリアクセス制御システム、プログラム、画像処理装置および複合機 | |
JP7379020B2 (ja) | 情報処理装置 | |
JP2022039044A (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP2023021707A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP4671357B2 (ja) | 画像転送方法,装置および画像形成装置 | |
JP2021117740A (ja) | 情報処理装置、その制御方法、及びプログラム | |
US20200076645A1 (en) | Bridge device and information processing apparatus including bridge device | |
JP2021074974A (ja) | 画像形成装置および画像形成装置の制御方法 | |
JP2021047494A (ja) | 情報処理装置及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231025 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7374622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |