JP2006196564A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006196564A
JP2006196564A JP2005004744A JP2005004744A JP2006196564A JP 2006196564 A JP2006196564 A JP 2006196564A JP 2005004744 A JP2005004744 A JP 2005004744A JP 2005004744 A JP2005004744 A JP 2005004744A JP 2006196564 A JP2006196564 A JP 2006196564A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
substrate
semiconductor
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005004744A
Other languages
English (en)
Other versions
JP4773101B2 (ja
Inventor
Isao Suzumura
功 鈴村
Katsuya Oda
克矢 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005004744A priority Critical patent/JP4773101B2/ja
Priority to US11/329,107 priority patent/US7863162B2/en
Publication of JP2006196564A publication Critical patent/JP2006196564A/ja
Application granted granted Critical
Publication of JP4773101B2 publication Critical patent/JP4773101B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】
本願発明は、半導体多層膜を構成する各層の界面において、酸素と炭素濃度を低減した半導体装置の製造方法を提供する。
【解決手段】
第１の成長室内で単結晶基板上に第１の半導体層を形成し、第１の成長室から搬送室を介して第２の成長室に基板を搬送し、第２の成長室内で前記第１の半導体層の上に第２の半導体層を形成する。基板搬送を行うときに、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が少ないときは水素を供給し、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が多いときは水素の供給を停止する。
【選択図】図１

Description

本願発明は、半導体装置とその製造方法に係り、特に基板搬送の実施を伴う半導体多層膜の製造方法に関する。
近年、データ伝送システムや無線通信システムの急速な発展とともに、それらに用いるＬＳＩの高性能化と低コスト化が要求されている。このため、動作速度に優れ、さらに既存のＳｉプロセスを利用できることから、ＳｉＧｅ ＨＢＴ技術に注目が集まっている。
ＨＢＴ性能を向上するには、遮断周波数を増加させるために、急峻なドーピングプロファイルを実現する必要がある。又、ベース幅縮小によるベース抵抗の増大を抑制するため、ドーピング濃度を増大させることが不可欠である。しかしながら、従来のＨＢＴでは、コレクタとベースをエピタキシャル成長により形成した後に、エミッタ引き出し層として形成した高濃度のｎ型多結晶Ｓｉ層から、９００℃以上の熱処理を行ってドーパントを拡散させることによりエミッタ層を形成している。こうした製造方法を取ることから、この熱処理によって、ベース幅が拡大してしまうという問題がある。さらに、ＧｅはＳｉよりも格子定数が約４．２％大きいことから、Ｓｉ基板上に成長させたＳｉＧｅ層には格子歪みが内包される。このことは、高温の熱処理によって格子歪みは緩和され、転位や結晶欠陥の発生に伴い結晶性が悪化しやすいという問題を生む。こうした事情から、ドーパントの拡散を抑制して高濃度で浅い接合を形成し、さらにエピタキシャル層の良好な結晶性を維持するために高温の熱処理を廃止することを目的として、ベース層に引き続いてエミッタ層もエピタキシャル成長により形成するＨＢＴとその製造方法が検討されている。その例が特開２００３−７７８４４号公報（特許文献１）である。
図１３は、これまで行われている代表的な半導体装置の製造方法の骨子を示すシーケンスである。
この例では、Ｓｉ基板に設けた絶縁膜の開口部内に、ｐ型にドーピングした単結晶ＳｉＧｅ層とｎ型にドーピングした単結晶ＳｉＧｅ層からなる多層膜の選択成長を行う。これを行うために、第１の成長室、第２の成長室、搬送室およびロードロック室を有する半導体製造装置を使用し，成長室および搬送室は、例えば圧力１×１０−５Ｐａ以下の真空状態となっている。成長はｐ型単結晶ＳｉＧｅ層を第１の成長室で実施するならば、ｎ型単結晶ＳｉＧｅ層はもう一方の第２の成長室で実施する。
代表的な成長シーケンスは次の通りである。まず、初期洗浄を行ったＳｉ基板をロードロック室内に設置し、ロードロック室の真空排気を実施した後、Ｓｉ基板を搬送室経由で第１の成長室に搬送する。この後、Ｓｉ基板のクリーニングを行う。本従来例には、クリーニングの一例として、水素雰囲気中で行う方法が示されている。まず始めに、第１の成長室に、清浄な水素ガスを供給する（図１３ステップａ）。このとき、水素ガス流量は１０ｍｌ／ｍｉｎ以上１００ｌ／ｍｉｎ以下とし、さらに水素ガス分圧は１０Ｐａ以上大気圧以下とする。次に、Ｓｉ基板を例えば８５０℃まで加熱する（ステップｂ）。そしてこの後、所定の時間だけ基板を加熱保持する（ステップｃ）。時間の長さはクリーニング温度との関係によって決定され、例えば８５０℃で行われる場合は１０分である。
クリーニングが終了したら、次にエピタキシャル成長温度までＳｉ基板の温度を低下させ（ステップｄ）、引き続き基板温度を維持する（ステップｅ）。このステップｅでは表面に清浄な水素ガスを供給し続ける。
この後、水素ガスの供給を停止して、原料ガスとｐ型ドーピングガスを供給することによってｐ型単結晶ＳｉＧｅ層の選択エピタキシャル成長を開始する（ステップｆ）。原料ガスとしてＳｉにはジシラン（Ｓｉ２Ｈ６）、Ｇｅにはモノゲルマン（ＧｅＨ４）を用い、またドーピングガスにはジボラン（Ｂ２Ｈ６）を使用する。成長条件は、例えばＧｅ組成比１５％、ドーピング濃度１×１０１９ｃｍ−３のｐ型単結晶ＳｉＧｅ層を形成するには、成長温度を５５０℃、成長圧力を１Ｐａ、ジシラン流量を約３ｍｌ／ｍｉｎ、ゲルマン流量を約３ｍｌ／ｍｉｎ、水素希釈したジボラン流量を４０ｍｌ／ｍｉｎとする。成長を終了させるときには、成長ガスおよびドーピングガスの供給を停止し、反応室からガスを排気するとともに基板温度を低下させる。このとき、ステップｅのときと同様に清浄な水素ガスを供給する（ステップｇ）。
こうして第１の成長室でのｐ型単結晶ＳｉＧｅ層の形成が終了したら、次にｎ型単結晶ＳｉＧｅ層を形成するため、基板を第１の成長室から搬送室を介して第２の成長室に搬送する。搬送中はステップｇから引き続いて水素ガスを供給するが、搬送時には第１の成長室と搬送室の圧力をほぼ一致させる。第２の成長室への基板搬送も、搬送室と第２の成長室の圧力をほぼ一致させてから行う（ステップｈ）。
第２の成長室内への基板の設置が完了したら、水素ガスを供給し続けた状態で基板をエピタキシャル成長のときの温度まで上昇させる（ステップｉ）。このとき、水素ガスの供給条件は第１の成長室で基板表面のクリーニングを行ったときと等しくするが、第１の成長室で形成されたｐ型ＳｉＧｅ層の表面は清浄な状態が保たれているので、ｎ型ＳｉＧｅ層を成長する前のクリーニングは行わない。基板温度が第２の成長室でのエピタキシャル成長温度に到達したら、清浄な水素ガスを供給しながら基板温度を維持する（ステップｊ）。この後、水素ガスを停止し、成長ガスとｎ型ドーピングガスを供給することにより、ｎ型単結晶ＳｉＧｅ層の選択成長を開始する（ステップｋ）。ｎ型ドーピングガスには例えばホスフィン（ＰＨ３）などを用いる。最後は、供給ガスの停止によってｎ型ＳｉＧｅ層の成長を終了すると同時に基板温度を低下させ（ステップｌ）、基板を搬送室経由でロードロック室に搬送し、装置から取り出す。
日本国、特開２００３−７７８４４号公報
従来例に示された半導体単結晶多層膜の製造方法では，第１の成長室でｐ型単結晶ＳｉＧｅ層を成長し終わってから第２の成長室でｎ型単結晶ＳｉＧｅ層の成長を開始するまでの間水素を供給し続けているので、以下のような問題がある。
従来例のようなＣＶＤ法によるエピタキシャル成長では、第１の成長室で成長を終了したとき、ｐ型単結晶ＳｉＧｅ層の表面は水素原子によって終端されている。この水素終端表面は、水素を供給し続けながら基板搬送を行うので、第１の成長室で成長が終了した時点から第２の成長室で次の成長が開始されるまでの間維持されている。しかし、単結晶Ｓｉ層の水素終端表面では、水素圧力にも依るが基板温度が約１５０℃以上のときとそれ以下のときで構造が変化する。具体的には、約１５０℃以上のときは、表面に存在する１つのＳｉ原子に対し水素原子が１つだけ結合しているモノハイドライドが形成される。一方、約１５０℃以下になると、１つのＳｉ原子に対して水素原子が２つ結合しているダイハイドライドの形成が起こる。従来例は単結晶Ｓｉ層ではなくて単結晶ＳｉＧｅ層の表面に水素を供給しているが、Ｇｅ組成比が１５％とＳｉに比べて少ないことから、単結晶Ｓｉ層の場合と同様に考えることができる。ダイハイドライド表面はモノハイドライド表面に比べて水分や酸素が吸着しやすい。たとえ超高真空状態であっても、成長室や搬送室には微量の水分や酸素が存在する。従って、搬送中に水素を供給し続ける従来例では、基板温度が低いときに酸素が表面に吸着し、半導体単結晶多層膜の界面に取り込まれた酸素によって結晶欠陥が発生するという問題がある。
本願発明の骨子は、次の通りである。即ち、本願発明の半導体装置の製造方法は、単結晶基板上に第１の成長室で第１の半導体層を形成する第１の工程と、前記第１の工程の後に第１の成長室から搬送室を介して、第２の半導体層を成長させる為の成長室に基板の搬送を行う第２の工程と、前記第２の工程後に前記第１の半導体層の上に前記第２の半導体層を成長させる為の成長室で第２の半導体層を形成する第３の工程とを少なくとも有する。そして、前記第２の工程において、前記第１の半導体層表面の水素原子による終端構造に変化を生ずる基板温度に基づき、当該基板温度より高い場合は水素を供給し、一方、当該基板温度より低い場合は水素の供給を停止して超高真空状態を確保することを特徴とするものである。
前記第１の半導体層表面の水素原子による終端構造に変化を生ずる基板温度は、雰囲気の水素圧力などによって若干の幅を有するが、水素原子が、基板材料の原子、例えば、Ｓｉ基板の場合、Ｓｉ原子に対する結合状態に変化を生ずるような温度である。より具体的には、基板表面の一つのＳｉ原子に対し、水素原子が１つ結合しやすいか、２つ結合しやすいかといった変化である。この現象自体は、発明が解決しようとする課題の欄に説明したものである。
ここで、前記第２の工程には、種々の形態をとり得る。即ち、代表的な形態は、前記第２の半導体層を成長させる為の成長室が、前記第１の成長室とは別異なる第２の成長室である形態である。更には、前記第２の工程は、前記第１の工程の後に第１の成長室から搬送室に基板の搬送を行い、この後、前記搬送室から前記第１の成長室に基板を戻す工程を含む形態もとり得る。又、本願発明の趣旨に添った形態もとり得る。
又、超高真空状態は、通例の当該結晶成長技術の分野での基板搬送で用いる真空状態で良い。これは、実用上概ね、１×１０−５Ｐａ以下である。
本願発明の好適な例を述べれば、前記第２の工程において、前記水素を供給する場合の前記基板温度が２５０℃以上でなされることであり、又、前記第２の工程において、前記水素の供給を停止する場合の前記基板温度が５０℃以上２５０℃未満の範囲でなされることである。
更に、本願発明を別な観点で述べれば、単結晶基板上に第１の成長室で第１の半導体層を形成する第１の工程と、前記第１の工程の後に第１の成長室から搬送室を介して、第２の半導体層を成長させる為の成長室に基板の搬送を行う第２の工程と、前記第２の工程後に前記第１の半導体層の上に前記第２の半導体層を成長させる為の成長室で第２の半導体層を形成する第３の工程を少なくとも有し、且つ、前記第２の工程において、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が少ないときは水素を供給し、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が多いときは水素の供給を停止することを特徴とする半導体装置の製造方法である。
より、具体的な例を詳述すれば、次に通りである。即ち、単結晶基板上に第１の成長室で第１の半導体層を形成し、この工程の後に第１の成長室から搬送室を介して第２の成長室に基板を搬送し、この工程後に第１の半導体層の上に第２の成長室で第２の半導体層を形成する。そして基板搬送を行う工程において、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が少ないときは水素を供給し、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が多いときは水素の供給を停止することを特徴としている。
本発明に係る半導体装置の製造方法の別な形態は、単結晶基板上に第１の成長室で第１の半導体層を形成し、この工程の後に第１の成長室から搬送室に基板を搬送し、さらにこの後搬送室から第１の成長室に基板を搬送し、この工程後に第１の半導体層の上に第１の成長室で第２の半導体層を形成する。そして基板搬送を行う工程において、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が少ないときは水素を供給し、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が多いときは水素の供給を停止することを特徴としている。
本発明の半導体装置の製造方法の更に別な形態は、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が少なくなる温度が２５０℃以上５００℃以下であれば好適である。又、本発明の半導体装置の製造方法は、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が多くなる温度が５０℃以上２５０℃以下であれば好適である。
次に、本願発明のより実際的な半導体層等の形態の例を掲げれば、次に通りである。
第１に、半導体装置の製造方法は、例えば図１に示す成長シーケンスのように、単結晶Ｓｉ基板上に第１の成長室で高濃度ｐ型単結晶ＳｉＧｅ層９を形成し、この高濃度ｐ型単結晶ＳｉＧｅ層９上に第２の成長室で高濃度ｎ型単結晶層１１を形成すれば好適である。
本発明の半導体装置の製造方法は、単結晶基板は、Ｓｉ基板が代表例であり、更にはＳｉを主成分として含んでいる基板も用い得る。即ち、Ｓｉ基板、或いはＳｉＧｅ基板などが好適である。更に、必要に応じて、その他の元素を含有していても勿論良いことはいうまでもない。
本願発明の半導体装置の製造方法は、第１の半導体層がＳｉ、或いはＳｉを主成分として含んでいれば実用上なお好適である。又、第２の半導体層は、Ｓｉ、或いはＳｉを主成分として含んでいれば実用上好適である。更には、第１の半導体層と第２の半導体層の少なくともどちらか一方にＣを添加していれば実用上好適な例である。
本発明の半導体装置の製造方法は、第１の成長室でＢのドーピングを行い、第２の成長室でＰ或いはＡｓのドーピングを行えば実用上好適である。
上述した各半導体層は、Ｓｉを主成分とする半導体材料がその代表例であるが、ＳｉＧｅを主成分とした半導体材料をも用い得る。更に、Ｓｉを主成分とする半導体材料に炭素（Ｃ）を含有する半導体材料も用い得る。代表例を具体的に挙げれば、Ｓｉ層、ＳｉＧｅ層、ＳｉＧｅＣ層であり、これらの材料にｐ型あるいはｎ型のドーパントが含有されていても良いことはいうまでもない。ｐ型ドーパントの代表例はＢ（ボロン）であり、ｎ型ドーパントの代表例はＰ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）などである。
次に、本願発明になる本発明の半導体装置の例を示せば次の通りである。即ち、第１は、単結晶基板上に形成された、ドーピング濃度が１×１０１９ｃｍ−３以上である第１導電型の第１の半導体層と、第１の半導体層上に形成された、ドーピング濃度が１×１０１９ｃｍ−３以上である、第１導電型と反対導電型である第２導電型の第２の半導体層から構成されており、第１の半導体層と第２の半導体層の界面における酸素濃度と炭素濃度が共に約１×１０１９ｃｍ−３以下であることを特徴としている。この例は、図６または図９に例示するＳｉＧｅ ＨＢＴの断面構造に例示される。
更に、別な例は、次の通りである。即ち、第２の例は、単結晶基板上に形成された、ドーピング濃度が１×１０１９ｃｍ−３以上である第１導電型の第１の半導体層と、該第１の半導体層上に形成された、ドーピング濃度が５×１０１７ｃｍ−３以下である、第１導電型と反対導電型である第２導電型の第２の半導体層から構成されており、第１の半導体層と前記第２の半導体層の界面における酸素濃度と炭素濃度が共に約１×１０１９ｃｍ−３以下であることを特徴としている。この例は、図１１に示すＭＯＤＦＥＴの断面構造に例示される。
本願発明の半導体装置の製造方法によれば、結晶性に優れた半導体積層体の実現が可能であり、もって、これを用いた半導体装置の良好な諸特性を確保することが出来る。或いは半導体集積回路の高性能を確保することが出来る。
＜実施例１＞
図１は本発明の第１の実施形態であるシーケンスを例示する図である。単結晶Ｓｉ基板上に、高濃度ｐ型単結晶ＳｉＧｅ層と高濃度ｎ型単結晶Ｓｉ層とからなる多層膜をエピタキシャル成長により形成するときのシーケンスを示している。ステップｇからステップｌまでの工程が、本願発明にいう第２の工程の相当する。ステップｇでは、第１の結晶成長（本願発明の第１の工程）が終了し、第２の工程がスタートする。そして、基板温度が所定温度、例えば２００℃前後に降下するまでは、水素を供給する（ステップｇ）。そして、基板温度が所定温度以下に降下すると、水素の供給を停止するのである（ステップｈ、ステップｉ）。尚、ステップｊでは、第２の成長室にて、第２の結晶成長の為、基板温度を上昇させる。このステップｊで、基板温度が所定温度以上になると、再び水素を供給する。ステップｋ及びｌでは、結晶成長前の高温状態となるので、水素は勿論供給される。以下に本実施例を各ステップに従って詳細に説明する。
図２は、本発明の実施に用いるエピタキシャル成長装置の例である。本装置は、第１の第１の成長室１００、第２の成長室１０２、搬送室１０１、およびロードロック室１０３からなる。異なる導電型の半導体層からなる多層膜において、ドーピング濃度やプロファイルを正確に制御するには、成長室に残留するドーパントが膜中に取り込まれてドーピングの効果が打ち消されてしまうことを回避する必要がある。この為、１つの成長室でｐ型とｎ型のドーピングを両方実施するよりも、ｐ型専用の成長室とｎ型専用の成長室で別々に実施する方が好都合である。本実施例では、第１の成長室１００で高濃度ｐ型単結晶ＳｉＧｅ層の成長を行い、第２の成長室１０２で高濃度ｎ型単結晶Ｓｉ層の成長を実施している。成長室と導電型の組み合わせについては、本実施例と逆の場合であっても可能である。尚、第１の成長室、第２の成長室、搬送室などの内部構成は通例のものと同様でよいので、詳細説明は省略する。
まず始めに、第１の成長室１００において、Ｓｉ基板上へのｐ型単結晶ＳｉＧｅ層の成長を行う。Ｓｉ基板表面のクリーニングを行うため、Ｈ２雰囲気中で基板を加熱した後エピタキシャルを行うが、エピタキシャル成長の前後にもＨ２を導入している。Ｓｉ２Ｈ６とＧｅＨ４とはエピタキシャル成長の原料ガスとして用いており、第１の成長室１００に供給している水素希釈したＢ２Ｈ６はｐ型のドーピングガスである。
第１の成長室１００での成長が終了したら、次に第２の成長室１０２で高濃度ｎ型単結晶Ｓｉ層を成長するため、第１の成長室１００から搬送室を介して第２の成長室に基板を搬送する。この後、ｐ型単結晶ＳｉＧｅ層上に、ｎ型単結晶Ｓｉ層を第２の成長室にてエピタキシャル成長する。ここで、第１の成長室の場合と同じように、エピタキシャル成長前にＨ２を導入している。Ｓｉ２Ｈ６はエピタキシャル成長の原料ガスであって、第２の成長室に水素希釈して導入しているＰＨ３はｎ型のドーピングガスとして使用している。
図３は、図１に示した成長のシーケンスと図２に示したエピタキシャル成長装置を用いて形成される、単結晶基板１上に、高濃度ｐ型単結晶ＳｉＧｅ層９と高濃度ｎ型単結晶Ｓｉ層１１を形成した多層膜の断面構造図である。以下では、この構造を得るために行う各プロセスを図１から図３を使って具体的に説明していく。
まず始めに、汚染物やパーティクルを取り除くため、硫酸と過酸化水素水を成分に持つ溶液と水酸化アンモニウム、過酸化水素水、及び水の混合液によりＳｉ基板を洗浄する。エピタキシャル成長装置に基板を設置する直前に、表面に形成されている酸化膜を除去するために基板をフッ酸水溶液により洗浄し、次いで純水に浸すことによって基板表面に存在するＳｉ原子の水素終端処理を行う。この処理には、Ｓｉ表面における自然酸化膜の再形成を最小限に抑えるという利点がある。そして、単結晶Ｓｉ基板１を半導体製造装置のロードロック室１０３に設置して真空引きを開始する。搬送室１０１への水分、酸素、炭素の混入を防ぐため、ロードロック室１０３を約１×１０−５Ｐａ以下に排気したら、基板を搬送室１０１経由で第１の成長室１００に設置する。搬送室１０１や第１の成長室１００、さらに後述する第２の成長室１０２の圧力についても、基板表面が汚染されないようにするため、約１×１０−５Ｐａ以下の真空状態であれば好適である。尚、第１の成長室１００、第２の成長室１０２、搬送室１０１において、これ以降のステップで特にガスを供給していなければこの圧力が維持されていることは言うまでもない。次に、基板の洗浄後に形成された自然酸化膜や汚染物を除去するため、基板のクリーニングを行う。尚、本実施例では、以下にＨ２雰囲気下において高温加熱する方法を説明するが、これ以外にもクリーニングガスを用いて基板を加熱する方法や、超高真空中において基板を１０００℃程度に加熱する方法などを用いることができる。クリーニングを行うため、第１の成長室１００に清浄なＨ２ガスを５０００ｓｃｃｍ供給する（図１のステップａ）。尚、各ステップａ、ｂ、ｃなどは、図１の上部に符号を付して示した。ここで、Ｈ２ガス中の水分濃度は、クリーニング効果が充分得られるようにするため、約５０ｐｐｂ以下が好適である。後の工程で第１の成長室１００と第２の成長室１０２に供給するＨ２中の水分濃度についても、この値以下に抑制することが望ましい。又、Ｈ２ガスの流量は本実施例では５０００ｓｃｃｍとしているが、この流量は一例に過ぎず、クリーニング中に所定の圧力を得るために必要な流量であればよい。更に、クリーニング中の圧力は、基板表面に均一にガスが供給されるように１０Ｐａ以上であって、装置の安全を保つために、大気圧以下であれば好適である。Ｈ２ガスの供給後は、引き続いてＳｉ基板の加熱を開始する（ステップｂ）。加熱方法には、代表的には抵抗ヒータやランプヒータを用いるものがある。基板をクリーニング温度まで加熱したら、その温度を所定の時間維持する（ステップｃ）。クリーニングにおける基板温度は、自然酸化膜や汚染物の除去が効果的に行われる温度として６００℃以上であれば良く、又、Ｓｉ基板表面の良好な状態を維持できる温度として１０００℃以下とすれば好適である。又、クリーニング時間はクリーニング温度との関係で決定すれば良い。例えば６００℃の場合は３０分程度かかるが、高温ほど自然酸化膜や汚染物は早く除去されることから１０００℃の場合は１分程度と少なくて済む。本実施例では、基板中のドーパントを熱拡散させないこととクリーニング時間の最短化を両立させるため、８５０℃、５分という組み合わせを選択している。以上のクリーニングを終了した後、基板をエピタキシャル成長温度まで下げ（ステップｄ）、基板温度を維持する（ステップｅ）。これらのステップでは、クリーニングした後のＳｉ基板に汚染物が付着するのを防ぐため、表面に清浄な水素ガスを供給し続けることが望ましい。Ｈ２ガス流量は最低限の汚染防止の効果が得られる１ｓｃｃｍ以上がよく、この後のエピタキシャル成長の開始時にガスの流量差によって基板温度が大きく変化することを防ぐため、次のエピタキシャル成長中に供給するガスの総流量と概ね等しいことが望ましい。
この後、Ｈ２ガスの供給を停止すると同時に、原料ガスとｐ型のドーピングガスの供給することにより、高濃度ｐ型単結晶ＳｉＧｅ層９のエピタキシャル成長を開始する（ステップｆ）。
エピタキシャル成長方法としては、ターボ分子ポンプを用いて超高真空に排気した状態で原料ガスを導入し低圧の分子流領域で成長を行う超高真空ＣＶＤ（ＵＨＶ／ＣＶＤ）法や、多量の水素ガスをキャリアガスとして導入しながら成長を行う減圧ＣＶＤ（ＬＰＣＶＤ）法を用いることができる。以下に、これらの成長法での成長条件について説明する。
ＵＨＶ／ＣＶＤ法によりエピタキシャル成長するとき、分子流領域で行い、かつ成長温度が比較的低いことから、原料ガスには反応性の高いものを使用する。ＳｉＧｅ層を成長する場合には、例えば、Ｓｉの原料ガスとしてＳｉ２Ｈ６、Ｇｅの原料ガスとしてＧｅＨ４を用いる。ＳｉとＧｅは全率固溶であることから、これらのガスの流量を制御することにより、ＳｉＧｅ層中におけるＧｅ組成比の制御を任意に変化させることができる。更に、ガス流量により成長圧力を１０Ｐａ以下に制御すれば、エピタキシャル層を均一に成長させることが可能となる。ここで、この成長圧力は一般的な値を示したものであって、均一成長に望ましい圧力は反応室の形状や真空ポンプの排気速度に依存する。成長温度は、エピタキシャル層の結晶性悪化や成長時間の増大によるスループット低下を防ぐために４００℃以上とし、加えて良好な表面モフォロジーを得るために６５０℃以下に設定すればよい。以上のことから、例えばＳｉ２Ｈ６を３ｓｃｃｍ、ＧｅＨ４を３ｓｃｃｍ供給し、成長温度を５５０℃に設定すれば、Ｇｅ組成比１５％のＳｉＧｅ層を形成することができる。尚、次のステップｇでは、Ｈ２ガスを再び供給しているが、エピタキシャル層の品質に特に影響は与えない。従って、Ｈ２ガスの供給は、本実施例のようにエピタキシャル成長が終了した時点から始める必要は必ずしもなく、成長の開始時点や途中からでも可能である。成長中にＨ２ガスを供給する場合でも、原料ガスとドーピングガスの分圧の合計はＨ２ガスを供給しないときとほぼ同じとすればよい。
一方、ＬＰＣＶＤ法によって成長を行うとき、原料ガスとしてＵＨＶ／ＣＶＤ法に使用するガスよりも反応性の低いものを供給する。これは、もし原料ガスの反応性が高ければ気相中の反応が生じてしまい、堆積する膜の結晶性が悪化する原因となるからである。この為、Ｓｉの原料ガスとしては、例えばモノシラン（ＳｉＨ４）やジクロルシラン（ＳｉＨ２Ｃｌ２）など、Ｓｉの水素化物や塩化物系ガスを用いるのが好適である。Ｇｅの原料ガスには、ＧｅＨ４以外にもＳｉの場合と同様に、Ｇｅの水素化物や塩化物系ガスを用いることができる。これらのガス流量を制御することにより、ＵＨＶ／ＣＶＤ法のときと同様に、ＳｉＧｅ層中のＧｅ組成比を変化させることができる。更に、原料ガスとキャリアガスである水素の流量を制御し、例えば成長圧力を約１０００Ｐａから約１００００Ｐａに維持する。成長温度としては、ガスの分解と良好な結晶性を同時に実現するため、６００℃から８００℃程度に設定すればよい。
又、ｐ型のドーピングを行うためには、ＵＨＶ／ＣＶＤ法とＬＰＣＶＤ法のどちらであっても、原料ガスと同時にドーピングガスを供給することによって可能である。ｐ型不純物の添加には、ＢなどのＩＩＩ族元素を含むドーピングガス、例えばＢ２Ｈ６などを用いればよい。尚、以上においてエピタキシャル成長条件について種々の具体例を示したが、それら以外の条件であっても、エピタキシャル成長可能な範囲ならば本工程に適用することが可能である。
前述したように、以下、ステップｇからステップｌまでが、本願発明の第２の工程に相当する。
高濃度ｐ型単結晶ＳｉＧｅ層９を成長させた後、原料ガスとドーピングガスの供給を停止させると同時にＨ２ガスの導入を開始し、基板温度を低下させる（ステップｇ）。
次いで、基板温度が所定の値以下になったらＨ２ガスの供給を停止して、引き続き基板温度を低下させる（ステップｈ）。エピタキシャル層の表面を終端している水素が脱離して表面に水分、酸素、炭素などが吸着してしまうことを回避するため、Ｈ２ガスの導入を停止するときの基板温度は、表面から水素が脱離する温度より低いことが好適である。このため、例えばＳｉ層の表面であれば、基板温度約４００℃以下でガスの導入を停止することが望ましい。ＳｉＧｅ層の表面ならば、Ｓｉ原子からよりもＧｅ原子からの方が水素原子は脱離しやすいので、ガスの導入は基板温度約３００℃で停止すれば好適である。又、表面から水素が脱離せず水素終端表面が維持されている基板温度領域であっても、表面にＨ２ガスを供給し続けると表面構造は温度に従って変化する。例えば、水素終端Ｓｉ（１００）表面の場合、基板温度が約１５０℃に低下するまでは、表面のＳｉ原子１個に対し水素原子が１個結合しているモノハイドライドが形成されている。しかし約１５０℃以下になると、モノハイドライドだけでなく、表面のＳｉ原子１個に対し水素原子が２個結合しているダイハイドライドが形成される。そして、基板温度が約４０℃以下に低下すると、モノハイドライドの形成は殆ど見られなくなり、表面の大半はダイハイドライドが形成されていることになる。このような変化は、Ｇｅ組成比が３０％以下であれば表面の主成分はＳｉであることから、本実施例のようにＳｉＧｅ層であってもほぼ同様である。一方、水素終端Ｓｉの結晶面（１００）面の表面であっても表面にＨ２ガスを供給していなければ、基板温度が約１５０℃以下のときでもダイハイドライドは形成されず、モノハイドライドの構造が維持される。水素終端Ｓｉの結晶面（１００）面の表面への酸素原子の吸着は、モノハイドライドよりもダイハイドライドが形成されているときの方が起きやすい。この為、基板温度が約１５０℃以下の状態でＨ２ガスを供給すれば、エピタキシャル層の表面が水分や酸素により酸化されやすくなる。従って、ステップｈでのＨ２ガスの導入を停止するときの基板温度は、約４００℃以下で、且つ約１５０℃以上であることが好適である。尚、ここでは、Ｈ２ガス導入停止時の基板温度を具体的な数値を挙げて説明したが、こうした数値は、例えば第１の成長室１００内のＨ２ガス分圧などにより上下することは言うまでもない。又、炭素などの酸素以外の汚染については、表面が水素終端された基板であれば吸着しにくいため、上記のような基板温度に応じたＨ２ガス導入の切り替えを行うことにより汚染を低減することができる。
基板温度を低下させたら、第１の成長室から搬送室を介して第２の成長室に基板を搬送する（ステップｉ）。本実施例では、搬送中の基板温度は室温となっているが、この温度は単に一例であって、基板表面にモノハイドライドが形成されている基板温度約１５０℃以下であれば好適である。
搬送終了後、第２の成長室において、第２の半導体層を成長するため、再び基板を加熱する（ステップｊ）。ここでは、加熱の途中でＨ２ガスの供給を開始し、引き続きエピタキシャル成長を行う温度まで基板温度を上昇させる（ステップｋ）。Ｈ２ガスを供給し始めるときの基板温度は、前述したステップｇとステップｈの場合と同様に考えればよい。継続してＨ２ガスを供給しつつ基板温度を安定化させたら（ステップｌ）、Ｈ２ガスの供給を停止して原料ガスとｎ型のドーピングガスを導入することにより、高濃度ｎ型単結晶Ｓｉ層１１のエピタキシャル成長を開始する（ステップｍ）。成長方法には、前述したＵＨＶ／ＣＶＤ法やＬＰＣＶＤ法を本ステップでも同様に用いることが出来る。又、ｎ型のドーピングは、ＵＨＶ／ＣＶＤ法とＬＰＣＶＤ法のどちらであっても、原料ガスと同時にドーピングガスを供給すれば可能である。ｎ型不純物の添加には、ＰやＡｓなどのＩＶ族元素を含むドーピングガス、例えばＰＨ３やアルシン（ＡｓＨ３）などを用いればよい。上記の成長法のうち好都合なものを選択することによって、高濃度ｎ型単結晶Ｓｉ層１１を成長させたら、原料ガスとドーピングガスの供給を停止させると同時に基板温度を低下させ（ステップｎ）、最後に第２の成長室１０２からロードロック室１０３に基板を戻すと、図３に示した多層膜構造が得られる。
本実施例によれば、基板温度に応じてＨ２ガスの供給を切り替えていることから、基板温度が低いときに基板表面が酸素や炭素で汚染されない。これにより、高濃度ｐ型単結晶ＳｉＧｅ層９上に結晶性の良好な高濃度ｎ型単結晶Ｓｉ層１１が成長するため、高品質な多層膜の形成が可能となる。又、高濃度ｎ型単結晶Ｓｉ層１１の成長前に高温のクリーニングを行う必要がないことから、高濃度ｐ型単結晶ＳｉＧｅ層９の結晶性悪化が抑制され、さらにドーパントの熱拡散による再分布も防ぐことができる。従って、この多層膜構造を用いて形成する半導体装置の高速動作や抵抗低減などによる高性能化が可能となる。
＜実施例２＞
図４は本発明の第２の実施形態を示すシーケンスの図である。図４は、単結晶Ｓｉ基板１上に、高濃度ｐ型単結晶ＳｉＧｅ層９と高濃度ｎ型単結晶Ｓｉ層１１からなる多層膜をエピタキシャル成長により形成するときのシーケンスである。第１の実施例と本実施例で異なる点は、次の点である。第１の実施例では、第１の成長室１００で成長させた高濃度ｐ型単結晶ＳｉＧｅ層９上に、第２の成長室で高濃度ｎ型単結晶Ｓｉ層を成長させていた。しかし、本実施例では、高濃度ｐ型単結晶ＳｉＧｅ層９の成長を行った第１の成長室１００で、高濃度ｎ型単結晶Ｓｉ層の成長も行っていることである。
ステップｇからステップｌまでの工程が、本願発明にいう第２の工程の相当する。ステップｇでは、第１の結晶成長（本願発明の第１の工程）が終了し、第２の工程がスタートする。そして、基板温度が所定温度に降下するまでは、水素を供給する（ステップｇ）。そして、基板温度が所定温度以下に降下すると、水素の供給を停止するのである（ステップｈ、ステップｉ）。尚、ステップｊでは、第２の成長室にて、第２の結晶成長の為、基板温度を上昇させる。このステップｊで、基板温度が所定温度以上になると、再び水素を供給する。ステップｋ及びｌでは、結晶成長前の高温状態となるので、水素は勿論供給される。以下に本実施例を各ステップに従って詳細に説明する。
多層膜の形成は、第１の成長室１００におけるＳｉ基板１上への高濃度ｐ型単結晶ＳｉＧｅ層９の成長から開始する。基板温度、Ｈ２ガス流量、エピタキシャル成長の原料ガスであるＳｉ２Ｈ６とＧｅＨ４の流量、およびｐ型のドーピングガスである水素希釈したＢ２Ｈ６の流量は第１の実施例と同様である。
高濃度ｐ型単結晶ＳｉＧｅ層９の成長が終了したら、次に第１の成長室のクリーニングを行うため、第１の成長室１００から搬送室１０１に基板を移動させる。搬送室１０１での基板温度は例えば室温である。そして、この後、多層膜を形成する基板１とは別に準備していた基板を第１の成長室１００に搬送する。基板の種類としては単結晶Ｓｉ基板でも構わないが、高温のクリーニングを行うためには、表面にＳｉ酸化膜を形成したＳｉ基板やＳｉＣ基板などが好適である。別基板の搬送終了後、第１の成長室１００にクリーニングガスを導入する。クリーニングガスとしては、Ｈ２ガスやＣｌ２ガス、ＨＣｌガス或いはこれらの混合ガスなどを用いることができる。次いで、基板の加熱を開始する。クリーニングを行う基板温度としては、充分なクリーニング効果を得るために１０００℃以上であることが望ましい。次いで、基板を高温の状態で一定時間維持する。この時間は基板温度が高いほど短くすることが可能であり、例えば基板温度が１２００℃ならば５分程度である。この後、第１の成長室１００内のガスを排気するとともに、基板温度を低下させてクリーニングを終了する。第１の成長室１００のクリーニングが終了したら、再び基板を搬送室１０１から第１の成長室１００に戻す。この後、第１の成長室１００でｎ型単結晶Ｓｉ層１１を成長する。基板温度、Ｈ２ガス流量、原料ガスのＳｉ２Ｈ６流量、およびドーピングガスのＰＨ３流量は、第１の実施例と同様に扱うことができる。
図５は、図４に示した半導体層を実施するに用いたエピタキシャル成長装置である。本装置は、第１の実施例と違って第１の成長室１００と搬送室１０１及びロードロック室１０３からなる。前述したが、異なる導電型の半導体層からなる多層膜中のドーピング濃度やプロファイルを正確に制御するには、導電性の異なる不純物が残留することによってドーピングの効果が打ち消されてしまうことを回避する必要がある。この為、本実施例では、ｐ型のドーピングを行った後に第１の成長室１００のクリーニングを行うことによってメモリ効果の影響を低減した後、ｎ型にドーピングした半導体層を形成する。
本実施例によれば、１つの成長室でｐ型とｎ型のドーピングを両方行うことができる。従って、第１の実施例に比べて装置の導入コストや維持費を低減できる。よって、本実施例を用いて作製した半導体装置の製造コストが大幅に低下するという利点がある。
＜実施例３＞
図６は本発明の第３の実施形態を示す。図６は、ＳｉＧｅ ＨＢＴの縦断面構造を示している。Ｓｉ基板１上に、いわゆる埋め込み層である高濃度ｎ型単結晶Ｓｉ層２、コレクタの一部となるｎ型単結晶Ｓｉ層３、第１のコレクタ・ベース分離絶縁膜４、コレクタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層５、および素子分離絶縁膜６からなる半導体基板を形成している。そして、ＨＢＴの真性領域を形成する部分とコレクタ引き出し層を形成する部分を除いた基板表面上に第２のコレクタ・ベース分離絶縁膜７を形成し、表面に露出しているｎ型単結晶Ｓｉ層３上にコレクタとなるｎ型単結晶ＳｉＧｅ層８、ベースとなる高濃度ｐ型単結晶ＳｉＧｅ層９、及びエミッタとなる高濃度ｎ型単結晶Ｓｉ層１１を順次エピタキシャル成長させている。更に、高濃度ｐ型単結晶ＳｉＧｅ層９と同時に、絶縁膜７上に高濃度ｐ型多結晶ＳｉＧｅ層１０を形成している。又、エミッタの側面にはエミッタ・ベース分離絶縁膜１６を形成している。ベース引き出し電極としては、高濃度ｐ型単結晶ＳｉＧｅ層９の端部に接続させた単結晶領域１７と、高濃度ｐ型多結晶ＳｉＧｅ層１０上に成長させた多結晶領域１８からなる高濃度ｐ型Ｓｉ層を使用している。エミッタ引き出し電極としては高濃度ｎ型多結晶Ｓｉ層２０を形成しており、基板全面には開口部を有する絶縁膜２１を堆積している。更には、絶縁膜２１の開口部の中に金属膜からなるコレクタ電極２２、ベース電極２３、そしてエミッタ電極２４を形成している。
次に、図６に示した構造を有するＨＢＴを作製するときのフローを、図７Ａより図７Ｅに示す。これらの断面図は、本ＨＢＴの製造工程における代表的なものであり、又、ＨＢＴの真性領域近傍における縦断面構造を示している。
Ｓｉ基板に、イオン打ち込みによって、いわゆる埋め込み層として高濃度ｎ型単結晶Ｓｉ層２を形成した後、この上にコレクタの一部となるｎ型単結晶Ｓｉ層３を例えば化学気相堆積（ＣＶＤ）法によりエピタキシャル成長させる。ここで、ｎ型不純物には例えばＰ、Ａｓ、Ｓｎが好適であり、ベース・コレクタ耐圧の低下やベース・コレクタ間容量の増大を抑制するため、不純物濃度を約１×１０１８ｃｍ−３以下とすることが望ましい。
ＨＢＴの真性部分とコレクタ引き出し層を形成する領域を除いて、例えばＣＶＤ法を用いて、基板に第１のコレクタ・ベース絶縁膜４を堆積する。次いで、コレクタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層５を形成してから、絶縁膜からなる素子分離領域６を形成する。
次いで、基板表面に第２のコレクタ・ベース分離絶縁膜７を堆積する。膜厚は、後ほど選択成長させるコレクタ層の膜厚と同等とし、例えば５０ｎｍ程度が好適である。この後、パターンニングとエッチングを用いることにより、ＨＢＴの真性領域を形成する部分にある第２のコレクタ・ベース分離絶縁膜７を、ｎ型単結晶Ｓｉ層３の開口面積よりも小さくなるようにして除去し、開口部を形成する。この後、実施例１と同様の方法で基板の洗浄を行い、半導体製造装置に基板を設置し、第１の実施例で説明した第２の成長室１０２の方に基板を搬送する。実施例１と同様に基板をクリーニングしたら、基板を成長温度に設定し、先ほど形成した開口部のみにコレクタとなるｎ型単結晶ＳｉＧｅ層８を選択成長させる。このときの成長方法としては、前述したＵＨＶ／ＣＶＤ法やＬＰＣＶＤ法が好適である。
ＵＨＶ／ＣＶＤ法によってエピタキシャル層を選択成長させるには、原料ガスと同時にエッチング反応を起こすＨＣｌやＣｌ２などのハロゲン系ガスを供給するという方法がある。例えば、ガス流量が３ｓｃｃｍのＳｉ２Ｈ６とＧｅＨ４に対し、１０ｓｃｃｍ程度のＣｌ２を添加することによって、ＳｉＧｅ層を約２００ｎｍまで選択成長させることが可能となる。もう１つの方法としては、エッチングガスを使用せずに、膜の堆積が開始されるまでの時間が基板の材質によって異なるという成長特性を利用するものがある。堆積開始までの時間を一般に潜伏時間と呼ぶが、単結晶上にエピタキシャル層を形成するとき、単結晶表面を清浄な状態にしておくとほとんど潜伏時間無く、原料ガスの供給とほぼ同時に成長が開始される。しかし、例えば絶縁膜上では、ガスの供給開始から一定の潜伏時間を経過した後に成長が開始されることになる。従って、例えばＳｉ表面が露出した開口部を有する絶縁膜基板を使用したとき、絶縁膜上での堆積が始まるまでの間、Ｓｉ表面上だけにエピタキシャル層を選択的に形成することができる。選択性を向上させるには、絶縁膜上の潜伏時間が長くなるように成長条件を調整すればよく、例えば原料ガスの供給量を少なくしたり、成長温度を上昇させたりすればよい。以上の方法によって、例えばＳｉ２Ｈ６流量を３ｓｃｃｍ、ＧｅＨ４流量を同じく３ｓｃｃｍ、さらに成長温度を５５０℃に設定した場合、絶縁膜つきＳｉ基板の開口部にならば、ＳｉＧｅ層を約１００ｎｍまで選択成長させることが可能である。
一方、ＬＰＣＶＤ法により選択成長を実現するには、原料ガスとともにエッチングガスを供給する方法が好都合である。例えば、ＳｉＧｅ層を選択成長させるとき、ガス流量毎分１０ｍｌのＳｉＨ４に加えて毎分２０ｍｌのＨＣｌを添加すればよい。
又、ｎ型のドーピングを行うためには、第１の実施例と同様に原料ガスとともにＰＨ３などを供給すればよく、充分なベース・コレクタ耐圧を維持し、ベース・コレクタ間容量が増大するのを抑制するため、ドーピング濃度は１×１０１８ｃｍ−３以下であれば好適である。
又、ベースから拡散してくるドーパントのＢの進入を防ぐため、ｎ型単結晶ＳｉＧｅ層８の全体または一部にＣを同時に添加してもよい。これは、単結晶ＳｉＧｅ層中のＢは点欠陥である格子間Ｓｉを介して拡散するが、Ｃ添加により格子間Ｓｉが減少するからである。Ｂ拡散の抑制効果を得るためには、Ｃ組成比は約０．０１％以上とすることが望ましい。しかし、単結晶Ｓｉ層や単結晶ＳｉＧｅ層中ではＣの固溶度が低いことから、Ｃ組成比を増大させると結晶性が悪化しやすくなるという問題がある。この為、添加するＣの組成比は約５％以下とすることが好適である。
ｎ型単結晶ＳｉＧｅ層８を成長させた後、第１の実施例と同様に搬送室を経由して第１の成長室に基板を搬送する。本実施例では第１の実施例に示した半導体多層膜の形成を用いて説明を行うが、第２の実施例に示した方法も用いることができる。その為には、第１の成長室１００のクリーニングを行った後、第１の成長室１００に基板を戻せばよい。以下、他の実施例においても、半導体多層膜の形成方法に関しては同様である。そして、特に、基板のクリーニングは行わずに基板全面に高濃度ｐ型ＳｉＧｅ層を成長させる。このとき、ｎ型単結晶ＳｉＧｅ層８上にはベースとなる高濃度ｐ型単結晶ＳｉＧｅ層９、一方、第２のコレクタ・ベース分離絶縁膜上には高濃度ｐ型多結晶ＳｉＧｅ層１０が形成される。成長条件や方法は第１の実施例に示したものと同様であるが、成長可能な範囲において好都合な成長条件は変化させることが可能である。又、ＳｉＧｅ ＨＢＴの高性能化を実現するには、薄いベース層の形成とベース不純物の高濃度化を両立する必要がある。従って、高濃度ｐ型単結晶ＳｉＧｅ層９の膜厚は１０ｎｍ以下、そしてベースドーピング濃度を１×１０１９ｃｍ−３以上に設定することが望ましい。
又、ＧｅはＳｉよりも格子定数が約４．２％大きいことから、Ｓｉ基板上に成長させたＳｉＧｅ層には一般に格子歪みが内包される。格子歪みは、成長の始めではＳｉＧｅ層におけるＧｅ組成比や膜厚を増大させるとともに増大するが、成長が進行すると緩和されやすくなる。格子歪みが緩和すると、ＳｉＧｅ層内部に転位や結晶欠陥が発生する。これは、ＨＢＴの動作性能を劣化させる原因になる。従って、ベースのＧｅ組成比は約５０％以下とすることが望ましい。更に、Ｓｉ、又はＳｉＧｅ層に高濃度のＢを添加すると、Ｂ原子のクラスタリングにより結晶性が悪化ことから、ベースのドーピング濃度については約５×１０２１ｃｍ−３以下にすることが望ましい。
又、ｎ型単結晶ＳｉＧｅ層と同じように、Ｂの熱拡散抑制を目的として高濃度ｐ型単結晶ＳｉＧｅ層９の全体あるいは一部にＣを同時に添加してもよい。添加できるＣ組成比はｎ型単結晶ＳｉＧｅ層８中と同程度である。
高濃度ｐ型ＳｉＧｅ層の成長が終了したら、搬送室１０１を介して再び第２の成長室１０２に基板を搬送する。そして、特に基板のクリーニングは行わずに高濃度ｎ型Ｓｉ層を基板全面に成長させる。このとき、ｐ型単結晶ＳｉＧｅ層９上にはエミッタとなる高濃度ｐ型単結晶Ｓｉ層１１、一方、ｐ型多結晶ＳｉＧｅ層１０上には高濃度ｎ型多結晶Ｓｉ層１２が形成される。成長条件や方法は第１の実施例に示したものと同様であるが、成長可能な範囲において好都合な成長条件は変化させることが可能である。又、ＳｉＧｅ ＨＢＴの高性能化を実現するには、エミッタ抵抗の低減が不可欠である。この為、高濃度ｎ型単結晶Ｓｉ層１１の膜厚を約１５ｎｍとするとき、エミッタドーピング濃度は１×１０２０ｃｍ−３以上であることが望ましい。又、ＣにはＢだけでなくＰの熱拡散を抑制する効果があることから、高濃度ｎ型単結晶Ｓｉ層１１の全体あるいは一部にもＣを添加しても良い。添加できるＣ組成比はｎ型単結晶ＳｉＧｅ層８や高濃度ｐ型単結晶ＳｉＧｅ層９と同程度である。以上により、図７Ａの構造を得る。
次いで、基板全面に絶縁膜１３、半導体層１４、そして絶縁膜１５を順次堆積したら、エミッタ電極形成領域を除いていま堆積した各層をパターンニングとエッチングにより除去し、ダミーエミッタを形成する。この後、さらなるエッチングによりエミッタ電極形成領域以外の高濃度ｎ型単結晶Ｓｉ層９、そして高濃度ｎ型多結晶Ｓｉ層１０を除去する。以上により、図７Ｂの構造を得る。
次に、エミッタ・ベース分離絶縁膜の一部となる絶縁膜１６を基板全面に堆積したら、ダミーエミッタの側面を残していま堆積した絶縁膜１６を取り除く。この後、第１の実施例で説明したものと同様の方法で基板の洗浄を行い、半導体製造装置に基板を設置したら、第１の実施例によるところの第１の成長室１００に基板を搬送する。以後、基板を特にクリーニングせずに、ベース引き出し電極となる高濃度ｐ型Ｓｉ層を選択成長する。このとき、高濃度ｐ型単結晶ＳｉＧｅ層９の表面には高濃度ｐ型単結晶Ｓｉ層１７が形成され、さらに高濃度ｐ型多結晶ＳｉＧｅ層１０の上部には高濃度ｐ型多結晶Ｓｉ層１８が形成される。成長方法や条件については、実施例１で説明したものや本実施例のｎ型単結晶ＳｉＧｅ層８を形成するときに用いたものと同様であるので、ここでは説明を省略する。膜厚については、多結晶層中の粒界により抵抗率が高くなってしまう影響を最小限にするため、約２０ｎｍ以上を確保することが好適である。また、ドーピング濃度については、ベース抵抗が高くなってしまうことを回避するため、約１ｘ１０２０ｃｍ−３以上とするのが望ましい。以上により、図７Ｃの構造を得る。
この後、ＨＢＴの真性領域とその周辺を除いて高濃度ｐ型多結晶Ｓｉ層１８を取り去った後、絶縁膜１９を基板全面に堆積する。次いで、絶縁膜１５とＳｉ層１４を除去すると、図７Ｄの構造を得る。
更にこの後、絶縁膜１３を除去したら、エミッタ引き出し電極となるＰドープ高濃度ｎ型多結晶Ｓｉ層２０を堆積する。最後に、エミッタ引き出し電極形成領域とその周辺部を除いて上記ｎ型多結晶Ｓｉ層２０を取り除いたら、本実施形態におけるＨＢＴの真性領域として、図７Ｅに示す構造が完成する。
本実施例によれば、図８に示すように、コレクタのｎ型単結晶ＳｉＧｅ層８、ベースの高濃度ｐ型単結晶ＳｉＧｅ層９、エミッタの高濃度ｎ型単結晶Ｓｉ層１１からなる多層膜の各層の界面において酸素や炭素の汚染濃度を低く抑えることが可能となる。図８の上段はバイポーラトランジスタの各部でのＧｅの含有率（Ｇｅ組成比）を示すグラフ、下段はバイポーラトランジスタの各部でのドーピング元素の分布をしめす。これら上下段のグラフは結晶表面からの深さを合わせて示されている。
本例では、結晶性が良好な多層膜が形成されることから、ベース抵抗やエミッタ抵抗の低減によりＨＢＴの動作速度が大きく向上するという利点がある。更に、界面汚染の抑制はリーク電流の低減に非常に効果があり、又、単結晶層のエミッタを形成したことにより、１／ｆノイズが低減されることから、高性能なＳｉＧｅ ＨＢＴを実現することができる。
＜実施例４＞
図９は、本願発明に係る半導体装置の製造方法の第４の実施例であって、ＳｉＧｅ ＨＢＴの縦断面構造を示している。本実施例はＨＢＴの真性部分を自己整合的に形成している点で、第３の実施例に示したＨＢＴの構造と異なる。Ｓｉ基板５１上に、いわゆる埋め込み層となる高濃度ｎ型単結晶Ｓｉ層５２、コレクタの一部となるｎ型単結晶Ｓｉ層５３、第１のコレクタ・ベース分離絶縁膜５４、コレクタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層５５、および素子分離絶縁膜５６からなる半導体基板を形成している。そして、ＨＢＴの真性領域を形成する部分とコレクタ引き出し層を形成する部分を除いた基板表面上に第２のコレクタ・ベース分離絶縁膜５７と第３のコレクタ・ベース分離絶縁膜５８を形成し、この上にはベース引き出し層となる高濃度ｐ型多結晶Ｓｉ層５９を堆積し、更に絶縁膜６０を形成している。ＨＢＴの真性領域を形成する部分には開口部を設けており、その側壁に第１のエミッタ・ベース分離絶縁膜６１を形成したら、開口部下部に高濃度コレクタとなるｎ型単結晶Ｓｉ層６２を形成する。開口部底面のｎ型単結晶Ｓｉ層５３の表面が露出している領域には、コレクタとなるｎ型単結晶ＳｉＧｅ層６３、ベースとなる高濃度ｐ型単結晶ＳｉＧｅ層９、及びエミッタとなる高濃度ｎ型単結晶Ｓｉ層１１を順次選択エピタキシャル成長により形成している。更に、高濃度ｐ型単結晶ＳｉＧｅ層９と同時に、開口部に露出している高濃度ｐ型多結晶Ｓｉ層５９の下部に外部ベースとなる高濃度ｐ型多結晶ＳｉＧｅ層６４を形成している。又、エミッタの側面には第２のエミッタ・ベース分離絶縁膜６５と第３のエミッタ・ベース分離絶縁膜６６を形成している。更に、エミッタ引き出し電極として高濃度ｎ型多結晶Ｓｉ層６７を形成しており、基板全面には開口部を有する絶縁膜６８を堆積している。更には、絶縁膜６８の開口部の中に金属膜からなるコレクタ電極６９、ベース電極７０、そしてエミッタ電極７１を形成している。
図１０Ａより図１０Ｄに、図９に示した構造を有するＨＢＴを実現するための製造方法のフロー図を示す。これらの図は、ＨＢＴの製造工程のうち主要なものを示しており、更にＨＢＴの真性領域近傍における縦断面構造を示している。
Ｓｉ基板５１上にいわゆる埋め込み層である高濃度ｎ型単結晶Ｓｉ層５２から素子分離絶縁膜５６までを形成する工程は、第３の実施例の場合と同様であるので説明は省略する。
次に、基板上にＳｉ酸化膜が好適な第２のコレクタ・ベース分離絶縁膜５７とＳｉ窒化膜が好適な第３のコレクタ・ベース分離絶縁膜５８を形成する。さらに、ベース引き出し層となる高濃度ｐ型多結晶Ｓｉ層５９、及び絶縁膜６０を順に堆積する。この後、ＨＢＴの真性領域を形成する部分にある絶縁膜６０とｐ型多結晶Ｓｉ層５９に開口部を形成し、さらに、この開口部の側壁にエミッタ・ベース分離絶縁膜６１を形成した後、開口部にイオン打ち込み法により、高濃度コレクタとなるｎ型単結晶Ｓｉ層６２を形成する。このとき、不純物濃度は、コレクタの空乏層が拡がることによりコレクタ内における電子の走行時間が増大し、トランジスタの動作速度が低下するのを防ぐため、約１×１０18ｃｍ−3とすれば好適である。以上により、図１０Ａに示す構造を得る。
次に、開口部において、第３のコレクタ・ベース分離絶縁膜５８と第２のコレクタ・ベース分離絶縁膜５７を例えばウェットエッチングにより除去し、ｎ型単結晶Ｓｉ層５３の表面を露出させる。このとき、ベース引き出し層５９の下面も同時に露出する。以上により、図１０Ｂに示す構造を得る。
この後、第１の実施例や第３の実施例と同様の方法で基板の洗浄を行い、半導体製造装置に基板を設置し、第１の実施例で説明した第２の成長室の方に基板を搬送する。実施例１と同様に基板のクリーニング後、基板が成長温度で安定になるのを待ってから、開口部のみにコレクタとなるｎ型単結晶ＳｉＧｅ層６３を選択成長させる。選択エピタキシャル成長の方法は先の実施例で説明したものを同様に利用することができるので説明は省略する。成長条件については、ベース引き出し層５９の下面に露出した多結晶Ｓｉ層の表面にｎ型多結晶ＳｉＧｅ層が成長しないような条件とすればよい。又、ｎ型単結晶ＳｉＧｅ層６３の膜厚やドーピング濃度、更に、Ｃ添加に関しては、第３の実施例において説明したｎ型単結晶ＳｉＧｅ層８の場合と同様である。
次いで、第２の成長室から搬送室を介して第１の成長室に基板を搬送する。そして、特に基板のクリーニングは行わずに、ベースとなるｐ型単結晶ＳｉＧｅ層９を選択エピタキシャル成長によって形成する。このとき、成長方法は先の実施例と同様のものを適用することが出来るが、成長条件については、絶縁膜上には多結晶層は成長しないが、ベース引き出し層５９の下面に露出した多結晶Ｓｉ層の表面には外部ベースとなる高濃度ｐ型多結晶ＳｉＧｅ層６４が成長するような条件とする。例えば、ｎ型単結晶ＳｉＧｅ層６３を形成するときよりも高濃度ｐ型単結晶ＳｉＧｅ層９を形成するときの成長圧力を上昇させればよい。また、高濃度ｐ型単結晶ＳｉＧｅ層９の膜厚やＧｅ組成比、ドーピング濃度、更にＣ添加に関しては、第３の実施例において説明したベース層のものと同様である。
更にこの後、第１の成長室１００から搬送室１０１を介して第２の成長室１０２に基板を搬送する。そして、特に基板のクリーニングは行わずに、エミッタとなるｎ型単結晶Ｓｉ層１１を選択エピタキシャル成長によって形成する。このときの成長方法は先の実施例と同様のものを適用することが出来る。しかし成長条件については、ベース引き出し層５９の下面に形成された外部ベースとなる高濃度ｐ型多結晶ＳｉＧｅ層６４上に高濃度ｎ型多結晶Ｓｉ層が形成されないような条件とする。又、高濃度ｎ型単結晶Ｓｉ層１１の膜厚やドーピング濃度、更に、Ｃ添加に関しては、第３の実施例において説明したエミッタ層のものと同様である。以上により、図１０Ｃに示す構造が得られる。
次に、開口部の側壁に、第２のエミッタ・ベース分離絶縁膜６５と第３のエミッタ・ベース分離絶縁膜６６を順次形成する。次いで、エミッタ引き出し層となる高濃度のＰを含んだｐ型多結晶Ｓｉ層６７を堆積したら、図１０Ｄに示す本実施形態におけるＳｉＧｅ ＨＢＴの真性領域が完成する。
本実施例によれば、第３の実施例で示した図８と同じように、ベース／コレクタおよびエミッタ／ベース界面において酸素や炭素の汚染濃度を低く抑えることができる。これにより結晶性が良好な多層膜が形成され、第３の実施例のＨＢＴと同様にベース抵抗やエミッタ抵抗の低減によるＨＢＴの動作速度向上が可能という利点がある。更に、リーク電流や１／ｆノイズが低減されるとともに、本実施例の場合は、真性ベースである高濃度ｐ型単結晶ＳｉＧｅ層９とベース引き出し層である高濃度ｐ型多結晶Ｓｉ層５９とが、高濃度ｐ型多結晶ＳｉＧｅ層からなる外部ベース６４を介して自己整合的に接合している。このことから、寄生抵抗及び寄生容量を低減することができる。従って、高性能なＳｉＧｅ ＨＢＴの形成が可能である。
＜実施例５＞
図１１は、本願発明の第５の実施例であって、ｐＭＯＤＦＥＴの縦断面構造を示す図である。Ｓｉ基板８１上にｎウェル８４、バッファ層８７を形成しており、この上には単結晶Ｓｉ層と単結晶ＳｉＧｅ層からなる多層膜８８、８９、９０、９１を連続的にエピタキシャル成長させている。さらに、ゲート絶縁膜９２とゲート電極９３、そしてソース９５ａ及びドレイン９５ｂを形成している。
次に、図１１に示した構造を有するｐＭＯＤＦＥＴを作製するときのフローを図１２Ａより図１２Ｄに示す。これらの図は、製造工程における代表的なものであり、またｐＭＯＤＦＥＴの真性領域近傍における縦断面構造を示している。
Ｓｉ基板８１上にフィールド絶縁膜８２を形成し、次に素子分離絶縁膜８３を形成する。素子分離絶縁膜８３は、絶縁膜と多結晶Ｓｉの積層膜であっても良い。次いで、基板全面に絶縁膜８５を形成する。この絶縁膜８５は、後ほど行う選択エピタキシャル成長のマスク材となることから、選択性の大きいＳｉ酸化膜にすれば好適である。そして、ｐＭＯＤＦＥＴを形成する領域にｎ型のドーパントを選択的にイオン注入することによりｎウェル８４を形成する。以上により、図１２Ａに示す構造を得る。
次いで、ｐＭＯＤＦＥＴの真性部分を形成するために絶縁膜８５とフィールド絶縁膜８２に開口部を形成し、この開口部の側壁にＳｉ窒化膜８６を選択的に形成する。さらにこの後、開口部内に単結晶ＳｉＧｅ層からなるバッファ層８７を選択成長する。成長方法や条件は、例えば第１の実施例に示したものを同様に用いることができる。ここで、Ｓｉ基板８１上にＳｉ窒化膜８６の開口部を形成したことにより、Ｓｉ酸化膜と比較して選択性が弱くなることから、Ｓｉ窒化膜上に多結晶Ｓｉ又は多結晶ＳｉＧｅが堆積しやすくなっている。しかし、エピタキシャル成長を続けると、Ｓｉ窒化膜に接して単結晶Ｓｉ又は単結晶ＳｉＧｅ層が成長することから、開口部内にファセットの発生が抑制されたバッファ層８７を形成することが可能である。尚、側壁にＳｉ窒化膜８６を形成するかわりに、フィールド絶縁膜８２をＳｉ窒化膜で形成してもよい。バッファ層８７ではＳｉ基板８１側から表面に向けてＧｅ組成比を増加させる。これにより、バッファ層に内包される格子歪みを緩和することによって、表面の結晶性は良好で、格子定数は単結晶ＳｉＧｅ層の値となる仮想的な基板を形成する。例えば、Ｇｅ組成比をＳｉ基板８１側から表面側に向かって５％から３０％まで均一に上昇させ、バッファ層８７の膜厚を約１．５μｍとすれば、格子歪みが内部で完全に緩和する。又、均一ではなく、階段状にＧｅ組成比を増加させるとバッファ層８７の膜厚を低減することができ、約１．０μｍで良好な結晶表面が得られる。以上により、図１２Ｂに示す構造を得る。
次に、バッファ層８７上に単結晶Ｓｉと単結晶ＳｉＧｅからなる多層膜８８、８９、９０、９１を選択エピタキシャル成長によって形成する。ここでも、成長方法や条件は例えば第１の実施例に示したものを同様に用いることができる。まず始めに、第１の成長室に基板を搬送して、バッファ層８７の上にはｐ型ドーパントを含んだキャリア供給層８８を選択エピタキシャル成長させる。キャリア供給層８８のＧｅ組成比は、バッファ層８７の表面側と同じ値にすればよく、ドーピング濃度はチャネル層への拡散を抑制するために１×１０20ｃｍ−3以下であればよい。膜厚は、エピタキシャル成長の制御性が良い１ｎｍ以上とすれば好適である。次いで、第１の成長室１００から搬送室１０１を介して第２の成長室１０２に基板を搬送する。そして、特に基板のクリーニングは行わずに、キャリアを閉じこめるための障壁層となる単結晶ＳｉＧｅからなるスペーサー層８９を形成する。Ｇｅ組成比はキャリア供給層８８の表面側と同じ値にすればよく、膜厚は、エピタキシャル成長の制御性が良い１ｎｍからチャネル層へキャリアが供給される５０ｎｍの範囲とすればよい。尚、これまでに説明した従来例では、第２の成長室１０２での成長のときｎ型のドーピングを行っていたが、ドーピングガスを流さないことにより、スペーサー層８９のようなアンドープ層を形成することも可能である。更に、これは、第１の成長室についても同様に言えることである。この後、同じ第２の成長室１０２で、単結晶ＳｉＧｅ層からなるチャネル層９０を形成する。Ｇｅ組成比はスペーサー層８９よりも高くすることにより圧縮歪みを受けた状態とする。例えば、スペーサー層８９のＧｅ組成比３０％に対して、チャネル層９０のＧｅ組成比を５０％とする。これにより、チャネル層９０は圧縮歪みを受けて価電子帯のバンドが変化することから、チャネル層９０における価電子帯の正孔に対するエネルギーが下がり、量子井戸構造が形成される。キャリア供給層８８から供給されたキャリアはこの井戸層にたまり、二次元正孔ガスとなる。チャネル層９０の膜厚は、エピタキシャル成長の制御性が良い１ｎｍ以上とすればよい。さらにこの後、同じ第２の成長室１０２で、キャリアの障壁層となるとともに、ＳｉＧｅ層の保護をする単結晶Ｓｉからなるキャップ層９１を形成する。膜厚は、ゲート電極からの制御を行うため、エピタキシャル成長の制御性が良い１ｎｍからゲート電極でチャネル層のキャリアの制御ができる５０ｎｍであれば好適である。ここで、チャネル中のキャリアが不純物に散乱されると移動度が低下してしまうため、チャネル層９０中では、ドーパントの濃度を出来る限り低くする必要がある。好ましくは５×１０16ｃｍ−3以下とし、また１．４５×１０10ｃｍ−3以上とするのがよい。以上により、図１２Ｃに示す構造を得る。
本実施例では、キャリア供給層８８がチャネル層９０とバッファ層８７の間にあるが、キャリア供給層８８はチャネル層９０よりも表面側にあってもよい。その場合はチャネル層、スペーサー層を第１の成長室１００で形成し、このあと第２の成長室１０２に搬送し、キャリア供給層、キャップ層を第２の成長室１０２で形成する。また、これらの多層膜を形成する際には、第２の成長室１０２におけるドーパント濃度が十分に低くなっていることが前提である。
次いでゲート絶縁膜９２とゲート電極９３を形成し、このあとゲート電極の側壁にゲート・ソース及びゲート・ドレイン分離絶縁膜９４を形成すると図１２Ｄに示す構造を得る。
最後に選択的にｐ型のドーパントをイオン注入することによりソース９５ａ及びドレイン９５ｂを形成すると図１１に示した構造を得る。
本実施例ではｐＭＯＤＦＥＴとその製造方法を示したが、反対導電型のｎＭＯＤＦＥＴについても、基本的にドーピングをｐ型からｎ型に変更するだけで構造や製造方法はｐＭＯＤＦＥＴのものと同様に扱うことができる。
本実施例によれば、第１の成長室から第２の成長室に基板を搬送して多層膜の成長を行っているので、キャリア供給層以外でのドーパント濃度の低減と、界面の汚染物低減が実現される。従って、界面汚染に起因する欠陥により生じたエネルギー準位や界面準位によってキャリアが散乱されることがないことから、移動度の低下やリーク電流を抑制され、さらに雑音特性の改善が可能となる。
以上、本願発明を詳細に説明したが、以下に主な発明の実施の形態を列挙する。
（１）単結晶基板上に第１の成長室で第１の半導体層を形成する第１の工程と、前記第１の工程の後に第１の成長室から搬送室を介して第２の成長室に基板の搬送を行う第２の工程と、前記第２の工程後に前記第１の半導体層の上に第２の成長室で第２の半導体層を形成する第３の工程を少なくとも有する半導体装置の製造方法であって、前記第２の工程において、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が少ないときは水素を供給し、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が多いときは水素の供給を停止することを特徴とする半導体装置の製造方法。
（２）単結晶基板上に第１の成長室で第１の半導体層を形成する第１の工程と、前記第１の工程の後に第１の成長室から搬送室に基板の搬送を行い、さらにこの後搬送室から第１の成長室に基板を戻す第２の工程と、前記第２の工程の後に前記第１の半導体層の上に第１の成長室で第２の半導体層を形成する第３の工程を少なくとも有する半導体装置の製造方法であって、前記第２の工程において、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が少ないときは水素を供給し、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が多いときは水素の供給を停止することを特徴とする半導体装置の製造方法。
（３）前記第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が少なくなる温度が２５０℃以上５００℃以下である前項（１）又は（２）に記載の半導体装置の製造方法。
（４）前記第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が多くなる温度が５０℃以上２５０℃以下である前項（１）より（３）に記載の半導体装置の製造方法。
（５）前記第１の工程で第１導電型の第１の半導体層を形成し、前記第３の工程で第１導電型と反対導電型である第２導電型の第２の半導体層を形成することを特徴とする前項（１）より（４）に記載の半導体装置の製造方法。
（６）前記単結晶基板はＳｉ、或いはＳｉとＧｅとを主成分としての含有量を含んでいる前項（１）より（５）に記載の半導体装置の製造方法。
（７）前記第１の半導体層はＳｉ、或いはＳｉとＧｅとを主成分としての含有量を含んでいる前項（１）より（６）に記載の半導体装置の製造方法。
（８）前記第２の半導体層はＳｉ、或いはＳｉとＧｅとを主成分としての含有量を含んでいる前項（１）より（７）に記載の半導体装置の製造方法。
（９）前記第１導電型の不純物がＢであって、前記第２導電型の不純物がＰあるいはＡｓである前項（５）より（８）に記載の半導体装置の製造方法。
（１０）前記第１導電型の不純物がＰあるいはＡｓであって、前記第２導電型の不純物がＢである前項（５）より（８）に記載の半導体装置の製造方法。
（１１）前記第１の半導体層と前記第２の半導体層の少なくともどちらか一方にＣを添加している前項（１）より（１０）に記載の半導体装置の製造方法。
以下は、本願発明になる半導体装置の代表的な諸形態である。
（１２）単結晶基板上に形成された、ドーピング濃度が１ｘ１０１９ｃｍ−３以上である第１導電型の第１の半導体層と、該第１の半導体層上に形成された、ドーピング濃度が１ｘ１０１９ｃｍ−３以上である、第１導電型と反対導電型である第２導電型の第２の半導体層とを有し、前記第１の半導体層と前記第２の半導体層の界面における酸素濃度と炭素濃度が共に約１ｘ１０１９ｃｍ−３以下であることを特徴とする半導体装置。
（１３）単結晶基板上に形成された、ドーピング濃度が１ｘ１０１９ｃｍ−３以上である第１導電型の第１の半導体層と、該第１の半導体層上に形成された、ドーピング濃度が５ｘ１０１７ｃｍ−３以下である、第１導電型と反対導電型である第２導電型の第２の半導体層とを有し、前記第１の半導体層と前記第２の半導体層の界面における酸素濃度と炭素濃度が共に約１ｘ１０１９ｃｍ−３以下であることを特徴とする半導体装置。
上記した半導体装置は、例えばＨＢＴの場合、ヘテロ接合界面における酸素・炭素濃度低減により、エミッタからコレクタへの電子の拡散が抑制されることがない。これによって，コレクタ電流が増大し，さらに電流増幅率が向上することからＨＢＴが高性能化する。又、ＭＯＤＦＥＴの場合には、ヘテロ接合界面の酸素・炭素濃度が低減すると，界面散乱が抑制されることによりモビリティが向上することからＭＯＤＦＥＴが高性能化する。より具体的には動作速度が向上する。
以上、本願諸本発明によれば、複数の半導体層からなる多層膜において、基板搬送中の汚染を抑制して各半導体層の界面における酸素や炭素濃度を低減することによって、結晶性の向上を可能とするものである。本発明を利用しての半導体装置の諸特性の向上は、その設計に勿論依存するが、例えば、動作速度の向上であり、リーク電流が抑制、１／ｆノイズの低減などを具体的に例示することが出来る。例えば、ＳｉＧｅ ＨＢＴにおける高濃度のｐ型単結晶半導体層からなるベースと高濃度のｎ型単結晶半導体層からなるエミッタを形成すれば、動作速度が大幅に向上するだけでなく、リーク電流が抑制され、１／ｆノイズが低減できる。従って、ＨＢＴだけでなく、これを用いた集積回路の高性能化が達成も可能である。
図１は、本発明に係る半導体装置の製造方法の第１の実施形態であって、成長シーケンスを示す図である。 図２は、図１に示した成長を実施するために必要な半導体製造装置の構成図である。 図３は、図１に示した成長シーケンスにより製造した半導体装置の断面構造を示す図である。 図４は、本発明に係る半導体装置の製造方法の第２の実施形態であって、成長シーケンスを示す図である。 図５は、図４に示した成長を実施するために必要な半導体製造装置の構成図である。 図６は、本発明に係る半導体装置の製造方法の第３の実施形態であって、ＳｉＧｅ ＨＢＴの縦断面構造を示す図である。 図７Ａは、図６に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図７Ｂは、図６に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図７Ｃは、図６に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図７Ｄは、図６に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図７Ｅは、図６に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図８は、図６に示したＳｉＧｅ ＨＢＴの真性領域におけるプロファイルを示す図である。 図９は、本発明に係る半導体装置の製造方法の第４の実施形態であって、ＳｉＧｅ ＨＢＴの縦断面構造を示す図である。 図１０Ａは、図９に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１０Ｂは、図９に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１０Ｃは、図９に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１０Ｄは、図９に示した本願発明に係るＨＢＴの製造方法を工程順に示す部分拡大断面図である。 図１１は、本発明に係る半導体装置の製造方法の第５の実施形態であって、ＭＯＤＦＥＴの縦断面構造を示す図である。 図１２Ａは、図１１に示した本願発明に係るＭＯＤＦＥＴの製造方法を工程順に示す部分拡大断面図である。 図１２Ｂは、図１１に示した本願発明に係るＭＯＤＦＥＴの製造方法を工程順に示す部分拡大断面図である。 図１２Ｃは、図１１に示した本願発明に係るＭＯＤＦＥＴの製造方法を工程順に示す部分拡大断面図である。 図１２Ｄは、図１１に示した本願発明に係るＭＯＤＦＥＴの製造方法を工程順に示す部分拡大断面図である。 図１３は、従来例の半導体装置の製造方法の実施形態であって、成長シーケンスを示す図である。
符号の説明
１、５１、８１：単結晶Ｓｉ基板、２、５２：高濃度ｎ型単結晶Ｓｉ埋め込み層、３、５３：ｎ型単結晶Ｓｉ層、４、５４：第１のコレクタ・ベース分離絶縁膜、５、５５：高濃度ｎ型単結晶Ｓｉコレクタ引き出し層、６、５６、８３：素子分離絶縁膜、７、５７：第２のコレクタ・ベース分離絶縁膜、８、６３：コレクタｎ型単結晶ＳｉＧｅ層、９：ベース高濃度ｐ型単結晶ＳｉＧｅ層、１０：高濃度ｐ型多結晶ＳｉＧｅ層、１１：エミッタ高濃度ｎ型単結晶Ｓｉ層、１２：高濃度ｎ型多結晶Ｓｉ層、１３、１５、１９、２１、６０、６８、８５：絶縁膜、１４：半導体層、１６：エミッタ・ベース分離絶縁膜、１７：ベース引き出し電極（高濃度ｐ型単結晶Ｓｉ層）、１８、５９：ベース引き出し電極（高濃度ｐ型多結晶Ｓｉ層）、２０、６７：エミッタ引き出し電極（高濃度ｎ型多結晶Ｓｉ層）、２２、６９：コレクタ電極、２３、７０：ベース電極、２４、７１：エミッタ電極、５８：第３のコレクタ・ベース分離絶縁膜、６１：第１のエミッタ・ベース分離絶縁膜、６２：高濃度コレクタｎ型単結晶Ｓｉ層、６４：外部ベース（高濃度ｐ型多結晶ＳｉＧｅ層）、６５：第２のエミッタ・ベース分離絶縁膜、６６：第３のエミッタ・ベース分離絶縁膜、８２：フィールド絶縁膜、８４：ｎウェル、８６：Ｓｉ窒化膜、８７：バッファ層、８８：キャリア供給層（ｐ型単結晶ＳｉＧｅ層）、８９：スペーサー層（単結晶ＳｉＧｅ層）、９０：チャネル層（単結晶ＳｉＧｅ層）、９１：キャップ層（単結晶Ｓｉ層）、９２：ゲート絶縁膜、９３ ：ゲート電極、９４：ゲート・ソース及びゲート・ドレイン分離絶縁膜、９５ａ：ソース、９５ｂ：ドレイン。

Claims (20)

  1. 単結晶基板上に第１の成長室で第１の半導体層を形成する第１の工程と、前記第１の工程の後に第１の成長室から搬送室を介して、第２の半導体層を成長させる為の成長室に基板の搬送を行う第２の工程と、前記第２の工程後に前記第１の半導体層の上に前記第２の半導体層を成長させる為の成長室で第２の半導体層を形成する第３の工程とを少なくとも有し、且つ、前記第２の工程において、前記第１の半導体層表面の水素原子による終端構造に変化を生ずる基板温度に基づき、当該基板温度より高い場合は水素を供給し、一方、当該基板温度より低い場合は水素の供給を停止して超高真空状態を確保することを特徴とする半導体装置の製造方法。
  2. 前記第３の工程は、前記第２の半導体層を成長させる為の成長室が、前記第１の成長室とは別異なる第２の成長室であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２の工程は、前記第１の工程の後に第１の成長室から搬送室に基板の搬送を行い、この後、前記搬送室から前記第１の成長室に基板を戻す工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第２の工程において、前記水素を供給する場合の前記基板温度が２５０℃以上でなされることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記第２の工程において、前記水素の供給を停止する場合の前記基板温度が５０℃以上２５０℃未満の範囲でなされることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 単結晶基板上に第１の成長室で第１の半導体層を形成する第１の工程と、前記第１の工程の後に第１の成長室から搬送室を介して、第２の半導体層を成長させる為の成長室に基板の搬送を行う第２の工程と、前記第２の工程後に前記第１の半導体層の上に前記第２の半導体層を成長させる為の成長室で第２の半導体層を形成する第３の工程を少なくとも有し、且つ、前記第２の工程において、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が略等しいか少ないときは水素を供給し、第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が多いときは水素の供給を停止することを特徴とする半導体装置の製造方法。
  7. 前記第３の工程は、前記第２の半導体層を成長させる為の成長室が、
    前記第１の成長室とは別異なる第２の成長室であることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第２の工程は、前記第１の工程の後に第１の成長室から搬送室に基板の搬送を行い、この後、前記搬送室から前記第１の成長室に基板を戻す工程を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が少なくなる温度が２５０℃以上５００℃以下であることを特徴とする請求項６に記載の半導体装置の製造方法。
  10. 前記第１の半導体層の表面原子数よりも第１の半導体層の表面原子と結合している水素の原子数の方が多くなる温度が５０℃以上２５０℃未満であることを特徴とする請求項６に記載の半導体装置の製造方法。
  11. 前記単結晶基板は、Ｓｉ、或いはＳｉとＧｅの両者を合わせて主成分としての含有量を有する半導体基板であることを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 前記単結晶基板は、Ｓｉ或いはＳｉとＧｅの両者を合わせて主成分としての含有量を有する半導体基板であることを特徴とする請求項１に記載の半導体装置の製造方法。
  13. 前記第１の半導体層及び前記第２の半導体層が、Ｓｉ、或いはＳｉとＧｅの両者を合わせて主成分としての含有量を有する半導体層であることを特徴とする請求項１に記載の半導体装置の製造方法。
  14. 前記第１の半導体層及び前記第２の半導体層が、Ｓｉ、或いはＳｉとＧｅの両者を合わせて主成分としての含有量を有する半導体層であることを特徴とする請求項６に記載の半導体装置の製造方法。
  15. 前記第１の半導体層及び前記第２の半導体層の少なくとも一者が、炭素（Ｃ）を含有することを特徴とする請求項１に記載の半導体装置の製造方法。
  16. 前記第１の半導体層及び前記第２の半導体層の少なくとも一者が、炭素（Ｃ）を含有することを特徴とする請求項６に記載の半導体装置の製造方法。
  17. 前記第１の半導体層及び前記第２の半導体層の少なくとも一者が、炭素（Ｃ）を含有することを特徴とする請求項１３に記載の半導体装置の製造方法。
  18. 前記第１の半導体層及び前記第２の半導体層の少なくとも一者が、炭素（Ｃ）を含有することを特徴とする請求項１４に記載の半導体装置の製造方法。
  19. 単結晶基板と、前記単結晶基板上に形成された、ドーピング濃度が１×１０１９ｃｍ−３以上である第１導電型の第１の半導体層と、前記第１の半導体層上に形成された、ドーピング濃度が１×１０１９ｃｍ−３以上である、第１導電型と反対導電型である第２導電型の第２の半導体層とを有し、前記第１の半導体層と前記第２の半導体層の界面における酸素濃度と炭素濃度が共に約１×１０１９ｃｍ−３以下であることを特徴とする半導体装置。
  20. 単結晶基板と、単結晶基板上に形成された、ドーピング濃度が１×１０１９ｃｍ−３以上である第１導電型の第１の半導体層と、該第１の半導体層上に形成された、ドーピング濃度が５×１０１７ｃｍ−３以下である、第１導電型と反対導電型である第２導電型の第２の半導体層とを有し、前記第１の半導体層と前記第２の半導体層の界面における酸素濃度と炭素濃度が共に約１×１０１９ｃｍ−３以下であることを特徴とする半導体装置。
JP2005004744A 2005-01-12 2005-01-12 半導体装置の製造方法 Expired - Fee Related JP4773101B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005004744A JP4773101B2 (ja) 2005-01-12 2005-01-12 半導体装置の製造方法
US11/329,107 US7863162B2 (en) 2005-01-12 2006-01-11 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005004744A JP4773101B2 (ja) 2005-01-12 2005-01-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006196564A true JP2006196564A (ja) 2006-07-27
JP4773101B2 JP4773101B2 (ja) 2011-09-14

Family

ID=36653810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005004744A Expired - Fee Related JP4773101B2 (ja) 2005-01-12 2005-01-12 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7863162B2 (ja)
JP (1) JP4773101B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302397A (ja) * 2008-06-16 2009-12-24 Nuflare Technology Inc 気相成長方法および気相成長装置
JP2018098516A (ja) * 2012-03-23 2018-06-21 日本テキサス・インスツルメンツ株式会社 浅い外方拡散されたｐ＋エミッタ領域を備えたＳｉＧｅヘテロ接合バイポーラトランジスタ
JP2022015868A (ja) * 2020-07-10 2022-01-21 信越半導体株式会社 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873299B1 (ko) * 2007-08-20 2008-12-11 주식회사 실트론 Ｓｓｏｉ 기판의 제조방법
US7947552B2 (en) * 2008-04-21 2011-05-24 Infineon Technologies Ag Process for the simultaneous deposition of crystalline and amorphous layers with doping
FR2989514A1 (fr) 2012-04-11 2013-10-18 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148686A (ja) * 1994-11-22 1996-06-07 Nec Corp 薄膜トランジスタおよびその製造方法
JP2002016083A (ja) * 2001-04-09 2002-01-18 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2003077844A (ja) * 2001-09-03 2003-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP2003347304A (ja) * 2002-05-27 2003-12-05 Sharp Corp シリコン基板の製造方法およびシリコン基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
AUPQ975900A0 (en) * 2000-08-30 2000-09-21 Unisearch Limited A process for the fabrication of a quantum computer
JP4090347B2 (ja) * 2002-03-18 2008-05-28 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP2005011915A (ja) * 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148686A (ja) * 1994-11-22 1996-06-07 Nec Corp 薄膜トランジスタおよびその製造方法
JP2002016083A (ja) * 2001-04-09 2002-01-18 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2003077844A (ja) * 2001-09-03 2003-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP2003347304A (ja) * 2002-05-27 2003-12-05 Sharp Corp シリコン基板の製造方法およびシリコン基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302397A (ja) * 2008-06-16 2009-12-24 Nuflare Technology Inc 気相成長方法および気相成長装置
JP2018098516A (ja) * 2012-03-23 2018-06-21 日本テキサス・インスツルメンツ株式会社 浅い外方拡散されたｐ＋エミッタ領域を備えたＳｉＧｅヘテロ接合バイポーラトランジスタ
JP2022015868A (ja) * 2020-07-10 2022-01-21 信越半導体株式会社 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
JP7347350B2 (ja) 2020-07-10 2023-09-20 信越半導体株式会社 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
US7863162B2 (en) 2011-01-04
JP4773101B2 (ja) 2011-09-14
US20060154450A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
KR102656770B1 (ko) 도핑된 게르마늄 주석 반도체 증착 방법 및 관련된 반도체 소자 구조
JP4060580B2 (ja) ヘテロ接合バイポーラトランジスタ
KR100678468B1 (ko) 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
JP4917051B2 (ja) シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法
US6905972B2 (en) Semiconductor device and method for manufacturing the same
US6455871B1 (en) SiGe MODFET with a metal-oxide film and method for fabricating the same
US7095043B2 (en) Semiconductor device, semiconductor circuit module and manufacturing method of the same
US7910448B2 (en) Method for fabricating a mono-crystalline emitter
JP4773101B2 (ja) 半導体装置の製造方法
JP3549408B2 (ja) バイポーラトランジスタ
JP5206427B2 (ja) 半導体装置の製造方法
JP4823154B2 (ja) へテロ接合バイポーラトランジスタ
US7084041B2 (en) Bipolar device and method of manufacturing the same including pre-treatment using germane gas
JP2005277255A (ja) 半導体装置
JP3592922B2 (ja) 化合物半導体基板
Dutartre Silicon epitaxy: new applications
JP2008186899A (ja) 半導体装置、並びにバイポーラトランジスタ及びその製造方法
JP2004221195A (ja) 半導体装置および半導体装置の製造方法
JP4404888B2 (ja) 混晶膜の成長方法
JP2004193454A (ja) 半導体装置およびその製造方法
JP2003297761A (ja) エピタキシャル成長方法
JP2009206325A (ja) 半導体装置およびその製造方法
JP2008235726A (ja) 半導体多層膜の製造方法
JP2000012703A (ja) 半導体装置及びその製造方法
KR20050060404A (ko) 이종접합 쌍극자 트랜지스터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070712

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees