JP7343522B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP7343522B2
JP7343522B2 JP2020555968A JP2020555968A JP7343522B2 JP 7343522 B2 JP7343522 B2 JP 7343522B2 JP 2020555968 A JP2020555968 A JP 2020555968A JP 2020555968 A JP2020555968 A JP 2020555968A JP 7343522 B2 JP7343522 B2 JP 7343522B2
Authority
JP
Japan
Prior art keywords
main surface
lead
wiring
surface wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020555968A
Other languages
English (en)
Other versions
JPWO2020095738A1 (ja
Inventor
祐司 石松
竜一 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020095738A1 publication Critical patent/JPWO2020095738A1/ja
Application granted granted Critical
Publication of JP7343522B2 publication Critical patent/JP7343522B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • H02M1/327Means for protecting converters other than automatic disconnection against abnormal temperatures
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/081Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • H01L2224/48096Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)

Description

本開示は、電力変換装置に関する。
たとえば、直流電源からの直流電力を交流電力に変換することにより、たとえば三相交流モータに電力を供給する電力変換装置が開示されている(たとえば特許文献1)。電力変換装置は、1次側の制御信号に基づき、2次側の電力回路において所定の電力を出力する。このような電力変換装置では、1次側の制御回路を目的として、1次側の制御回路と2次側の電力回路とを電気的に遮断する絶縁回路が用いられる。絶縁回路の一例としては、フォトカプラが挙げられる。
特開2014-165956号公報
絶縁回路は、たとえば電力変換装置を構成する基板等に実装される。このため、電力変換装置の小型化が、絶縁回路の設置により阻害される。
本開示は、上記した事情のもとで考え出されたものであって、小型化を図ることが可能な電力変換装置を提供することをその課題とする。
本開示によって提供される電力変換装置は、1次側制御回路を構成する制御チップ、2次側電力回路を構成する半導体チップおよび前記1次側制御回路と前記2次側電力回路とを電気的に絶縁し且つ前記1次側制御回路と前記2次側電力回路との信号伝達機能を有する伝達回路を備える半導体装置と、前記半導体装置が搭載された基板と、を備え、前記基板は、導電部を有し、前記基板に設けられ且つ前記導電部に導通する第1接続端子を備え、少なくとも一部が前記基板の前記導電部によって構成され且つ前記半導体装置の前記1次側制御回路と前記第1接続端子とを電気的に導通させる第1導通経路を備える。
本開示の電力変換装置によれば、小型化を図ることができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第1実施形態に係る電力変換装置を示す平面図である。 本開示の第1実施形態に係る電力変換装置を示すシステム構成図である。 本開示の第1実施形態に係る電力変換装置を示す要部拡大平面図である。 本開示の第1実施形態に係る電力変換装置を示す要部拡大平面図である。 本開示の第1実施形態に係る電力変換装置を示す要部拡大平面図である。 本開示の第1実施形態に係る電力変換装置を示す要部拡大平面図である。 図4のVII-VII線に沿う要部拡大断面図である。 図4のVIII-VIII線に沿う要部拡大断面図である。 図5のIX-IX線に沿う要部拡大断面図である。 本開示の第1実施形態に係る半導体装置を示す斜視図である。 本開示の第1実施形態に係る半導体装置を示す平面図である。 本開示の第1実施形態に係る半導体装置を示す底面図である。 本開示の第1実施形態に係る半導体装置を示す側面図である。 本開示の第1実施形態に係る半導体装置を示す要部平面図である。 図14のXV-XV線に沿う断面図である。 図14のXVI-XVI線に沿う断面図である。 本開示の第1実施形態に係る半導体装置の電気的構成を模式的に示す回路図である。
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
本開示における「第1」、「第2」、「第3」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
<第1実施形態>
図1~図9は、本開示の第1実施形態に係る電力変換装置A1を示している。本実施形態の電力変換装置A1は、半導体装置B1、基板H、接続端子T1,T2,T3,T4,T5、複数の抵抗器Rおよび複数のコンデンサCを備える。電力変換装置A1は、たとえばパワー電源である電源E3からの直流電力を、モータM1を駆動するための三相交流電力に変換する。ただし、本開示の電力変換装置の用途や機能はなんら限定されない。
図1は、電力変換装置A1を示す平面図である。図2は、電力変換装置A1を示すシステム構成図である。図3は、電力変換装置A1を示す要部拡大平面図である。図4は、電力変換装置A1を示す要部拡大平面図である。図5は、電力変換装置A1を示す要部拡大平面図である。図6は、電力変換装置A1を示す要部拡大平面図である。図7は、図4のVII-VII線に沿う要部拡大断面図である。図8は、図4のVIII-VIII線に沿う要部拡大断面図である。図9は、図5のIX-IX線に沿う要部拡大断面図である。これらの図において、x方向は、本開示の第2方向に相当し、y方向は、本開示の第1方向に相当し、z方向は、本開示の厚さ方向に相当する。
<基板H>
基板Hには、半導体装置B1、複数の抵抗器Rおよび複数のコンデンサCが搭載されている。本実施形態の基板Hは、基材J、導電部Kおよび絶縁層Lを有する。基板Hは、本開示の第1基板に相当する。
基材Jは、絶縁性材料からなる板状部材である。基材Jの材質としては、たとえばガラスエポキシ樹脂が挙げられる。本実施形態の基材Jは、主面J11、裏面J12、第1面J13、第2面J14、第3面J15および第4面J16を有する。
主面J11は、z方向を向いている。裏面J12は、z方向において主面J11とは反対側を向いている。第1面J13は、z方向において主面J11と裏面J12との間に位置しており、図示された例においては、主面J11および裏面J12に繋がっている。第1面J13は、x方向を向いている。第2面J14は、z方向において主面J11と裏面J12との間に位置しており、図示された例においては、主面J11および裏面J12に繋がっている。第2面J14は、x方向において第1面J13とは反対側を向いている。第3面J15は、z方向において主面J11と裏面J12との間に位置しており、図示された例においては、主面J11および裏面J12に繋がっている。第3面J15は、y方向を向いている。第4面J16は、z方向において主面J11と裏面J12との間に位置しており、図示された例においては、主面J11および裏面J12に繋がっている。第4面J16は、y方向において第3面J15とは反対側を向いている。
導電部Kは、基材J上に配置されており、導電性材料からなる。導電部Kの材質としては、たとえばCu、Ni、Ti等が挙げられる。導電部Kは、たとえばめっきにより形成される。
本実施形態の導電部Kは、主面部K1、裏面部K2および複数の貫通部K3を含む。主面部K1は、基材Jの主面J11上に配置されている。裏面部K2は、基材Jの裏面J12上に配置されている。複数の貫通部K3は、各々が基材Jをz方向に貫通しており、主面部K1の一部と裏面部K2の一部とを導通させている。
貫通部K3は、複数の貫通部K31、複数の貫通部K32、複数の貫通部K33、複数の貫通部K34および複数の貫通部K39を含む。複数の貫通部K39は、複数の貫通部K391、複数の貫通部K392、複数の貫通部K393、複数の貫通部K394、複数の貫通部K395、複数の貫通部K396、複数の貫通部K397、複数の貫通部K398、複数の貫通部K399、複数の貫通部K39aを含む。
図4に示すように、複数の貫通部K391は、基材Jの第3面J15に沿って、x方向に配列されている。図7に示すように、貫通部K391は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。貫通部K391は、筒状であり、細長い部材を挿通させることが可能である。複数の貫通部K391の個数は特に限定されず、図示された例においては、9つの貫通部K391が設けられている。
図4に示すように、複数の貫通部K392は、基材Jの第3面J15に沿って、x方向に配列されている。複数の貫通部K392は、複数の貫通部K391に対してx方向に離間して配置されている。貫通部K392は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。貫通部K392は、筒状であり、細長い部材を挿通させることが可能である。複数の貫通部K392の個数は特に限定されず、図示された例においては、2つの貫通部K392が設けられている。
図4に示すように、複数の貫通部K393は、基材Jの第3面J15に沿って、x方向に配列されている。複数の貫通部K393は、複数の貫通部K392に対してx方向に離間して配置されている。貫通部K393は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。貫通部K393は、筒状であり、細長い部材を挿通させることが可能である。複数の貫通部K393の個数は特に限定されず、図示された例においては、2つの貫通部K393が設けられている。
図6に示すように、複数の貫通部K394は、基材Jの第1面J13に沿って、y方向に配列されている。貫通部K394は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。貫通部K394は、筒状であり、細長い部材を挿通させることが可能である。複数の貫通部K394の個数は特に限定されず、図示された例においては、2つの貫通部K394が設けられている。
図5に示すように、複数の貫通部K395は、基材Jの第4面J16に沿って、x方向に配列されている。貫通部K395は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。貫通部K395は、筒状であり、細長い部材を挿通させることが可能である。複数の貫通部K395の個数は特に限定されず、図示された例においては、3つの貫通部K395が設けられている。
図4に示すように、複数の貫通部K396は、複数の貫通部K391に対してy方向において第4面J16側に配置されており、x方向に配列されている。図7に示すように、貫通部K396は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。貫通部K396は、筒状であり、細長い部材を挿通させることが可能である。複数の貫通部K396の個数は特に限定されず、図示された例においては、10個の貫通部K396が設けられている。
図3に示すように、複数の貫通部K397は、複数の貫通部K396に対してx方向において第1面J13側に離間して配置されている。また、複数の貫通部K397は、複数の貫通部K396よりもy方向において第4面J16側に配置されている。複数の貫通部K397は、x方向に配列されている。貫通部K397は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。貫通部K397は、筒状であり、細長い部材を挿通させることが可能である。複数の貫通部K397の個数は特に限定されず、図示された例においては、8つの貫通部K397が設けられている。
図4に示すように、複数の貫通部K398は、複数の貫通部K396に対してx方向において第2面J14側に離間して配置されている。また、複数の貫通部K398は、複数の貫通部K396よりもy方向において第4面J16側に配置されている。複数の貫通部K398は、x方向に配列されている。貫通部K398は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。貫通部K398は、筒状であり、細長い部材を挿通させることが可能である。複数の貫通部K398の個数は特に限定されず、図示された例においては、3つの貫通部K398が設けられている。
図5に示すように、複数の貫通部K399は、複数の貫通部K395に対してx方向において第2面J14側に離間して配置されている。また、複数の貫通部K399は、複数の貫通部K395よりもy方向において第3面J15側に配置されている。複数の貫通部K399は、x方向に配列されている。貫通部K399は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。貫通部K399は、筒状であり、細長い部材を挿通させることが可能である。複数の貫通部K399の個数は特に限定されず、図示された例においては、3つの貫通部K399が設けられている。
図5および図6に示すように、複数の貫通部K39aは、複数の貫通部K399に対してx方向において第1面J13側に離間して配置されている。また、複数の貫通部K39aは、複数の貫通部K399とy方向において略同じ位置に配置されている。複数の貫通部K39aは、x方向に配列されている。貫通部K39aは、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。貫通部K39aは、筒状であり、細長い部材を挿通させることが可能である。複数の貫通部K39aの個数は特に限定されず、図示された例においては、5つの貫通部K39aが設けられている。
本実施形態の主面部K1は、複数の主面配線K11、複数の主面配線K12、複数の主面配線K13、主面配線K14、主面配線K15、主面配線K16および複数の主面配線K17を含む。
本実施形態の裏面部K2は、複数の裏面配線K21、複数の裏面配線K22、複数の裏面配線K23および複数のパッド部K29を含む。
図4に示すように、複数の主面配線K11は、主面配線K111,K112,K113,K114,K115,K116,K117,K118,K119,K11a,K11b,K11c,K11d,K11e,K11f,K11g,K11h,K11iを含む。
図4および図7に示すように、主面配線K111は、貫通部K396に繋がっており、第3面J15に向かってy方向に延びている。主面配線K111は、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。主面配線K11aは、y方向において主面配線K111に対して第3面J15側に離間して配置されている。主面配線K11aは、y方向に延びており、y方向視において主面配線K111と重なる。主面配線K11aは、貫通部K391と繋がっている。主面配線K11aは、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。
図4に示すように、複数の裏面配線K21は、裏面配線K211,K212,K213,K214,K215,K216,K217を含む。図4および図7に示すように、裏面配線K211は、y方向に延びており、x方向において主面配線K111と重なる位置に設けられている。
図7に示す貫通部K31は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。この貫通部K31は、主面配線K111および裏面配線K211の双方に繋がっている。主面配線K111は、貫通部K31からy方向において第3面J15側に延びる部分を有する。
図7に示す貫通部K32は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。この貫通部K32は、主面配線K11aおよび裏面配線K211の双方に繋がっている。
図4に示すように、主面配線K112は、x方向において主面配線K111に対して第2面J14側に配置されている。主面配線K112は、1つの貫通部K396に繋がっており、第3面J15に向かってy方向に延びている。主面配線K112は、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。主面配線K11bは、y方向において主面配線K112に対して第3面J15側に離間して配置されている。主面配線K11bは、y方向に延びており、y方向視において主面配線K112と重なる。主面配線K11bは、1つの貫通部K391と繋がっている。主面配線K11bは、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。
図4に示すように、裏面配線K212は、y方向に延びており、x方向において主面配線K112と重なる位置に設けられている。
1つの貫通部K31は、主面配線K112および裏面配線K212の双方に繋がっている。主面配線K112は、貫通部K31からy方向において第3面J15側に延びる部分を有する。1つの貫通部K32は、主面配線K11bおよび裏面配線K212の双方に繋がっている。
図4に示すように、主面配線K113は、x方向において主面配線K112に対して第2面J14側に配置されている。主面配線K113は、1つの貫通部K396に繋がっており、第3面J15に向かってy方向に延びている。主面配線K113は、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。主面配線K11cは、y方向において主面配線K113に対して第3面J15側に離間して配置されている。主面配線K11cは、y方向に延びており、y方向視において主面配線K113と重なる。主面配線K11cは、1つの貫通部K391と繋がっている。主面配線K11cは、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。
図4に示すように、裏面配線K213は、y方向に延びており、x方向において主面配線K113と重なる位置に設けられている。
1つの貫通部K31は、主面配線K113および裏面配線K213の双方に繋がっている。主面配線K113は、貫通部K31からy方向において第3面J15側に延びる部分を有する。1つの貫通部K32は、主面配線K11cおよび裏面配線K213の双方に繋がっている。
図4に示すように、主面配線K114は、x方向において主面配線K113に対して第2面J14側に配置されている。主面配線K114は、1つの貫通部K396に繋がっており、第3面J15に向かってy方向に延びている。主面配線K114は、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。主面配線K11dは、y方向において主面配線K114に対して第3面J15側に離間して配置されている。主面配線K11dは、y方向に延びており、y方向視において主面配線K114と重なる。主面配線K11dは、1つの貫通部K391と繋がっている。主面配線K11dは、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。
図4に示すように、裏面配線K214は、y方向に延びており、x方向において主面配線K114と重なる位置に設けられている。
1つの貫通部K31は、主面配線K114および裏面配線K214の双方に繋がっている。主面配線K114は、貫通部K31からy方向において第3面J15側に延びる部分を有する。1つの貫通部K32は、主面配線K11dおよび裏面配線K214の双方に繋がっている。
図4に示すように、主面配線K115は、x方向において主面配線K114に対して第2面J14側に配置されている。主面配線K115は、1つの貫通部K396に繋がっており、第3面J15に向かってy方向に延びている。主面配線K115は、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。主面配線K11eは、y方向において主面配線K115に対して第3面J15側に離間して配置されている。主面配線K11eは、y方向に延びており、y方向視において主面配線K115と重なる。主面配線K11eは、1つの貫通部K391と繋がっている。主面配線K11eは、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。
図4に示すように、裏面配線K215は、y方向に延びており、x方向において主面配線K115と重なる位置に設けられている。
1つの貫通部K31は、主面配線K115および裏面配線K215の双方に繋がっている。主面配線K115は、貫通部K31からy方向において第3面J15側に延びる部分を有する。1つの貫通部K32は、主面配線K11eおよび裏面配線K215の双方に繋がっている。
図4に示すように、主面配線K116は、x方向において主面配線K115に対して第2面J14側に配置されている。主面配線K116は、1つの貫通部K396に繋がっており、第3面J15に向かってy方向に延びている。主面配線K116は、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。主面配線K11fは、y方向において主面配線K116に対して第3面J15側に離間して配置されている。主面配線K11fは、y方向に延びており、y方向視において主面配線K116と重なる。主面配線K11fは、1つの貫通部K391と繋がっている。主面配線K11fは、1つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。
図4に示すように、裏面配線K216は、y方向に延びており、x方向において主面配線K116と重なる位置に設けられている。
1つの貫通部K31は、主面配線K116および裏面配線K216の双方に繋がっている。主面配線K116は、貫通部K31からy方向において第3面J15側に延びる部分を有する。1つの貫通部K32は、主面配線K11fおよび裏面配線K216の双方に繋がっている。
図4に示すように、主面配線K117は、x方向において主面配線K116に対して第2面J14側に配置されている。主面配線K117は、y方向において1つの貫通部K396から第3面J15側に配置されており、y方向に延びている。主面配線K117は、1つの貫通部K391と繋がっている。
図4に示すように、主面配線K118は、x方向において主面配線K117に対して第2面J14側に配置されている。主面配線K118は、1つの貫通部K396に繋がっており、y方向に延びている。主面配線K118は、1つの貫通部K391と繋がっている。
図4に示すように、主面配線K119は、x方向において主面配線K118に対して第2面J14側に配置されている。主面配線K119は、1つの貫通部K396に繋がっており、y方向に延びている。主面配線K119は、1つの貫通部K391と繋がっている。
図4に示すように、主面配線K11gは、主面配線K111,K112,K113,K114,K115,K116のy方向における第3面J15側の端部に繋がっており、x方向に延びている。主面配線K11gは、さらに、主面配線K117に繋がっている。
図4に示すように、主面配線K11hは、主面配線K119のy方向中途部分に繋がっている。主面配線K11hは、x方向において主面配線K119から第2面J14側に延びる部分と、y方向において第3面J15に向かって延びる部分とを有する。主面配線K11hは、1つの貫通部K392に繋がっている。
図4に示すように、主面配線K11iは、x方向において主面配線K119に対して第2面J14側に配置されている。主面配線K11iは、1つの貫通部K396に繋がっている。主面配線K11iは、貫通部K396からy方向において第3面J15側に延びる部分と、x方向において第2面J14側に延びる部分と、y方向において第3面J15側に延びる部分とを有する。主面配線K11iは、1つの貫通部K392に繋がっている。
裏面配線K217は、x方向に延びており、z方向視において主面配線K117,K118,K119,K11iと重なっている。また、裏面配線K217は、x方向視において主面配線K11gと重なっている。
図4に示すように、裏面配線K217は、2つの貫通部K33に繋がっている。一方の貫通部K33は、主面配線K117および裏面配線K217に繋がっている。他方の貫通部K33は、主面配線K11iおよび裏面配線K217に繋がっている。
図3に示すように、複数の主面配線K12は、主面配線K121,K122,K123,K124,K125,K126を含む。
主面配線K121は、図3に示すように、1つの貫通部K397に繋がっており、y方向において第3面J15側に延びる部分と、x方向において第1面J13側に延びる部分とを有する。
主面配線K122は、図3に示すように、x方向において主面配線K121に対して第2面J14側に配置されている。主面配線K122は、1つの貫通部K397に繋がっており、y方向において第3面J15側に延びる部分と、x方向において第1面J13側に延びる部分とを有する。
主面配線K123は、図3に示すように、x方向において主面配線K122に対して第2面J14側に配置されている。主面配線K123は、1つの貫通部K397に繋がっており、y方向において第3面J15側に延びている。
主面配線K124は、図3に示すように、x方向において主面配線K123に対して第2面J14側に配置されている。主面配線K124は、1つの貫通部K397に繋がっており、y方向において第3面J15側に延びている。
主面配線K125は、図3に示すように、x方向において主面配線K124に対して第2面J14側に配置されている。主面配線K125は、1つの貫通部K397に繋がっており、y方向において第3面J15側に延びている。
主面配線K126は、図3に示すように、x方向において主面配線K125に対して第2面J14側に配置されている。主面配線K126は、1つの貫通部K397に繋がっており、y方向において第3面J15側に延びている。
図4に示すように、複数の主面配線K13は、主面配線K131,K132を含む。
主面配線K131は、図4に示すように、x方向において主面配線K11iに対して第2面J14側に配置されている。主面配線K131は、1つの貫通部K398に繋がっている。主面配線K131は、y方向に延びており、1つの貫通部K393と繋がっている。
主面配線K132は、図4に示すように、x方向において主面配線K131に対して第2面J14側に配置されている。主面配線K132は、1つの貫通部K398に繋がっている。主面配線K132は、y方向に延びており、1つの貫通部K393と繋がっている。
図4、図5および図6に示すように、複数の主面配線K14は、第1部K141、第2部K142、第3部K143および第4部K144を含む。
第1部K141は、主面配線K13の主面配線K132に対してx方向における第2面J14側に繋がっている。第1部K141のy方向寸法である寸法y141は、たとえば主面配線K11gのy方向寸法であるy11gよりも大きい。また、第1部K141は、x方向視において複数の貫通部K396と重なる。第1部K141のx方向寸法である寸法x141は、寸法y141よりも大きい。図示された例においては、第1部K141は、矩形状である。
第2部K142は、第1部K141に対してy方向における第4面J16側に繋がっている。また、第2部K142は、第1部K141のx方向における第2面J14側の部分に繋がっている。第1部K141は、第1部K141からy方向に沿って第4面J16側に延びている。第2部K142のx方向寸法である寸法x142は、寸法x141よりも小さい。また、寸法x142は、主面配線K111のx方向寸法である寸法x111よりも大きい。
第3部K143は、第2部K142に対してy方向における第4面J16側に繋がっている。第3部K143のx方向寸法である寸法x143は、寸法x141よりも大きい。また、第3部K143のy方向寸法である寸法y143は、寸法y141よりも大きい。第3部K143は、y方向視において3つの貫通部K399と重なる。図示された例においては、第3部K143は、矩形状である。
第4部K144は、第3部K143に対してx方向における第1面J13側に繋がっている。第4部K144は、第4面J16に沿ってx方向に延びており、2つの貫通部K394のうちy方向において第4面J16側に位置するものに繋がっている。第4部K144のy方向寸法である寸法y144は、寸法y方向143よりも小さい。また、寸法y144は、寸法y11gよりも大きい。
図4および図5に示すように、複数の主面配線K15は、第1部K151、第2部K152、第3部K153、第4部K154および第5部K155を有する。
第1部K151は、主面配線K14の第1部K141に対してy方向における第4面J16側に繋がっている。第1部K151は、第2部K142に対してx方向における第1面J13側に離間して配置されている。第1部K151は、第1部K141からy方向に沿って第4面J16側に延びる部分と、当該部分のy方向端部からx方向における第1面J13側に延びる部分とを有する。第1部K151のy方向に延びる部分のx方向寸法である寸法x151は、寸法x142よりも小さい。第1部K151のy方向に延びる部分は、2つの途切れた部分を含む。当該部分には、後述の電子部品が実装される。第1部K151のx方向に延びる部分のy方向寸法である寸法y151は、寸法y143よりも小さい。また、寸法y151は、寸法y11gよりも大きい。
第2部K152は、3つの貫通部K398のうちx方向において最も第1面J13側に位置するものに繋がっている。第2部K152は、当該貫通部K398からy方向における第4面J16側に延びる部分と、当該部分からx方向における第2面J14側に延びて第1部K151に繋がる部分とを有する。
第3部K153は、第1部K151のx方向に延びる部分の第1面J13側の端部に繋がり、y方向における第3面J15側に延びている。第3部K153は、3つの貫通部K399のうちx方向において最も第1面J13に位置するものに繋がっている。
第4部K154は、第1部K151のx方向に延びる部分に繋がっている。第4部K154は、第3部K153に対してx方向における第2面J14に離間している。第4部K154は、第1部K151のx方向に延びる部分からy方向における第3面J15側に延びている。第4部K154は、3つの貫通部K399のうちx方向において中央に位置するものに繋がっている。
第5部K155は、第1部K151のx方向に延びる部分に繋がっている。第5部K155は、第4部K154に対してx方向における第2面J14に離間している。第5部K155は、第1部K151のx方向に延びる部分からy方向における第3面J15側に延びている。第4部K154は、3つの貫通部K399のうちx方向において最も第2面J14側に位置するものに繋がっている。
複数の裏面配線K22は、図4に示すように、裏面配線K221および裏面配線K222を有する。
裏面配線K221は、複数の貫通部K397のうちx方向において第2面J14側から2番目に位置するものに繋がっている。裏面配線K221は、当該貫通部K397からy方向における第4面J16側に延びる部分と、当該部分からx方向における第2面J14側に延びる部分と、当該部分からy方向における第3面J15側に延びて3つの貫通部K398のうちx方向において最も第2面J14側に位置するものに繋がる部分とを有する。図4および図8に示すように、裏面配線K221は、z方向視において主面配線K15の第2部K152に重なっている。
裏面配線K222は、複数の貫通部K397のうちx方向において最も第2面J14側に位置するものに繋がっている。裏面配線K222は、当該貫通部K397からy方向における第4面J16側に延びる部分と、当該部分からx方向における第2面J14側に延びる部分と、当該部分からy方向における第3面J15側に延びて3つの貫通部K398のうちx方向において中央に位置するものに繋がる部分とを有する。図4および図8に示すように、裏面配線K222は、z方向視において主面配線K15の第2部K152に重なっている。
主面配線K16は、図4に示すように、主面配線K161を含む。主面配線K161は、2つの貫通部K394のうちy方向において第3面J15側に位置するものに繋がっている。主面配線K161は、当該貫通部K394からx方向において第2面J14側に延びる部分と、当該部分からy方向において第3面J15側に延びて2つの貫通部K39aのうちx方向において第2面J14側に位置するものに繋がる部分とを有する。主面配線K161のうちx方向に延びる部分のy方向寸法である寸法y161は、寸法y144と略同じである。
複数の主面配線K17は、図5に示すように、主面配線K171、主面配線K172および主面配線K173を含む。
図5および図9に示すように、主面配線K171は、複数の貫通部K39aのうちx方向において第2面J14側から3番目に位置するものに繋がっており、第4面J16に向かってy方向に延びている。主面配線K171のx方向寸法である寸法x171は、寸法x111よりも大きい。
図5に示すように、複数の裏面配線K23は、裏面配線K231,K232,K233を含む。図5および図9に示すように、裏面配線K231は、y方向に延びており、x方向において主面配線K171と重なる位置に設けられている。裏面配線K231は、3つの貫通部K395のうちx方向において最も第1面J13側に位置するものに繋がっている。また、裏面配線K231の端部は、主面配線K171の端部とz方向視において重なっている。
図5および図9に示す複数の貫通部K34は、基材Jをz方向に貫通しており、基材Jの主面J11および裏面J12に到達している。これらの貫通部K34は、主面配線K171および裏面配線K231の双方に繋がっている。複数の貫通部K34の個数は特に限定されず、3つ以上であってもよい。また、複数の貫通部K34は、y方向に1列に並んだものに限定されず、たとえば複数列に並んだものであってもよい。
図5に示すように、主面配線K172は、複数の貫通部K39aのうちx方向において第2面J14側から2番目に位置するものに繋がっており、第4面J16に向かってy方向に延びている。
図5に示すように、裏面配線K232は、y方向に延びており、x方向において主面配線K172と重なる位置に設けられている。裏面配線K232は、3つの貫通部K395のうちx方向において中央に位置するものに繋がっている。また、裏面配線K232の端部は、主面配線K172の端部とz方向視において重なっている。
図5に示すように、2つの貫通部K34は、主面配線K172および裏面配線K232の双方に繋がっている。複数の貫通部K34の個数は特に限定されず、3つ以上であってもよい。また、複数の貫通部K34は、y方向に1列に並んだものに限定されず、たとえば複数列に並んだものであってもよい。
図5に示すように、主面配線K173は、複数の貫通部K39aのうちx方向において最も第2面J14側に位置するものに繋がっており、第4面J16に向かってy方向に延びている。
図5に示すように、裏面配線K233は、y方向に延びており、x方向において主面配線K173と重なる位置に設けられている。裏面配線K233は、3つの貫通部K395のうちx方向において最も第2面J14位置するものに繋がっている。また、裏面配線K233の端部は、主面配線K173の端部とz方向視において重なっている。
図5に示すように、2つの貫通部K34は、主面配線K173および裏面配線K233の双方に繋がっている。複数の貫通部K34の個数は特に限定されず、3つ以上であってもよい。また、複数の貫通部K34は、y方向に1列に並んだものに限定されず、たとえば複数列に並んだものであってもよい。
絶縁層Lは、導電部Kの一部を覆い、他の部分を露出させている。絶縁層Lは、たとえばレジスト膜からなる。図1および図3~図6においては、絶縁層Lを省略している。
図7~図9に示すように、本実施形態の絶縁層Lは、第1面部L1および第2面部L2を含む。第1面部L1は、基材Jの主面J11上に配置されており、導電部Kの主面部K1を部分的に覆っている。第2面部L2は、裏面J12上に配置されており、導電部Kの裏面部K2を部分的に覆っている。
<接続端子T1,T2,T3,T4,T5>
接続端子T1,T2,T3,T4,T5は、基板Hに取り付けられており、各々が導電部Kに導通している。
図1、図4および図7に示すように、接続端子T1は、基材Jの第3面J15に沿って配置されており、図示された例においては、z方向視において第3面J15と重なっている。接続端子T1は、基材Jの主面J11側から複数の貫通部K391に端子ピンが挿通されており、複数のパッド部K291にはんだ等によって導通接合されている。図示された例においては、接続端子T1は、主面配線K11a,K11b,K11c,K11d,K11e,K11f,K118,K119に接続されている。図1に示すように、接続端子T1は、電力変換装置A1外に設けられた例えばマイクロコントローラユニットP1に接続される。接続端子T1は、本開示の第1接続端子に相当する。
図1および図4に示すように、接続端子T2は、基材Jの第3面J15に沿って配置されており、図示された例においては、z方向視において第3面J15と重なっている。また、接続端子T2は、接続端子T1に対してx方向において第2面J14側に離間して配置されている。接続端子T2は、基材Jの主面J11側から複数の貫通部K392に端子ピンが挿通されており、複数のパッド部K292にはんだ等によって導通接合されている。図示された例においては、接続端子T2は、主面配線K11h,K11iに接続されている。図1に示すように、接続端子T2は、電力変換装置A1外に設けられた例えば電源E1に接続される。電源E1は、たとえば5Vの直流電源であり、1次側制御回路を駆動するための電源である。
図1および図4に示すように、接続端子T3は、基材Jの第3面J15に沿って配置されており、図示された例においては、z方向視において第3面J15と重なっている。また、接続端子T3は、接続端子T2に対してx方向において第2面J14側に離間して配置されている。接続端子T3は、基材Jの主面J11側から複数の貫通部K393に端子ピンが挿通されており、複数のパッド部K293にはんだ等によって導通接合されている。図示された例においては、接続端子T3は、主面配線K131,K132に接続されている。図1に示すように、接続端子T3は、電力変換装置A1外に設けられた例えば電源E2に接続される。電源E2は、たとえば15Vの直流電源であり、2次側電力回路を制御するための電源である。
図1および図6に示すように、接続端子T4は、基材Jの第1面J13に沿って配置されており、図示された例においては、z方向視において第1面J13と重なっている。接続端子T4は、基材Jの主面J11側から複数の貫通部K394に端子ピンが挿通されており、複数のパッド部K294にはんだ等によって導通接合されている。図示された例においては、接続端子T4は、第4部K144および主面配線K161に接続されている。図1に示すように、接続端子T3は、電力変換装置A1外に設けられた例えば電源E3に接続される。電源E3は、たとえば600Vの直流電源であり、2次側電力回路のインバータ電源である。
図1および図5に示すように、接続端子T5は、基材Jの第4面J16に沿って配置されており、図示された例においては、z方向視において第4面J16と重なっている。接続端子T5は、基材Jの主面J11側から複数の貫通部K394に端子ピンが挿通されており、複数のパッド部K295にはんだ等によって導通接合されている。図示された例においては、接続端子T5は、裏面配線K231,K232,K233に接続されている。図1に示すように、接続端子T5は、電力変換装置A1外に設けられた例えばモータM1に接続される。モータM1は、たとえば電力変換装置A1が電力を供給する対象であり、一例としては三相交流モータが挙げられる。接続端子T5は、本開示の第2接続端子に相当する。
<複数の抵抗器Rおよび複数のコンデンサC>
複数の抵抗器Rおよび複数のコンデンサCは、基板Hに実装されており、半導体装置B1とともに、図2に示す電力変換装置A1の回路を構成している。なお、図示された電力変換装置A1における複数の抵抗器Rおよび複数のコンデンサCの個数および配置等は一例であり、これに限定されない。図示された複数の抵抗器Rおよび複数のコンデンサCの他に、抵抗器やコンデンサが用いられていてもよいし、抵抗器やコンデンサとは異なる種類の電子部品が用いられていてもよい。以降の説明においては、複数の抵抗器Rおよび複数のコンデンサCに適宜数字を加えた符号によって個体を区別する。
図1、図2および図4に示すように、第1部K151に抵抗器R1およびコンデンサC1が実装されている。抵抗器R1は、第1部K151の2つの途切れた部分のうちy方向において第4面J16側に位置する部分に実装されている。また、抵抗器R1は、第1部K151と第2部K152との接続部分に対して第1部K141とは反対側に配置されている。抵抗器R1は、第1部K151のうちy方向に延びる部分の中心よりもy方向において第3面J15側に配置されている。コンデンサC1は、第1部K151の2つの途切れた部分のうち第2部K152と第1部K141との間に位置するものに実装されている。
図4および図7に示すように、主面配線K111には、コンデンサC21が実装されている。コンデンサC21は、主面配線K111の途切れた部分に実装されている。また、コンデンサC21は、主面配線K111に繋がる貫通部K31と主面配線K11gとの間に実装されている。抵抗器R21は、主面配線K11aの途切れた部分に実装されている。また、抵抗器R21は、主面配線K11aに繋がる貫通部K32と貫通部K391との間に実装されている。
図4に示すように、主面配線K112には、コンデンサC22が実装されている。コンデンサC22は、主面配線K112の途切れた部分に実装されている。また、コンデンサC22は、主面配線K112に繋がる貫通部K31と主面配線K11gとの間に実装されている。抵抗器R22は、主面配線K11bの途切れた部分に実装されている。また、抵抗器R22は、主面配線K11bに繋がる貫通部K32と貫通部K391との間に実装されている。
図4に示すように、主面配線K113には、コンデンサC23が実装されている。コンデンサC23は、主面配線K113の途切れた部分に実装されている。また、コンデンサC23は、主面配線K113に繋がる貫通部K31と主面配線K11gとの間に実装されている。抵抗器R23は、主面配線K11cの途切れた部分に実装されている。また、抵抗器R23は、主面配線K11cに繋がる貫通部K32と貫通部K391との間に実装されている。
図4に示すように、主面配線K114には、コンデンサC24が実装されている。コンデンサC24は、主面配線K114の途切れた部分に実装されている。また、コンデンサC24は、主面配線K114に繋がる貫通部K31と主面配線K11gとの間に実装されている。抵抗器R24は、主面配線K11dの途切れた部分に実装されている。また、抵抗器R24は、主面配線K11dに繋がる貫通部K32と貫通部K391との間に実装されている。
図4に示すように、主面配線K115には、コンデンサC25が実装されている。コンデンサC25は、主面配線K115の途切れた部分に実装されている。また、コンデンサC25は、主面配線K115に繋がる貫通部K31と主面配線K11gとの間に実装されている。抵抗器R25は、主面配線K11eの途切れた部分に実装されている。また、抵抗器R25は、主面配線K11eに繋がる貫通部K32と貫通部K391との間に実装されている。
図4に示すように、主面配線K116には、コンデンサC26が実装されている。コンデンサC26は、主面配線K116の途切れた部分に実装されている。また、コンデンサC26は、主面配線K116に繋がる貫通部K31と主面配線K11gとの間に実装されている。抵抗器R26は、主面配線K11fの途切れた部分に実装されている。また、抵抗器R26は、主面配線K11fに繋がる貫通部K32と貫通部K391との間に実装されている。
コンデンサC21,C22,C23,C24,C25,C26は、主面配線K11gに対してそれぞれ直列に接続されている。これらのコンデンサC21,C22,C23,C24,C25,C26は、本開示の第1コンデンサに相当する。また、主面配線K11gは、本開示の第2主面配線に相当する。
図4に示すように、抵抗器R3は、主面配線K118および主面配線K119に実装されている。
図4に示すように、コンデンサC3は、主面配線K119および主面配線K11iに実装されている。コンデンサC3は、たとえば電解コンデンサである。
図5に示すように、抵抗器R4は、主面配線K14の第3部K143と第1部K151とに実装されている。抵抗器R4は、複数の貫通部K399に対してy方向において第4面J16側に位置している。
図4に示すように、コンデンサC41は、主面配線K117および主面配線K118に実装されている。コンデンサC42は、主面配線K119および主面配線K11iに実装されている。コンデンサC42は、y方向において抵抗器R3とコンデンサC3との間に位置している。
図3に示すように、コンデンサC51は、主面配線K121と主面配線K122とに実装されている。コンデンサC54は、主面配線K121と主面配線K122とに実装されている。コンデンサC54は、コンデンサC51と貫通部K397との間に実装されている。コンデンサC51は、コンデンサC54よりも静電容量が大きく、z方向視においてコンデンサC54よりも大きい。コンデンサC51は、たとえば電解コンデンサである。
図3に示すように、コンデンサC52は、主面配線K123と主面配線K124とに実装されている。コンデンサC55は、主面配線K123と主面配線K124とに実装されている。コンデンサC55は、コンデンサC52と貫通部K397との間に実装されている。コンデンサC52は、コンデンサC55よりも静電容量が大きく、z方向視においてコンデンサC55よりも大きい。コンデンサC52は、たとえば電解コンデンサである。
図3に示すように、コンデンサC53は、主面配線K125と主面配線K126とに実装されている。コンデンサC56は、主面配線K125と主面配線K126とに実装されている。コンデンサC56は、コンデンサC53と貫通部K397との間に実装されている。コンデンサC53は、コンデンサC56よりも静電容量が大きく、z方向視においてコンデンサC56よりも大きい。コンデンサC53は、たとえば電解コンデンサである。
図4に示すように、コンデンサC61は、主面配線K131と主面配線K132とに実装されている。図示された例においては、コンデンサC61は、z方向視において第1部K141の一部と重なる。コンデンサC62は、主面配線K131と主面配線K132とに実装されている。コンデンサC62は、コンデンサC61と貫通部K398との間に実装されている。コンデンサC61は、コンデンサC62よりも静電容量が大きく、z方向視においてコンデンサC62よりも大きい。
図6に示すように、コンデンサC71は、主面配線K14の第4部K144と主面配線K161のうちx方向に延びる部分とに実装されている。コンデンサC72は、主面配線K14の第4部K144と主面配線K161のうちx方向に延びる部分とに実装されている。コンデンサC72は、コンデンサC71に対してx方向において第2面J14側に実装されている。コンデンサC71は、コンデンサC72よりも静電容量が大きく、z方向視においてコンデンサC72よりも大きい。コンデンサC71は、たとえば電解コンデンサである。
<半導体装置B1>
図1に示すように、半導体装置B1は、リード1A,1B,1C,1D,1E,1F,1Gおよびリード2A,2B,2C,2D,2E,2F,2G,2H,2I,2J,2K,2L,2M,2N,2O,2P,2Q,2R,2S,2T,2Uを有する。これらの詳細は、後述する。
図5および図6に示すように、リード1A,1B,1C,1Dは、複数の貫通部K39aに接続されている。これにより、リード1Aは、主面配線K161に導通している。リード1Bは、主面配線K171に導通している。リード1Cは、主面配線K172に導通している。リード1Dは、主面配線K173に導通している。
図5に示すように、リード1E,1F,1Gは、複数の貫通部K399に接続されている。これにより、リード1Eは、第3部K153に導通している。リード1Fは、第4部K154に導通している。リード1Gは、第5部K155に導通している。
図3に示すように、リード2A,2B,2C,2D,2E,2F,2G,2Hは、複数の貫通部K397に接続されている。これにより、リード2Aは、主面配線K121に導通している。リード2Bは、主面配線K122に導通している。リード2Cは、主面配線K123に導通している。リード2Dは、主面配線K124に導通している。リード2Eは、主面配線K125に導通している。リード2Fは、主面配線K126に導通している。リード2Gは、裏面配線K221に導通している。リード2Hは、裏面配線K222に導通している。
図4に示すように、リード2I,2J,2K,2L,2M,2N,2O,2P,2Q,2Rは、複数の貫通部K396に接続されている。これにより、リード2Iは、K111に導通している。リード2Jは、K112に導通している。リード2Kは、K113に導通している。リード2Lは、K114に導通している。リード2Mは、K115に導通している。リード2Nは、K116に導通している。リード2Pは、K117に導通している。リード2Qは、K119に導通している。リード2Rは、K11iに導通している。
図4に示すように、リード2S,2T,2Uは、複数の貫通部K398に接続されている。これにより、リード2Sは、第2部K152に導通している。リード2Tは、裏面配線K222に導通している。リード2Uは、裏面配線K221に導通している。
図7に示すように、電力変換装置A1には、リード2Iと接続端子T1とを導通させる導通経路D1が構成されている。導通経路D1は、本開示における第1導通経路に相当する。図示された例においては、導通経路D1は、リード2I側から、はんだK49、パッド部K296、貫通部K396、主面配線K111、貫通部K31、裏面配線K211、貫通部K32、抵抗器R21、主面配線K11a、貫通部K391、パッド部K291およびはんだK49によって構成されている。この導通経路D1は、図4から理解されるように、y方向に沿った形状である。
また、図4に示すように、電力変換装置A1においては、図7を参照して説明した導通経路D1と同様に、以下に述べる複数の導通経路D1が構成されている。すなわち、はんだK49、パッド部K296、貫通部K396、主面配線K112、貫通部K31、裏面配線K212、貫通部K32、抵抗器R22、主面配線K11b、貫通部K396、パッド部K296およびはんだK49によって、導通経路D1が構成されている。また、はんだK49、パッド部K296、貫通部K396、主面配線K113、貫通部K31、裏面配線K213、貫通部K32、抵抗器R23、主面配線K11c、貫通部K396、パッド部K296およびはんだK49によって、導通経路D1が構成されている。また、はんだK49、パッド部K296、貫通部K396、主面配線K114、貫通部K31、裏面配線K214、貫通部K32、抵抗器R24、主面配線K11d、貫通部K396、パッド部K296およびはんだK49によって、導通経路D1が構成されている。また、はんだK49、パッド部K296、貫通部K396、主面配線K115、貫通部K31、裏面配線K215、貫通部K32、抵抗器R25、主面配線K11e、貫通部K396、パッド部K296およびはんだK49によって、導通経路D1が構成されている。また、はんだK49、パッド部K296、貫通部K396、主面配線K116、貫通部K31、裏面配線K216、貫通部K32、抵抗器R26、主面配線K11f、貫通部K396、パッド部K296およびはんだK49によって、導通経路D1が構成されている。また、はんだK49、パッド部K296、貫通部K396、主面配線K118、貫通部K396、パッド部K296およびはんだK49によって、導通経路D1が構成されている。また、はんだK49、パッド部K296、貫通部K396、主面配線K119、貫通部K396、パッド部K296およびはんだK49によって、導通経路D1が構成されている。
これらの複数の導通経路D1は、各々がy方向に沿った形状であり、x方向に配列されている。
主面配線K111,K112,K113,K114,K115,K116は、本開示の第1主面配線に相当する。裏面配線K211,K212,K213,K214,K215,K216は、本開示の第1裏面配線に相当する。貫通部K31は、本開示の第1貫通部に相当する。抵抗器R21,R22,R23,R24,R25,R26は、本開示の第1抵抗に相当する。
図9に示すように、電力変換装置A1には、リード1Bと接続端子T5とを導通させる導通経路D2が構成されている。導通経路D2は、本開示の第2導通経路に相当する。図示された例においては、導通経路D2は、リード1B側から、はんだK49、パッド部K29a、貫通部K39a、主面配線K171、複数の貫通部K34、裏面配線K231、貫通部K395、パッド部K295およびはんだK49によって構成されている。図示された例においては、この導通経路D2は、図5から理解されるように、y方向に沿った形状であるが、これに限定されるものではない。
また、図5に示すように、電力変換装置A1においては、図9を参照して説明した導通経路D2と同様に、以下に述べる複数の導通経路D2が構成されている。すなわち、はんだK49、パッド部K29a、貫通部K39a、主面配線K172、複数の貫通部K34、裏面配線K231、貫通部K395、パッド部K295およびはんだK49によって導通経路D2が構成されている。また、はんだK49、パッド部K29a、貫通部K39a、主面配線K173、複数の貫通部K34、裏面配線K231、貫通部K395、パッド部K295およびはんだK49によって導通経路D2が構成されている。
これらの複数の導通経路D2は、各々がy方向に沿った形状であり、x方向に配列されているが、これらの形状は、特に限定されない。
主面配線K171,K172,K173は、本開示の第3主面配線に相当する。裏面配線K231,K232,K233は、本開示の第2裏面配線に相当する。貫通部K34は、本開示の第2貫通部に相当する。
図10~図17を参照して、半導体装置B1について説明する。本実施形態の半導体装置B1は、複数のリード1、複数のリード2、基板3、複数の半導体チップ4、ダイオード41、複数の制御チップ4、伝達回路チップ4I、1次側回路チップ4J、複数のダイオード49、導電部5、複数の接合部6、複数の第1ワイヤ91、複数の第2ワイヤ92、複数の第3ワイヤ93、複数の第4ワイヤ94、複数の第5ワイヤ95、複数の第6ワイヤ96、複数の第7ワイヤ97および封止樹脂7を備えている。
図10は、半導体装置B1を示す斜視図である。図11は、半導体装置B1を示す平面図である。図12は、半導体装置B1を示す底面図である。図13は、半導体装置B1を示す側面図である。図14は、半導体装置B1を示す要部平面図である。図15は、図14のXV-XV線に沿う断面図である。図16は、図14のXVI-XVI線に沿う断面図である。図17は、半導体装置B1の電気的構成を模式的に示す回路図である。
<基板3>
基板3の材質は特に限定されない。基板3の材質としては、たとえば、樹脂7の材質よりも熱伝導率が高い材質が好ましい。基板3の材質としては、たとえばアルミナ(Al2O3)窒化珪素(SiN)、窒化アルミ(AlN)、ジルコニア入りアルミナ等のセラミックが例示される。基板3の厚さは特に限定されず、たとえば0.1mm~1.0mm程度である。基板3は、本開示の第2基板に相当する。
基板3の形状は特に限定されない。図14~図16に示すように、本実施形態においては、基板3は、第1面31、第2面32、第3面33、第4面34、第5面35および第6面36を有する。第1面31は、z方向を向いている。第2面32は、z方向において第1面31とは反対側を向いている。第3面33は、z方向において第1面31と第2面32との間に位置しており、図示された例においては、第1面31および第2面32に繋がっている。第3面33は、x方向を向いている。第4面34は、z方向において第1面31と第2面32との間に位置しており、図示された例においては、第1面31および第2面32に繋がっている。第4面34は、x方向において第3面33とは反対側を向いている。第5面35は、z方向において第1面31と第2面32との間に位置しており、図示された例においては、第1面31および第2面32に繋がっている。第5面35は、y方向を向いている。第6面36は、z方向において第1面31と第2面32との間に位置しており、図示された例においては、第1面31および第2面32に繋がっている。第6面36は、y方向において第5面35とは反対側を向いている。図示された例においては、基板3は、z方向視において矩形状である。また、基板3は、z方向視においてx方向を長手方向とする長矩形状である。
<導電部5>
導電部5は、基板3上に形成されている。本実施形態においては、導電部5は、基板3の第1面31上に形成されている。導電部5は、導電性材料からなる。導電部5を構成する導電性材料は特に限定されない。導電部5の導電性材料としては、たとえば銀(Ag)、銅(Cu)、金(Au)等を含むものが挙げられる。以降の説明においては、導電部5が銀を含む場合を例に説明する。なお、導電部5は、銀に代えて銅を含んでいてもよいし、銀または銅に代えて金を含んでいてもよい。あるいは、導電部5は、Ag-PtやAg-Pdを含んでいてもよい。また、導電部5の形成手法は限定されず、たとえばこれらの金属を含むペーストを焼成することによって形成される。導電部5の厚さは特に限定されず、たとえば5μm~30μm程度である。導電部5は、本開示の第2導電部に相当する。
図14に示すように、本実施形態においては、導電部5は、配線部50A~50U、配線部50a~50f、第1基部55、第2基部56および第3基部58に区分けして説明する。
第1基部55の形状は特に限定されず、矩形状、多角形状、円形状、楕円形状等が適宜選択される。図示された例においては、第1基部55は、矩形状である。また、図示された例においては、第1基部55は、x方向を長手方向とする長矩形状である。
第2基部56の形状は特に限定されず、矩形状、多角形状、円形状、楕円形状等が適宜選択される。図示された例においては、第2基部56は、矩形状である。また、図示された例においては、第2基部56は、x方向を長手方向とする長矩形状である。
接続部57は、第1基部55と第2基部56との間に介在しており、図示された例においては、第1基部55と第2基部56とを繋いでいる。図示された例においては、接続部57は、y方向視において第1基部55と第2基部56との間に位置している。接続部57の形状は特に限定されない。
第3基部58の形状は特に限定されず、矩形状、多角形状、円形状、楕円形状等が適宜選択される。また、図示された例においては、第3基部58は、x方向に沿う2つの辺とy方向に沿う2つの辺とを有しており、x方向を長手方向とする形状である。
配線部50A~50Uおよび配線部50a~50fは、互いに離間して配置されている。配線部50A~50Uおよび配線部50a~50fは、各々が屈曲した帯状の形状である。
<接合部6>
複数の接合部6は、基板3上に形成されている。本実施形態においては、複数の接合部6は、基板3の第1面31上に形成されている。接合部6は、たとえば導電性材料からなる。接合部6を構成する導電性材料は特に限定されない。接合部6の導電性材料としては、たとえば銀(Ag)、銅(Cu)、金(Au)等を含むものが挙げられる。以降の説明においては、接合部6が銀を含む場合を例に説明する。この例における接合部6は、導電部5を構成する導電性材料と同じものを含む。なお、接合部6は、銀に代えて銅を含んでいてもよいし、銀または銅に代えて金を含んでいてもよい。あるいは、導電部5は、Ag-PtやAg-Pdを含んでいてもよい。また接合部6の形成手法は限定されず、たとえば導電部5と同様に、これらの金属を含むペーストを焼成することによって形成される。接合部6の厚さは特に限定されず、たとえば5μm~30μm程度である。
図14に示すように、本実施形態においては、複数の接合部6は、接合部6A~接合部6Dを含む。
接合部6Aは、図14および図16に示すように、y方向において導電部5よりも第6面36側に配置されている。接合部6Aは、y方向視において第1基部55のすべてと重なる。接合部6Aの形状は特に限定されない。
接合部6Bは、図14および図16に示すように、y方向において導電部5よりも第6面36側に配置されている。接合部6Bは、x方向において接合部6Aよりも第4面34側に配置されている。図示された例においては、接合部6Bは、y方向視において接続部57、配線部50c~50eおよび第2基部56と重なる。接合部6Bの形状は特に限定されない。
接合部6Cは、図14および図16に示すように、y方向において導電部5よりも第6面36側に配置されている。接合部6Cは、x方向において接合部6Bよりも第4面34側に配置されている。図示された例においては、接合部6Cは、y方向視において配線部50S~50U、配線部50fおよび第2基部56と重なる。接合部6Cの形状は特に限定されない。
接合部6Dは、図14および図16に示すように、y方向において導電部5よりも第6面36側に配置されている。接合部6Dは、x方向において接合部6Cよりも第4面34側に配置されている。図示された例においては、接合部6Dは、y方向視において配線部50S~50Uおよび配線部50fと重なり、第2基部56から離間している。接合部6Dの形状は特に限定されない。
<リード1>
複数のリード1は、金属を含んで構成されており、たとえば基板3よりも放熱特性に優れている。リード1を構成する金属は特に限定されず、たとえば銅(Cu)、アルミニウム、鉄(Fe)、無酸素銅、またはこれらの合金(たとえば、Cu-Sn合金、Cu-Zr合金、Cu-Fe合金等)である。また、複数のリード1には、ニッケル(Ni)めっきが施されていてもよい。複数のリード1は、たとえば、金型を金属板に押し付けるプレス加工により形成されていてもよいし、金属板をエッチングでパターニングすることにより形成されていても良いし、これに限られない。リード1の厚さは特に限定されず、たとえば0.4mm~0.8mm程度である。
複数のリード1は、図10~図16に示すように、複数のリード1A~1Gを含む。複数のリード1A~1Gは、半導体チップ4A~4Fへの導通経路を構成している。
リード1Aは、基板3上に配置されており、本実施形態においては、第1面31上に配置されている。リード1Aは、本開示の第1リードの一例である。また、リード1Aは、接合材81を介して接合部6Aに接合されている。接合材81は、熱伝導率がより高いものが好ましく、たとえば、銀ペースト、銅ペーストやはんだ等が用いられる。ただし、接合材81は、エポキシ系樹脂やシリコーン系樹脂等の絶縁性材料であってもよい。また、基板3に接合部6Aが形成されていない場合、リード1Aは、基板3に接合されていてもよい。
リード1Aの構成は特に限定されず、本実施形態においては、リード1Aは、第1部11A、第2部12A、第3部13Aおよび第4部14Aに区分けして説明する。
第1部11Aは、図16に示すように、接合材81によって接合部6Aに接合されている。
第3部13Aおよび第4部14Aは、封止樹脂7によって覆われている。第3部13Aは、第1部11Aと第4部14Aとに繋がっている。図示された例においては、第3部13Aは、第1部11Aのうち第4面124Aに隣接する部分に繋がっている。また、z方向視において第3部13Aは、第6面36から離間している。図15に示す第3部13Bおよび第4部14Bと同様に、第4部14Aは、z方向において第1部11Aよりも主面111Aが向く側にずれて位置している。第4部14Aの端部が、樹脂7の第6面76と面一である。
第2部12Aは、第4部14Aの端部に繋がり、リード1Aのうち封止樹脂7から突出する部分である。第2部12Aは、y方向において第1部11Aとは反対側に突出している。第2部12Aは、たとえば半導体装置B1を外部の回路に電気的に接続するために用いられる。図示された例においては、第2部12Aは、z方向において主面111Aが向く側に折り曲げられている。本実施形態においては、リード1Aは、2つの第2部12Aを有する。2つの第2部12Aは、x方向に互いに離間して配置されている。
リード1Bは、基板3上に配置されており、本実施形態においては、第1面31上に配置されている。リード1Bは、本開示の第1リードの一例である。また、リード1Bは、上述の接合材81を介して接合部6Bに接合されている。また、基板3に接合部6Bが形成されていない場合、リード1Bは、基板3に接合されていてもよい。
リード1Bの構成は特に限定されず、本実施形態においては、図14~図16に示すように、リード1Bは、第1部11B、第2部12B、第3部13Bおよび第4部14Bに区分けして説明する。
第1部11Bは、接合材81によって接合部6Bに接合されている。
第3部13Bおよび第4部14Bは、封止樹脂7によって覆われている。第3部13Bは、第1部11Bと第4部14Bとに繋がっている。図示された例においては、第3部13Bは、第1部11Bのうち第4面124Bに隣接する部分に繋がっている。また、z方向視において第3部13Bは、第6面36と重なっている。第4部14Bは、z方向において第1部11Bよりも主面111Bが向く側にずれて位置している。第4部14Bの端部が、樹脂7の第6面76と面一である。
第2部12Bは、第4部14Bに繋がり、リード1Bのうち封止樹脂7から突出する部分である。第2部12Bは、y方向において第1部11Bとは反対側に突出している。第2部12Bは、たとえば半導体装置B1を外部の回路に電気的に接続するために用いられる。図示された例においては、第2部12Bは、z方向において主面111Bが向く側に折り曲げられている。
リード1Cは、基板3上に配置されており、本実施形態においては、第1面31上に配置されている。リード1Cは、本開示の第1リードの一例である。また、リード1Cは、上述の接合材81を介して接合部6Cに接合されている。また、基板3に接合部6Cが形成されていない場合、リード1Cは、基板3に接合されていてもよい。
リード1Cの構成は特に限定されず、本実施形態においては、図14および図16に示すように、リード1Cは、第1部11C、第2部12C、第3部13Cおよび第4部14Cに区分けして説明する。
第1部11Cは、接合材81によって接合部6Cに接合されている。
第3部13Cおよび第4部14Cは、封止樹脂7によって覆われている。第3部13Cは、第1部11Cと第4部14Cとに繋がっている。図示された例においては、第3部13Cは、第1部11Cのうち第4面124Cに隣接する部分に繋がっている。リード1Bにおける第4部14Bと同様に、第4部14Cは、z方向において第1部11Cよりも主面111Cが向く側にずれて位置している。第4部14Cの端部が、樹脂7の第6面76と面一である。
第2部12Cは、第4部14Cの端部に繋がり、リード1Cのうち封止樹脂7から突出する部分である。第2部12Cは、y方向において第1部11Cとは反対側に突出している。第2部12Cは、たとえば半導体装置B1を外部の回路に電気的に接続するために用いられる。図示された例においては、第2部12Cは、z方向において主面111Cが向く側に折り曲げられている。
リード1Dは、基板3上に配置されており、本実施形態においては、第1面31上に配置されている。リード1Dは、本開示の第1リードの一例である。また、リード1Dは、上述の接合材81を介して接合部6Dに接合されている。また、基板3に接合部6Dが形成されていない場合、リード1Dは、基板3に接合されていてもよい。
リード1Dの構成は特に限定されず、本実施形態においては、図4および図11に示すように、リード1Dは、第1部11D、第2部12D、第3部13Dおよび第4部14Dに区分けして説明する。
第1部11Dは、接合材81によって接合部6Dに接合されている。
第3部13Dおよび第4部14Dは、封止樹脂7によって覆われている。第3部13Dは、第1部11Dと第4部14Dとに繋がっている。図示された例においては、第3部13Dは、第1部11Dのうち第4面124Dに隣接する部分に繋がっている。リード1Bにおける第4部14Bと同様に、第4部14Dは、z方向において第1部11Dよりも主面111Dが向く側にずれて位置している。第4部14Dの端部が、樹脂7の第6面76と面一である。
第2部12Dは、第4部14Dの端部に繋がり、リード1Dのうち封止樹脂7から突出する部分である。第2部12Dは、y方向において第1部11Dとは反対側に突出している。第2部12Dは、たとえば半導体装置B1を外部の回路に電気的に接続するために用いられる。図示された例においては、第2部12Dは、z方向において主面111Dが向く側に折り曲げられている。
リード1Eは、z方向視において基板3から離間している。本実施形態においては、リード1Eは、y方向において基板3よりも第6面36が向く側に配置されている。
リード1Eの構成は特に限定されず、本実施形態においては、図4に示すように、リード1Eは、第2部12Eおよび第4部14Eに区分けして説明する。
第4部14Eは、封止樹脂7によって覆われている。リード1Dにおける第4部14Dと同様に、第4部14Eは、z方向において第1部11Dよりも主面111Dが向く側にずれて位置している。第4部14Eは、y方向視において第1部11Cおよび第1部11Dと重なっている。第4部14Eの端部が、樹脂7の第6面76と面一である。
第2部12Eは、第4部14Eの端部に繋がり、リード1Eのうち封止樹脂7から突出する部分である。第2部12Eは、y方向において第4部14Eとは反対側に突出している。第2部12Eは、たとえば半導体装置B1を外部の回路に電気的に接続するために用いられる。図示された例においては、第2部12Eは、z方向において第1面31が向く側に折り曲げられている。
リード1Fは、z方向視において基板3から離間している。本実施形態においては、リード1Fは、y方向において基板3よりも第6面36が向く側に配置されている。また、リード1Fは、x方向においてリード1Eよりも第4部14Dとは反対側に配置されている。
リード1Fの構成は特に限定されず、本実施形態においては、図4に示すように、リード1Fは、第2部12Fおよび第4部14Fに区分けして説明する。
第4部14Fは、封止樹脂7によって覆われている。リード1Dにおける第4部14Dと同様に、第4部14Fは、z方向において第1部11Dよりも主面111Dが向く側にずれて位置している。第4部14Fは、y方向視において第1部11Dと重なっている。第4部14Fの端部が、樹脂7の第6面76と面一である。
第2部12Fは、第4部14Fの端部に繋がり、リード1Fのうち封止樹脂7から突出する部分である。第2部12Fは、y方向において第4部14Fとは反対側に突出している。第2部12Fは、たとえば半導体装置B1を外部の回路に電気的に接続するために用いられる。図示された例においては、第2部12Fは、z方向において第1面31が向く側に折り曲げられている。
リード1Gは、z方向視において基板3から離間している。本実施形態においては、リード1Gは、x方向において基板3よりも第4面34が向く側に配置されている。また、リード1Gは、x方向においてリード1Fよりも第4部14Eとは反対側に配置されている。
リード1Gの構成は特に限定されず、本実施形態においては、図4に示すように、リード1Gは、第2部12Gおよび第4部14Gに区分けして説明する。
第4部14Gは、封止樹脂7によって覆われている。リード1Dにおける第4部14Dと同様に、第4部14Gは、z方向において第1部11Dよりも主面111Dが向く側にずれて位置している。第4部14Gは、y方向視において第4部14Fと重なっている。また、第4部14Gは、x方向視において第1部11Dと重なっている。第4部14Gの端部が、樹脂7の第6面76と面一である。
第2部12Gは、第4部14Gに繋がり、リード1Gのうち封止樹脂7から突出する部分である。第2部12Gは、y方向において第4部14Gとは反対側に突出している。第2部12Gは、たとえば半導体装置B1を外部の回路に電気的に接続するために用いられる。図示された例においては、第2部12Gは、z方向において第1面31が向く側に折り曲げられている。
図14に示すように、2つの第2部12Aは、x方向視において間隔G11を隔てて配置されている。第2部12A~12Eは、x方向において間隔G12を隔てて配置されている。
<リード2>
複数のリード2は、金属を含んで構成されており、たとえば基板3よりも放熱特性に優れている。リード2を構成する金属は特に限定されず、たとえば銅(Cu)、アルミニウム、鉄(Fe)、無酸素銅、またはこれらの合金(たとえば、Cu-Sn合金、Cu-Zr合金、Cu-Fe合金等)である。また、複数のリード2には、ニッケル(Ni)めっきが施されていてもよい。複数のリード2は、たとえば、金型を金属板に押し付けるプレス加工により形成されていてもよいし、金属板をエッチングでパターニングすることにより形成されていても良いし、これに限られない。リード2の厚さは特に限定されず、たとえば0.4mm~0.8mm程度である。複数のリード2は、z方向視において基板3の第2領域30Bと重なるように配置されている。
本実施形態においては、複数のリード2は、図10~図15に示すように、複数のリード2A~2Uを含む。複数のリード2A~2H,2S~2Uは、制御チップ4G,4Hへの導通経路を構成している。複数のリード2I~2Rは、1次側回路チップ4Jへの導通経路を構成している。
リード2Aは、複数のリード1と離間している。リード2Aは、導電部5上に配置されている。リード2Aは、導電部5と電気的に接続されている。リード2Aは、本開示の第2リードの一例である。また、リード2Aは、導電性接合材82を介して導電部5の配線部50Aに接合されている。導電性接合材82は、リード2Aを配線部50Aに接合し且つ電気的に接続しうるものであればよい。導電性接合材82は、たとえば、銀ペースト、銅ペーストやはんだ等が用いられる。導電性接合材82は、本開示の第1導電性接合材に相当する。
リード2Bは、複数のリード1と離間している。リード2Bは、導電部5上に配置されている。リード2Bは、導電部5と電気的に接続されている。リード2Bは、本開示の第2リードの一例である。また、リード2Bは、導電性接合材82を介して導電部5の配線部50Bに接合されている。
リード2Cは、複数のリード1と離間している。リード2Cは、導電部5上に配置されている。リード2Cは、導電部5と電気的に接続されている。リード2Cは、本開示の第2リードの一例である。また、リード2Cは、導電性接合材82を介して導電部5の配線部50Cに接合されている。
リード2Dは、複数のリード1と離間している。リード2Dは、導電部5上に配置されている。リード2Dは、導電部5と電気的に接続されている。リード2Dは、本開示の第2リードの一例である。また、リード2Dは、導電性接合材82を介して導電部5の配線部50Dに接合されている。
リード2Eは、複数のリード1と離間している。リード2Eは、導電部5上に配置されている。リード2Eは、導電部5と電気的に接続されている。リード2Eは、本開示の第2リードの一例である。また、リード2Eは、導電性接合材82を介して導電部5の配線部50Eに接合されている。
リード2Fは、複数のリード1と離間している。リード2Fは、導電部5上に配置されている。リード2Fは、導電部5と電気的に接続されている。リード2Fは、本開示の第2リードの一例である。また、リード2Fは、導電性接合材82を介して導電部5の配線部50Fに接合されている。
リード2Gは、複数のリード1と離間している。リード2Gは、導電部5上に配置されている。リード2Gは、導電部5と電気的に接続されている。リード2Gは、本開示の第2リードの一例である。また、リード2Gは、導電性接合材82を介して導電部5の配線部50Gに接合されている。
リード2Hは、複数のリード1と離間している。リード2Hは、導電部5上に配置されている。リード2Hは、導電部5と電気的に接続されている。リード2Hは、本開示の第2リードの一例である。また、リード2Hは、導電性接合材82を介して導電部5の配線部50Hに接合されている。
リード2Iは、複数のリード1と離間している。リード2Iは、導電部5上に配置されている。リード2Iは、導電部5と電気的に接続されている。リード2Iは、本開示の第2リードの一例である。また、リード2Iは、上述の導電性接合材82を介して導電部5の配線部50Iに接合されている。
リード2Jは、複数のリード1と離間している。リード2Jは、導電部5上に配置されている。リード2Jは、導電部5と電気的に接続されている。リード2Jは、本開示の第2リードの一例である。また、リード2Jは、上述の導電性接合材82を介して導電部5の配線部50Jに接合されている。
リード2Kは、複数のリード1と離間している。リード2Kは、導電部5上に配置されている。リード2Kは、導電部5と電気的に接続されている。リード2Kは、本開示の第2リードの一例である。また、リード2Kは、上述の導電性接合材82を介して導電部5の配線部50Kに接合されている。
リード2Lは、複数のリード1と離間している。リード2Lは、導電部5上に配置されている。リード2Lは、導電部5と電気的に接続されている。リード2Lは、本開示の第2リードの一例である。また、リード2Lは、上述の導電性接合材82を介して導電部5の配線部50Lに接合されている。
リード2Mは、複数のリード1と離間している。リード2Mは、導電部5上に配置されている。リード2Mは、導電部5と電気的に接続されている。リード2Mは、本開示の第2リードの一例である。また、リード2Mは、上述の導電性接合材82を介して導電部5の配線部50Mに接合されている。
リード2Nは、複数のリード1と離間している。リード2Nは、導電部5上に配置されている。リード2Nは、導電部5と電気的に接続されている。リード2Nは、本開示の第2リードの一例である。また、リード2Nは、上述の導電性接合材82を介して導電部5の配線部50Nに接合されている。
リード2Oは、複数のリード1と離間している。リード2Oは、導電部5上に配置されている。リード2Oは、導電部5と電気的に接続されている。リード2Oは、本開示の第2リードの一例である。また、リード2Oは、上述の導電性接合材82を介して導電部5の配線部50Oに接合されている。
リード2Pは、複数のリード1と離間している。リード2Pは、導電部5上に配置されている。リード2Pは、導電部5と電気的に接続されている。リード2Pは、本開示の第2リードの一例である。また、リード2Pは、上述の導電性接合材82を介して導電部5の配線部50Pに接合されている。
リード2Qは、複数のリード1と離間している。リード2Qは、導電部5上に配置されている。リード2Qは、導電部5と電気的に接続されている。リード2Qは、本開示の第2リードの一例である。また、リード2Qは、上述の導電性接合材82を介して導電部5の配線部50Qに接合されている。
リード2Rは、複数のリード1と離間している。リード2Rは、導電部5上に配置されている。リード2Rは、導電部5と電気的に接続されている。リード2Rは、本開示の第2リードの一例である。また、リード2Rは、上述の導電性接合材82を介して導電部5の配線部50Rに接合されている。
リード2Sは、複数のリード1と離間している。リード2Sは、導電部5上に配置されている。リード2Sは、導電部5と電気的に接続されている。リード2Sは、本開示の第2リードの一例である。また、リード2Sは、導電性接合材82を介して導電部5の配線部50Sに接合されている。
リード2Tは、複数のリード1と離間している。リード2Tは、導電部5上に配置されている。リード2Tは、導電部5と電気的に接続されている。リード2Tは、本開示の第2リードの一例である。また、リード2Tは、導電性接合材82を介して導電部5の配線部50Tに接合されている。
リード2Uは、複数のリード1と離間している。リード2Uは、導電部5上に配置されている。リード2Uは、導電部5と電気的に接続されている。リード2Uは、本開示の第2リードの一例である。また、リード2Uは、導電性接合材82を介して導電部5の配線部50Uに接合されている。
図11に示すように、本実施形態においては、第2部12A~12Gの第6面76からのy方向における突出寸法y12は、略同じである。第2部22A~22Hおよび第2部22S~22Uの第5面75からの突出寸法y22は、略同じである。第2部22I~22Rの第5面75からの突出寸法y21は、略同じである。突出寸法y21は、突出寸法y22よりも大きい。
<半導体チップ4A~4F>
半導体チップ4A~4Fは、複数のリード1上に配置されており、本開示の半導体チップの一例である。半導体チップ4A~4Fの種類や機能は特に限定されず、本実施形態においては、半導体チップ4A~4Fがトランジスタである場合を例に説明する。また、図示された例においては、6つの半導体チップ4A~4Fを備えているがこれは一例であり、半導体チップの個数は、何ら限定されない。半導体チップ4A~4Fは、本開示の2次側電力回路を構成する。本実施形態においては、半導体チップ4A~4Fは、IGBTからなるトランジスタである。
本実施形態においては、図14~図16に示すように、3つの半導体チップ4A,4B,4Cが、リード1Aの第1部11A上に配置されている。3つの半導体チップ4A,4B,4Cは、x方向において互いに離間し、且つx方向視において互いに重なっている。なお、リード1Aに搭載される半導体チップの個数は、なんら限定されない。図示された例においては、z方向視において、半導体チップ4A,4B,4Cのゲート電極GPが、y方向において半導体チップ4A,4B,4Cの中心よりも複数のリード2側に位置する姿勢で搭載されている。また、図示された例においては、半導体チップ4A,4B,4Cのコレクタ電極CPが、導電性接合材83によって第1部11Aに接合されている。
導電性接合材83は、半導体チップ4A,4B,4Cのコレクタ電極CPを第1部11Aに接合し且つ電気的に接続しうるものであればよい。導電性接合材83は、たとえば、銀ペースト、銅ペーストやはんだ等が用いられる。導電性接合材83は、本開示の第2導電性接合材に相当する。
本実施形態においては、図14~図16に示すように、半導体チップ4Dが、リード1Bの第1部11B上に配置されている。なお、リード1Bに搭載される半導体チップの個数は、なんら限定されない。図示された例においては、z方向視において、半導体チップ4Dのゲート電極GPが、y方向において半導体チップ4Dの中心よりも複数のリード2側に位置する姿勢で搭載されている。また、図示された例においては、半導体チップ4Dのコレクタ電極CPが、上述した導電性接合材83によって第1部11Bに接合されている。
本実施形態においては、図14~図16に示すように、半導体チップ4Eが、リード1Cの第1部11C上に配置されている。なお、リード1Cに搭載される半導体チップの個数は、なんら限定されない。図示された例においては、z方向視において、半導体チップ4Eのゲート電極GPが、y方向において半導体チップ4Eの中心よりも複数のリード2側に位置する姿勢で搭載されている。また、図示された例においては、半導体チップ4Eのコレクタ電極CPが、上述した導電性接合材83によって第1部11Cに接合されている。
本実施形態においては、図14~図16に示すように、半導体チップ4Fが、リード1Dの第1部11D上に配置されている。なお、リード1Dに搭載される半導体チップの個数は、なんら限定されない。図示された例においては、z方向視において、半導体チップ4Fのゲート電極GPが、y方向において半導体チップ4Fの中心よりも複数のリード2側に位置する姿勢で搭載されている。また、図示された例においては、半導体チップ4Fのコレクタ電極CPが、上述した導電性接合材83によって第1部11Dに接合されている。図14に示すように、図示された例においては、半導体チップ4Cおよび半導体チップ4Dは、y方向視において、導電部5の接続部57と重なっている。図15に示すように、半導体チップ4Dは、z方向において第4部14Bの上面よりも基板3側に位置している。
<ダイオード41A~41F>
ダイオード41A,41B,41Cは、リード1Aの第1部11Aに搭載されている。ダイオード41Dは、リード1Bの第1部11Bに搭載されている。ダイオード41Eは、リード1Cの第1部11Cに搭載されている。ダイオード41Fは、リード1Dの第1部11Dに搭載されている。
<制御チップ4G,4H>
制御チップ4G,4Hは、半導体チップ4A~4Fのうち少なくともいずれかの駆動を制御するためのものである。図14に示すように、制御チップ4G,4Hは、導電部5と半導体チップ4A~4Fのうち少なくともいずれかとに電気的に接続されており、基板3上に配置されている。本実施形態においては、制御チップ4Gは、3つの半導体チップ4A,4B,4Cの駆動を制御する。制御チップ4Hは、3つの半導体チップ4D,4E,4Fの駆動を制御する。制御チップ4G,4Hの形状やサイズは特に限定されない。図示された例においては、制御チップ4G,4Hは、z方向視において矩形状であり、x方向を長手方向とする長矩形状である。制御チップ4G,4Hは、本開示の2次側電力回路を制御するチップである。
本実施形態においては、制御チップ4Gが、導電部5の第1基部55に搭載されている。また、制御チップ4Hが、導電部5の第2基部56上に配置されている。本実施形態においては、制御チップ4Gは、導電性接合材84によって第1基部55に接合されている。制御チップ4Hは、導電性接合材84によって第2基部56に接合されている。
導電性接合材84は、制御チップ4Gを第1基部55に接合するとともに、制御チップ4Hを第2基部56に接合し且つ電気的に接続しうるものであればよい。導電性接合材84は、たとえば、銀ペースト、銅ペーストやはんだ等が用いられる。導電性接合材84は、本開示の第3導電性部材に相当する。
<伝達回路チップ4I>
伝達回路チップ4Iは、本開示の伝達回路を備えるものである。伝達回路チップ4Iは、少なくとも2つの互いに離間するコイルが対向して配置されたトランス構造を有して電気信号を伝達する。本実施形態においては、図15に示すように、伝達回路チップ4Iは、たとえば導電性接合材84を介して第3基部58に実装されている。伝達回路チップ4Iは、x方向視において制御チップ4Hと1次側回路チップ4Jとの間に位置する。
<1次側回路チップ4J>
1次側回路チップ4Jは、伝達回路チップ4Iを介して制御チップ4Hに指令信号を送るものである。本実施形態においては、図15に示すように、1次側回路チップ4Jは、たとえば導電性接合材84を介して第3基部58に実装されている。1次側回路チップ4Jは、y方向において伝達回路チップ4Iよりも第5面35側に位置している。1次側回路チップ4Jは、本開示の1次側制御回路を含むチップの一例である。
図15に示すように、制御チップ4H、伝達回路チップ4Iおよび1次側回路チップ4Jは、第4部24Iのz方向上端よりも基板3側の低い位置に配置されている。さらに、制御チップ4H、伝達回路チップ4Iおよび1次側回路チップ4Jは、第1部21Iのz方向上端よりも基板3側の低い位置に配置されている。このような位置関係は、制御チップ4Gについても同様である。
<ダイオード49U,49V,49W>
ダイオード49U,49V,49Wは、制御チップ4Gと電気的に接続されている。本実施形態においては、ダイオード49U,49V,49Wは、たとえば、制御チップ4Gにより高い電圧を印加するための、いわゆるブートダイオードとして機能する。ダイオード49Uは、導電部5の配線部50Bに導電性接合材を介して接合されている。この導電性接合材はたとえば上述した導電性接合材84と同様の材質からなる。ダイオード49Vは、導電部5の配線部50Dに上述した導電性接合材を介して接合されている。ダイオード49Wは、導電部5の配線部50Fに上述した導電性接合材85を介して接合されている。
<第1ワイヤ91A~91F>
第1ワイヤ91A~91Fは、半導体チップ4A~4Fのいずれかと、複数のリード1のいずれかとに接続されている。第1ワイヤ91A~91Fの材質は特に限定されず、たとえば、アルミニウム(Al)や銅(Cu)からなる。また、第1ワイヤ91A~91Fの線径は特に限定されず、たとえば250~500μm程度である。第1ワイヤ91A~91Fは、本開示の第1導電部材に相当する。なお、第1ワイヤ91A~91Fに代えて、たとえばCuからなるリードを用いてもよい。
半導体チップ4Aのコレクタ電極CPとダイオード41Aのカソード電極とは、第1部11Aおよび導電性接合材83を介して互いに接続されている。半導体チップ4Bのコレクタ電極CPとダイオード41Bのカソード電極とは、第1部11Aおよび導電性接合材83を介して互いに接続されている。半導体チップ4Cのコレクタ電極CPとダイオード41Cのカソード電極とは、第1部11Aおよび導電性接合材83を介して互いに接続されている。
<第2ワイヤ92>
複数の第2ワイヤ92は、図14に示すように、制御チップ4G,4Hのいずれかに接続されている。第2ワイヤ92の材質は特に限定されず、たとえば金(Au)からなる。第2ワイヤ92の線径は特に限定されず、本実施形態においては、第1ワイヤ91A~91Fの線径よりも細い。第2ワイヤ92の線径は、たとえば10μm~50μm程度である。第2ワイヤ92は、本開示の第2導電部材に相当する。以降においては、制御チップ4Gに接続された第2ワイヤ92を第2ワイヤ92Gとし、制御チップ4Hに接続された第2ワイヤ92を第2ワイヤ92Hとする。
<第3ワイヤ93>
複数の第3ワイヤ93は、図14に示すように、制御チップ4G,4Hのいずれかに接続されている。第3ワイヤ93の材質は特に限定されず、たとえば第2ワイヤ92と同様の材質からなる。
<第4ワイヤ94>
複数の第4ワイヤ94は、図14に示すように、伝達回路チップ4Iと1次側回路チップ4Jとに接続されている。第4ワイヤ94の材質は特に限定されず、たとえば第2ワイヤ92と同様の材質からなる。
<第5ワイヤ95>
複数の第5ワイヤ95は、図14に示すように、1次側回路チップ4Jと導電部5とに接続されている。第5ワイヤ95の材質は特に限定されず、たとえば第2ワイヤ92と同様の材質からなる。
<第6ワイヤ96>
複数の第6ワイヤ96は、図14に示すように、制御チップ4Gと導電部5とに接続されている。第6ワイヤ96の材質は特に限定されず、たとえば第2ワイヤ92と同様の材質からなる。
<第7ワイヤ97>
複数の第7ワイヤ97は、図14に示すように、制御チップ4Hと導電部5とに接続されている。第7ワイヤ97の材質は特に限定されず、たとえば第2ワイヤ92と同様の材質からなる。
<樹脂7>
樹脂7は、半導体チップ4A~4F、制御チップ4G,4H、伝達回路チップ4Iおよび1次側回路チップ4Jと、複数のリード1の一部ずつおよび複数のリード2の一部ずつと、を少なくとも覆っている。また、本実施形態においては、樹脂7は、ダイオード41A~41F、ダイオード49U,49V,49W、複数の第1ワイヤ91A~91F、複数の第2ワイヤ92、複数の第3ワイヤ93、複数の第4ワイヤ94、複数の第5ワイヤ95、複数の第6ワイヤ96および複数の第7ワイヤ97を覆っている。樹脂7の材質は特に限定されない。樹脂7の材質は特に限定されず、たとえばエポキシ樹脂、シリコーンゲル等の絶縁材料が適宜用いられる。
本実施形態においては、樹脂7は、第1面71、第2面72、第3面73、第4面74、第5面75、第6面76、凹部731、凹部732、凹部733および孔741および孔742を有する。
第1面71は、z方向と交差する面であり、図示された例においては、z方向に対して直角な平面である。第1面71は、基板3の第1面31と同じ側を向いている。第2面72は、z方向と交差する面であり、図示された例においては、z方向に対して直角な平面である。第2面72は、第1面71とは反対側を向いており、基板3の第2面32と同じ側を向いている。
第3面73は、z方向において第1面71と第2面72との間に位置しており、図示された例においては、第1面71および第2面72に繋がっている。第3面73は、x方向と交差する面であり、基板3の第3面33と同じ側を向いている。第4面74は、z方向において第1面71と第2面72との間に位置しており、図示された例においては、第1面71および第2面72に繋がっている。第4面74は、x方向と交差する面であり、第3面73とは反対側を向いており、基板3の第4面34と同じ側を向いている。
第5面75は、z方向において第1面71と第2面72との間に位置しており、図示された例においては、第1面71および第2面72に繋がっている。第5面75は、y方向と交差する面であり、基板3の第5面35と同じ側を向いている。第6面76は、z方向において第1面71と第2面72との間に位置しており、図示された例においては、第1面71および第2面72に繋がっている。第6面76は、x方向と交差する面であり、第5面75とは反対側を向いており、第6面36と同じ側を向いている。
孔741は、樹脂7をz方向に貫通している。孔741の形状は特に限定されず、図示された例においては、x方向視において円形状である。孔741は、z方向視において基板3の第3面33と第3面73との間に位置している。
孔742は、樹脂7をz方向に貫通している。孔741の形状は特に限定されず、図示された例においては、x方向視において円形状である。孔742は、z方向視において基板3の第4面34と第4面74との間に位置している。
図11および図14に示すように、凹部731、凹部732および凹部733は、第5面75からy方向に凹んだ部位である。凹部731は、y方向視においてリード2Bの第2部22Bとリード2Cの第2部22Cとの間に位置している。凹部732は、y方向視においてリード2Dの第2部22Dとリード2DEの第2部22Eとの間に位置している。凹部733は、y方向視においてリード2Fの第2部22Fとリード2Gの第2部22Gとの間に位置している。
<半導体装置B1の回路構成>
次に、半導体装置B1の回路構成について説明する。
図17は、半導体装置B1のスイッチングアーム40Uを駆動させる制御回路600Yの一例である。半導体装置B1は、スイッチングアーム40V,40Wについても制御回路600Yと同様の制御回路を有する。なお、半導体装置B1の制御回路600Yは、図17に示す構造に限られず、種々の変更が可能である。
U端子(リード1B)、V端子(リード1C)およびW端子(リード1D)に印加される電圧レベルは、たとえば0V~650V程度である。一方、NU端子(リード1E)、NV端子(リード1F)およびNW端子(リード1G)に印加される電圧レベルは、たとえば、0V程度であり、端子(リード1B)、V端子(リード1C)およびW端子(リード1D)に印加される電圧レベルよりも低い。半導体チップ4A~4Cは、3相のインバータ回路の高電位側のトランジスタを構成し、半導体チップ4D~4Fは、3相のインバータ回路の低電位側のトランジスタを構成している。
図17に示すように、制御回路600Yは、1次側回路660、2次側回路670およびトランス690を有している。制御回路600Yは、トランス690によって1次側回路660と2次側回路670との絶縁、1次側回路660から2次側回路670への信号の伝達および2次側回路670から1次側回路660への信号の伝達を行う。
本実施形態においては、1次側回路660は、1次側回路チップ4Jに含まれる。2次側回路670は、制御チップ4Hおよび制御チップ4Gに少なくともその一部が含まれる。トランス690は、伝達回路チップ4Iに含まれる。
1次側回路660は、低電圧誤動作防止回路661、発振(OSC)回路662、HINU端子(リード2I)に接続された信号伝達回路660U、LINU端子(リード2L)に接続された信号伝達回路660L、FO端子(リード2P)に接続された異常保護回路660Fを含む。
信号伝達回路660Uは、半導体チップ4Aのゲート電極GPにゲート信号電圧を供給するための回路であり、HINU端子からトランス690に向けて順に、抵抗663U、シュミットトリガ664U、パルスジェネレータ665Uおよび出力バッファ667UA,667UBを有する。抵抗663Uは、HINU端子を接地端にプルダウンする。シュミットトリガ664Uは、HINU端子に入力される上側入力信号HINUをレベルシフタに伝達する。シュミットトリガ664Uの出力端子は、パルスジェネレータ665Uに接続されている。パルスジェネレータ665Uの第1出力端子は、出力バッファ667UAに接続され、パルスジェネレータ665Uの第2出力端子は、出力バッファ667UBに接続されている。
信号伝達回路660Lは、半導体チップ4Dのゲートにゲート信号電圧を供給するための回路であり、LINU端子からトランス690に向けて順に、抵抗663L、シュミットトリガ664L、パルスジェネレータ665Lおよび出力バッファ667LA,667LBを有する。抵抗663Lは、LINU端子を接地端にプルダウンする。シュミットトリガ664Lは、LINU端子に入力される下側入力信号LINUをレベルシフタに伝達する。シュミットトリガ664Lの出力端子は、パルスジェネレータ665Lに接続されている。パルスジェネレータ665Lの第1出力端子は、出力バッファ667LAに接続され、パルスジェネレータ665Lの第2出力端子は、出力バッファ667LBに接続されている。
異常保護回路660Fは、半導体装置B1に異常が発生した場合に半導体装置B1の異常に関する情報を半導体装置B1の外部に出力する回路であり、RSフリップフロップ回路666、入力バッファ667FA,667FB、ドライバ668およびトランジスタ669を含む。
入力バッファ667FAの出力端子は、RSフリップフロップ回路666のS端子に接続され、入力バッファ667FBの出力端子は、RSフリップフロップ回路666のR端子に接続されている。RSフリップフロップ回路666のQ端子は、ドライバ668に接続されている。ドライバ668の出力端子は、トランジスタ669のゲートに接続されている。トランジスタ669のソースは接地され、トランジスタ669のドレインはFO端子に接続されている。
低電圧誤動作防止回路661は、1次側回路660の電源電圧VCCを監視する回路である。低電圧誤動作防止回路661は、RSフリップフロップ回路666のセット端子(S端子)に接続されている。低電圧誤動作防止回路661は、1次側回路660の電源電圧VCCが所定の閾値電圧を下回ったときに、誤動作防止信号を正常時の論理レベル(たとえばローレベル)から異常時の論理レベル(たとえばハイレベル)に切り替える。発振回路662は、パルスジェネレータ665U,665L、RSフリップフロップ回路666およびドライバ668にそれぞれクロック信号を出力する。
2次側回路670は、発振回路671、信号伝達回路670U、信号伝達回路670L、異常保護回路670Fを含む。信号伝達回路670Uは、1次側回路660の信号伝達回路660Uのゲート信号電圧を半導体チップ4Aのゲートに供給するための回路である。信号伝達回路670Uは、トランス690から半導体チップ4Aに向けて順に、入力バッファ672UA,672UB、RSフリップフロップ回路673U、パルスジェネレータ674U、レベルシフタ回路675U、RSフリップフロップ回路676およびドライバ677Uを有する。また信号伝達回路670Uには、ダイオード49Uと、ダイオード49Uの電流を制御する電流制御部49Xとが設けられている。電流制御部49Xの一例は、電流制限抵抗である。
入力バッファ672UAの出力端子は、RSフリップフロップ回路673UのS端子に接続され、入力バッファ672UBの出力端子は、RSフリップフロップ回路673UのR端子に接続されている。RSフリップフロップ回路673UのQ端子およびQB端子は、パルスジェネレータ674Uに接続されている。パルスジェネレータ674Uは、レベルシフタ回路675Uに接続されている。レベルシフタ回路675Uは、RSフリップフロップ回路673UのQ端子からの信号がRSフリップフロップ回路673UのS端子に入力され、RSフリップフロップ回路673UのQB端子からの信号がRSフリップフロップ回路673UのR端子に入力されるように構成されている。RSフリップフロップ回路676UのQ端子は、ドライバ677Uに接続されている。ドライバ677Uの出力端子は、半導体チップ4Aのゲートに接続されている。またRSフリップフロップ回路676UのR端子には、低電圧誤動作防止回路678が接続されている。なお、パルスジェネレータ674Uは、オン信号およびオフ信号等のパルス信号を生成する。レベルシフタ回路675Uは、高電位ブロックと低電位ブロックとの間において、低電位ブロックから高電位ブロックに、信号レベルをシフトして伝達する回路である。ドライバ677Uは、RSフリップフロップ回路676Uの出力信号に応じた信号である上側出力信号HOUを生成して、半導体チップ4Aのゲートに上側出力信号HOUを出力する。
信号伝達回路670Lは、1次側回路660の信号伝達回路660Lのゲート信号電圧を半導体チップ4Dのゲートに供給するための回路である。信号伝達回路670Lは、トランス690から半導体チップ4Dに向けて順に、入力バッファ672LA,672LB、RSフリップフロップ回路673Lおよびドライバ677Lを有する。
入力バッファ672LAの出力端子は、RSフリップフロップ回路673LのS端子に接続され、入力バッファ672LBの出力端子は、RSフリップフロップ回路673LのR端子に接続されている。RSフリップフロップ回路673LのQ端子およびQB端子は、ドライバ677Lに接続されている。ドライバ677Lは、半導体チップ4Dのゲートに接続されている。
異常保護回路670Fは、半導体装置B1に異常が発生した場合に半導体装置B1の異常に関する情報を1次側回路660に出力する回路である。異常保護回路670Fは、出力バッファ672FA,672FB、異常信号生成回路679、温度保護回路680、低電圧誤動作防止回路681および電流制限回路682を有する。異常保護回路670Fには、2次側回路670のVCC端子(リード2Q)およびCIN端子(リード2S、検出端子CIN)が接続されている。
異常信号生成回路679には、温度保護回路680、低電圧誤動作防止回路681および電流制限回路682が接続されている。異常信号生成回路679の第1出力端子は、出力バッファ671FAに接続され、第2出力端子は、出力バッファ671FBに接続されている。出力バッファ671FBには、RSフリップフロップ回路673U,673LのR端子が接続されている。
発振回路671は、RSフリップフロップ回路673U,673Lおよび異常信号生成回路679にそれぞれクロック信号を出力する。トランス690は、トランス691~696を有する。トランス691~696はそれぞれ、1次側コイルおよび2次側コイルを有する。
トランス691の1次側コイルの第1端子は、出力バッファ667UAの出力端子に接続され、トランス691の1次側コイルの第2端子は、接地されている。トランス691の2次側コイルの第1端子は、入力バッファ672UAに接続され、トランス691の2次側コイルの第2端子は、接地されている。
トランス692の1次側コイルの第1端子は、出力バッファ667UBの出力端子に接続され、トランス692の1次側コイルの第2端子は、接地されている。トランス692の2次側コイルの第1端子は、入力バッファ672UBに接続され、トランス692の2次側コイルの第2端子は、接地されている。
トランス693の1次側コイルの第1端子は、出力バッファ667LAの出力端子に接続され、トランス693の1次側コイルの第2端子は、接地されている。トランス693の2次側コイルの第1端子は、入力バッファ672LAに接続され、トランス693の2次側コイルの第2端子は、接地されている。
トランス694の1次側コイルの第1端子は、出力バッファ667LBの出力端子に接続され、トランス694の1次側コイルの第2端子は、接地されている。トランス694の2次側コイルの第1端子は、入力バッファ672LBに接続され、トランス694の2次側コイルの第2端子は、接地されている。
トランス695の1次側コイルの第1端子は、入力バッファ667FAに接続され、トランス695の1次側コイルの第2端子は、接地されている。トランス695の2次側コイルの第1端子は、出力バッファ672FAの出力端子に接続され、トランス695の2次側コイルの第2端子は、接地されている。
トランス696の1次側コイルの第1端子は、入力バッファ667FBに接続され、トランス696の1次側コイルの第2端子は、接地されている。トランス696の2次側コイルの第1端子は、出力バッファ672FBの出力端子に接続され、トランス696の2次側コイルの第2端子は、接地されている。
本実施形態においては、リード2Aは、VSU端子と称される場合がある。リード2Bは、VBU端子と称される場合がある。リード2Cは、VSV端子と称される場合がある。リード2Dは、VBV端子と称される場合がある。リード2Eは、VSW端子と称される場合がある。リード2Fは、VBW端子と称される場合がある。リード2Gは、第1GND端子と称される場合がある。リード2Hは、第1VCC端子と称される場合がある。リード2Iは、HINU端子と称される場合がある。リード2Jは、HINV端子と称される場合がある。リード2Kは、HINW端子と称される場合がある。リード2Lは、LINU端子に相当する。リード2Mは、LINV端子と称される場合がある。リード2Nは、LINW端子と称される場合がある。リード2Oは、図示された例においては不使用である。リード2Pは、FO端子と称される場合がある。リード2Qは、第3VCC端子と称される場合がある。リード2Rは、第3GNDと称される場合がある。リード2Sは、CIN端子に相当する。リード2Tは、第2VCC端子と称される場合がある。リード2Uは、第2GND端子と称される場合がある。
なお、図4に示すように、半導体装置B1は、z方向視において、裏面配線K221および裏面配線K222に重なっている。また、基板3は、z方向視において、裏面配線K221および裏面配線K222に重なっている。
次に、電力変換装置A1の作用について説明する。
本実施形態によれば、半導体装置B1は、伝達回路チップ4Iを備えている。このため、半導体装置B1内において1次側制御回路と2次側電力回路との絶縁を図ることが可能である。これにより、半導体装置B1の1次側制御回路を含む制御チップ4Hと導通するリード2I,2J,2K,2L,2M,2N,2Nと、マイクロコントローラユニットP1に接続される接続端子T1とは、複数の導通経路D1によって接続されている。したがって、1次側制御回路に制御信号を送るために、信号伝達機能を果たしつつ、電気的な導通を遮断して絶縁するための、たとえばフォトカプラ素子等を基板Hに設ける必要がない。したがって、電力変換装置A1の小型化を図ることができる。
複数の導通経路D1は、各々がy方向に沿っており、x方向に配列されている。これにより、半導体装置B1と接続端子T1とのy方向寸法を縮小することが可能であり、電力変換装置A1の小型化に好ましい。
コンデンサC21は、主面配線K11gに対して直列に接続されている。主面配線K11gは、接続端子T2によってグラウンド接続されるものであり、導通経路D1を構成する裏面配線K211~K216とz方向視において交差している。このような配置は、コンデンサC22~コンデンサC26についても同様である。このような構成により、接続端子T1から1次側制御回路に送られる制御信号のノイズを除去可能であるとともに、基板Hの省スペース化を図ることができる。
2次側電力回路の出力端子であるリード1B,1C,1Dと接続端子T5とは、複数の導通経路D2によって接続されている。導通経路D2を構成する主面配線K171の寸法x171は、たとえば導通経路D1を構成する主面配線K111の寸法x111よりも大きい。これにより、導通経路D2により大きな電流を流すことが可能であり、より大出力のモータM1を駆動するのに好ましい。また、導通経路D2が、複数の貫通部K34を含むことにより、導通経路D2により大きな電流を流すことが可能である。
半導体装置B1は、トランス690(伝達回路チップ4I)を有する。このため、たとえばスイッチングアーム40U,40V,40W等の2次側のパワー回路が破壊等した場合に、1次側回路660(1次側回路チップ4J)にまで破壊が及ぶことをトランス690(伝達回路チップ4I)によって抑制することが可能である。したがって、1次側回路660(1次側回路チップ4J)や、1次側回路660(1次側回路チップ4J)に外部から接続されたマイコン等を保護することができる。
図14に示すように、y方向において制御チップ4Hを挟んで伝達回路チップ4Iが半導体チップ4A~4Fとは反対側に配置されている。また、1次側回路チップ4Jは、y方向において伝達回路チップ4Iを挟んで制御チップ4Hとは反対側に配置されている。これにより、1次側回路660(1次側回路チップ4J)に導通するリード2I~2Rを、制御チップ4H,4Gに導通する部分に対してy方向により離間させることができる。
1次側回路660(1次側回路チップ4J)に導通するリード2I~2Rを挟んで、2次側回路670に導通するリード2A~2Hとリード2S~2Uとが、x方向の両側に分かれて配置されている。これにより、x方向のいずれか一方のみにリード2A~2Hとリード2S~2Uとが偏って配置された場合よりも、リード2A~2Hとリード2S~2Uとが導通する導電部5の配線経路が複雑化することを抑制することができる。
図11に示すように、z方向視において第2部22I~22Rの第5面75からの突出寸法y21は、第2部22A~22Hおよび第2部22S~22Uの第5面75からの突出寸法y22よりも大きい。これにより、半導体装置B1を回路基板等に実装する際に、1次側回路チップ4Jに導通するリード2I~2Rと、制御チップ4Gに導通するリード2A~2Hおよび制御チップ4Hに導通するリード2S~2Uとを、絶縁することができる。
図14に示すように、y方向視において制御チップ4Gと半導体チップ4Bとが重なる。これにより、半導体チップ4Bと制御チップ4Gとに接続された第2ワイヤ92Gの長さを短縮することができ、ひいては半導体装置の高集積化を図ることができる。
図14に示すように、制御チップ4Hは、y方向視において半導体チップ4E、伝達回路チップ4Iおよび1次側回路チップ4Jと重なる。これにより、半導体チップ4E、伝達回路チップ4Iおよび1次側回路チップ4Jに相互に接続されたワイヤの長さを短縮することができ、ひいては半導体装置の高集積化を図ることができる。
図14に示すように、制御チップ4G,4Hは、x方向視において互いに重なる。これにより、半導体チップ4A~4Fの配や、複数のリード2を、x方向にそって配置しやすくなり、ひいては半導体装置の高集積化を図ることができる。
図14に示すように、y方向において制御チップ4Hからy方向において半導体チップ4D,4E側(リード1B,1C側)に延びる第2ワイヤ92Hの本数の方が、制御チップ4Hから伝達回路チップ4I側に延びる複数の第3ワイヤ93の本数よりも少ない。半導体装置B1の製造時や使用時等に温度変化が生じた場合、リード1A~1Dや基板3に熱膨張が生じる。金属からなるリード1A~1Dの熱膨張は、セラミックからなる基板3の熱膨張よりも大きい。本実施形態においては、制御チップ4Hおよび伝達回路チップ4Iは、ともに基板3上に配置されている。一方、半導体チップ4D,4Eは、リード1Bおよびリード1C上に配置されている。このため、温度変化が生じた場合の制御チップ4Hと半導体チップ4D,4Eとの位置関係の変動は、制御チップ4Hと伝達回路チップ4Iとの位置関係の変動よりも大きくなる。位置関係の変動に起因する樹脂7等からの応力を受けやすい第2ワイヤ92Hの本数を第3ワイヤ93の本数よりも少なくすることにより、第2ワイヤ92Hに生じる応力を抑制することができる。
また、第2ワイヤ92Hは、図15に示すように、リード1Bの第1部11B上に配置された半導体チップ4Dおよびリード1Cの第1部11C上に配置された半導体チップ4Eと制御チップ4Hとに接続されるものである。第3ワイヤ93は、ともに基板3上に配置された制御チップ4Hと伝達回路チップ4Iとに接続されるものである。このため、第3ワイヤ93は、第2ワイヤ92Hよりも短い。言い換えれば、第2ワイヤ92Hは、第3ワイヤ93よりも長い。このように、第2ワイヤ92Hを第3ワイヤ93よりも長くしておくことにより、上述の温度変化による位置関係の変動が生じた場合であっても、位置関係の変動による影響をより受けやすい第2ワイヤ92Hの断線等を抑制することができる。
本開示に係る電力変換装置は、上述した実施形態に限定されるものではない。本開示に係る電力変換装置の各部の具体的な構成は、種々に設計変更自在である。
〔付記1〕
1次側制御回路を構成する制御チップ、2次側電力回路を構成する半導体チップおよび前記1次側制御回路と前記2次側電力回路とを電気的に絶縁し且つ前記1次側制御回路と前記2次側電力回路との信号伝達機能を有する伝達回路、を備える半導体装置と、
前記半導体装置が搭載された第1基板と、を備え、
前記第1基板は、第1導電部を有し、
前記第1基板に設けられ且つ前記第1導電部に導通する第1接続端子を備え、
少なくとも一部が前記第1基板の前記第1導電部によって構成され且つ前記半導体装置の前記1次側制御回路と前記第1接続端子とを電気的に導通させる第1導通経路を備える、電力変換装置。
〔付記2〕
前記第1基板は、厚さ方向において互いに反対側を向く主面および裏面を有する基材を含み、
前記第1導電部は、前記主面上に配置された主面部、前記裏面上に配置された裏面部および前記基材を貫通し且つ前記主面部の一部と前記裏面部の一部とを導通させる複数の貫通部を含む、付記1に記載の電力変換装置。
〔付記3〕
前記主面部は、前記第1導通経路を構成する第1主面配線を含み、
前記裏面部は、前記第1導通経路を構成する第1裏面配線を含み、
前記複数の貫通部は、前記第1導通経路を構成する第1貫通部を含む、付記2に記載の電力変換装置。
〔付記4〕
前記第1主面配線に直列に接続され且つ前記第1導通経路を構成する第1抵抗器を備える、付記3に記載の電力変換装置。
〔付記5〕
前記主面部は、前記第1主面配線に繋がり且つグラウンド接続される第2主面配線を含む、付記4に記載の電力変換装置。
〔付記6〕
前記第2主面配線に直列に接続された第1コンデンサを備える、付記5に記載の電力変換装置。
〔付記7〕
前記第1接続端子は、前記半導体装置に対して第1方向一方側に位置しており、
前記第1主面配線は、前記第1方向に沿って延びている、付記3ないし6のいずれかに記載の電力変換装置。
〔付記8〕
前記第1裏面配線は、前記第1方向に沿って延びている、付記3ないし7のいずれかに記載の電力変換装置。
〔付記9〕
前記第1方向と直角である第2方向に配列された複数の前記第1導通経路を備える、付記3ないし8のいずれかに記載の電力変換装置。
〔付記10〕
前記第2主面配線は、複数の前記第1主面配線に繋がり且つ交差する、付記5または6に記載の電力変換装置。
〔付記11〕
前記第1基板に設けられ且つ前記第1導電部に導通する第2接続端子を備え、
少なくとも一部が前記第1基板の前記第1導電部によって構成され、且つ前記半導体装置の前記2次側電力回路と前記第2接続端子とを導通させる第2導通経路を備える、付記3ないし10のいずれかに記載の電力変換装置。
〔付記12〕
前記主面部は、前記第2導通経路を構成する第3主面配線を含み、
前記裏面部は、前記第2導通経路を構成する第2裏面配線を含み、
前記貫通部は、前記第2導通経路を構成する第2貫通部を含む、付記11に記載の電力変換装置。
〔付記13〕
前記第3主面配線の前記第2方向における幅は、前記第1主面配線の前記第2方向における幅よりも広い、付記12に記載の電力変換装置。
〔付記14〕
前記半導体装置は、
第2基板と、
前記第2基板上に形成された導電性材料からなる第2導電部と、
前記第2基板上に配置された、前記第2基板よりも放熱性の高い第1リードと、
前記第1リード上に配置された前記2次側電力回路を構成する前記半導体チップと、
前記第2導電部と前記半導体チップとに電気的に接続され、且つ平面視において前記半導体チップと前記第1リードと離間して前記第2基板上に配置された、前記半導体チップの駆動を制御する前記制御チップと、
前記第1リードと離間し、且つ前記第2導電部上に前記第2導電部と電気的に接続されて配置された第2リードと、
前記第2導電部と前記第2リードとに電気的に接続され、且つ平面視において前記半導体チップと離間して前記第2基板上に配置された、前記伝達回路を含む伝達回路チップと、
前記半導体チップ、前記制御チップおよび前記伝達回路チップと、前記第2基板の少なくとも一部と、前記第1リードの一部と、前記第2リードの一部とを覆う樹脂と、
を備える、付記1ないし13のいずれかに記載の電力変換装置。
〔付記15〕
前記伝達回路チップは、少なくとも2つの互いに離間するコイルが対向して配置されたトランス構造を有して電気信号を伝達する、付記14に記載の電力変換装置。
〔付記16〕
前記第2基板は、セラミックを含んでいる、付記14または15に記載の電力変換装置。
〔付記17〕
前記第2導電部は、銀を含んでいる、付記14ないし16のいずれかに記載の電力変換装置。

Claims (18)

  1. 1次側制御回路を構成する制御チップ、2次側電力回路を構成する半導体チップおよび前記1次側制御回路と前記2次側電力回路とを電気的に絶縁し且つ前記1次側制御回路と前記2次側電力回路との信号伝達機能を有する伝達回路、を備える半導体装置と、
    前記半導体装置が搭載された第1基板と、を備え、
    前記第1基板は、第1導電部を有し、
    前記第1基板に設けられ且つ前記第1導電部に導通するとともに、前記半導体装置に対して第1方向一方側に位置する第1接続端子を備え、
    前記第1基板は、前記半導体装置に対して前記第1方向一方側に位置し且つ前記第1方向と直角である第2方向に延びる面を有し、
    少なくとも一部が前記第1基板の前記第1導電部によって構成され且つ前記半導体装置の前記1次側制御回路と前記第1接続端子とを電気的に導通させる第1導通経路を備え
    前記半導体装置は、第2基板と、前記第2基板の少なくとも一部を覆う樹脂と、をさらに備える、電力変換装置。
  2. 前記第1基板は、厚さ方向において互いに反対側を向く主面および裏面を有する基材を含み、
    前記第1導電部は、前記主面上に配置された主面部、前記裏面上に配置された裏面部および前記基材を貫通し且つ前記主面部の一部と前記裏面部の一部とを導通させる複数の貫通部を含む、請求項1に記載の電力変換装置。
  3. 前記主面部は、前記第1導通経路を構成する第1主面配線を含み、
    前記裏面部は、前記第1導通経路を構成する第1裏面配線を含み、
    前記複数の貫通部は、前記第1導通経路を構成する第1貫通部を含む、請求項2に記載の電力変換装置。
  4. 前記第1主面配線に直列に接続され且つ前記第1導通経路を構成する第1抵抗器を備える、請求項3に記載の電力変換装置。
  5. 前記主面部は、前記第1主面配線に繋がり且つグラウンド接続される第2主面配線を含む、請求項4に記載の電力変換装置。
  6. 前記第2主面配線に直列に接続された第1コンデンサを備える、請求項5に記載の電力変換装置。
  7. 記第1主面配線は、前記第1方向に沿って延びている、請求項3ないし6のいずれかに記載の電力変換装置。
  8. 前記第1裏面配線は、前記第1方向に沿って延びている、請求項3ないし7のいずれかに記載の電力変換装置。
  9. 記第2方向に配列された複数の前記第1導通経路を備える、請求項3ないし8のいずれかに記載の電力変換装置。
  10. 前記第2主面配線は、複数の前記第1主面配線に繋がり且つ交差する、請求項5または6に記載の電力変換装置。
  11. 前記第1基板に設けられ且つ前記第1導電部に導通する第2接続端子を備え、
    少なくとも一部が前記第1基板の前記第1導電部によって構成され、且つ前記半導体装置の前記2次側電力回路と前記第2接続端子とを導通させる第2導通経路を備える、請求項3ないし10のいずれかに記載の電力変換装置。
  12. 前記主面部は、前記第2導通経路を構成する第3主面配線を含み、
    前記裏面部は、前記第2導通経路を構成する第2裏面配線を含み、
    前記貫通部は、前記第2導通経路を構成する第2貫通部を含む、請求項11に記載の電力変換装置。
  13. 前記第3主面配線の前記第2方向における幅は、前記第1主面配線の前記第2方向における幅よりも広い、請求項12に記載の電力変換装置。
  14. 前記半導体装置は、
    記第2基板上に形成された導電性材料からなる第2導電部と、
    前記第2基板上に配置された、前記第2基板よりも放熱性の高い第1リードと、
    前記第1リード上に配置された前記2次側電力回路を構成する前記半導体チップと、
    前記第2導電部と前記半導体チップとに電気的に接続され、且つ平面視において前記半導体チップと前記第1リードと離間して前記第2基板上に配置された、前記半導体チップの駆動を制御する前記制御チップと、
    前記第1リードと離間し、且つ前記第2導電部上に前記第2導電部と電気的に接続されて配置された第2リードと、
    前記第2導電部と前記第2リードとに電気的に接続され、且つ平面視において前記半導体チップと離間して前記第2基板上に配置された、前記伝達回路を含む伝達回路チップと、を備え、
    前記樹脂は、前記半導体チップ、前記制御チップおよび前記伝達回路チップと、前記第1リードの一部と、前記第2リードの一部とを覆う、請求項1ないし13のいずれかに記載の電力変換装置。
  15. 前記伝達回路チップは、少なくとも2つの互いに離間するコイルが対向して配置されたトランス構造を有して電気信号を伝達する、請求項14に記載の電力変換装置。
  16. 前記第2基板は、セラミックを含んでいる、請求項14または15に記載の電力変換装置。
  17. 前記第2導電部は、銀を含んでいる、請求項14ないし16のいずれかに記載の電力変換装置。
  18. 前記半導体装置は、
    複数の前記第1リードと、
    前記複数の第1リード上にそれぞれ配置され、前記複数の第1リードにそれぞれ電気的に接続された複数の前記半導体チップと、を備え、
    前記第2導電部は、複数の配線部を含み、
    前記複数の配線部の最小間隔は、前記複数の第1リードの最小間隔よりも狭い、請求項14ないし17のいずれかに記載の電力変換装置。
JP2020555968A 2018-11-08 2019-10-28 電力変換装置 Active JP7343522B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018210591 2018-11-08
JP2018210591 2018-11-08
PCT/JP2019/042090 WO2020095738A1 (ja) 2018-11-08 2019-10-28 電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2020095738A1 JPWO2020095738A1 (ja) 2021-10-07
JP7343522B2 true JP7343522B2 (ja) 2023-09-12

Family

ID=70610988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020555968A Active JP7343522B2 (ja) 2018-11-08 2019-10-28 電力変換装置

Country Status (5)

Country Link
US (1) US11451153B2 (ja)
JP (1) JP7343522B2 (ja)
CN (1) CN112997394A (ja)
DE (1) DE112019005065T5 (ja)
WO (1) WO2020095738A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE212019000115U1 (de) * 2018-11-08 2020-03-31 Rohm Co., Ltd. Leistungswandler
JP7375595B2 (ja) * 2020-02-13 2023-11-08 株式会社アイシン 電力変換器用の基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121834A (ja) 2004-10-22 2006-05-11 Hitachi Ltd 電力変換装置
JP2011004603A (ja) 2010-10-04 2011-01-06 Fuji Electric Systems Co Ltd インバータ装置
JP2017028058A (ja) 2015-07-21 2017-02-02 ダイキン工業株式会社 電子回路装置
WO2018003827A1 (ja) 2016-07-01 2018-01-04 ローム株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2010263671A (ja) * 2009-04-30 2010-11-18 Hitachi Automotive Systems Ltd 電力変換装置
JP2014165956A (ja) 2013-02-21 2014-09-08 Aisin Aw Co Ltd 回転電機駆動装置
CN206023635U (zh) * 2016-06-08 2017-03-15 杭州士兰微电子股份有限公司 用于驱动直流电机的集成功率模块
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
JP7056622B2 (ja) * 2019-04-05 2022-04-19 株式会社デンソー 半導体装置
JP2022061758A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 半導体モジュール
EP3982404A1 (en) * 2020-10-07 2022-04-13 Infineon Technologies Austria AG Semiconductor module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121834A (ja) 2004-10-22 2006-05-11 Hitachi Ltd 電力変換装置
JP2011004603A (ja) 2010-10-04 2011-01-06 Fuji Electric Systems Co Ltd インバータ装置
JP2017028058A (ja) 2015-07-21 2017-02-02 ダイキン工業株式会社 電子回路装置
WO2018003827A1 (ja) 2016-07-01 2018-01-04 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20210359607A1 (en) 2021-11-18
US11451153B2 (en) 2022-09-20
WO2020095738A1 (ja) 2020-05-14
DE112019005065T5 (de) 2021-07-01
CN112997394A (zh) 2021-06-18
JPWO2020095738A1 (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
US9496205B2 (en) Power semiconductor package
US5488256A (en) Semiconductor device with interconnect substrates
JP6354845B2 (ja) 半導体モジュール
WO2014061211A1 (ja) 半導体装置
US7919854B2 (en) Semiconductor module with two cooling surfaces and method
US10276386B2 (en) Signal relay board for power semiconductor modules
JP7343522B2 (ja) 電力変換装置
JP2012178504A (ja) 半導体装置、および、半導体装置の実装構造
US20110024896A1 (en) Power semiconductor device
CN110582847B (zh) 半导体模块
US6858807B2 (en) Substrate for receiving a circuit configuration and method for producing the substrate
US11682975B2 (en) Power conversion device
JP2000228466A (ja) 半導体装置及びその製造方法ならびに電子装置
JP2015228529A (ja) 半導体装置、および、半導体装置の実装構造
JP4622646B2 (ja) 半導体装置
WO2021182022A1 (ja) 電子装置
US20230230928A1 (en) Substrate, packaged structure, and electronic device
EP4376075A1 (en) Power semiconductor module and method of producing a power semiconductor module
EP3863045A1 (en) Power semiconductor module arrangement and method for producing the same
JP2019146323A (ja) 電源モジュール
JPH104167A (ja) 半導体装置
JP2009064904A (ja) 銅回路基板およびこれを用いた半導体モジュール装置
WO2024057860A1 (ja) 半導体装置
CN114902389A (zh) 半导体装置以及半导体装置的制造方法
JP2012253217A (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230831

R150 Certificate of patent or registration of utility model

Ref document number: 7343522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150