JP2009064904A - 銅回路基板およびこれを用いた半導体モジュール装置 - Google Patents

銅回路基板およびこれを用いた半導体モジュール装置 Download PDF

Info

Publication number
JP2009064904A
JP2009064904A JP2007230392A JP2007230392A JP2009064904A JP 2009064904 A JP2009064904 A JP 2009064904A JP 2007230392 A JP2007230392 A JP 2007230392A JP 2007230392 A JP2007230392 A JP 2007230392A JP 2009064904 A JP2009064904 A JP 2009064904A
Authority
JP
Japan
Prior art keywords
conductive layer
circuit board
insulating substrate
copper circuit
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007230392A
Other languages
English (en)
Inventor
Chika Akutagawa
千果 芥川
Eiji Yamanaka
英二 山中
Kesao Noguchi
今朝男 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SRCC Inc
Original Assignee
SRCC Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SRCC Inc filed Critical SRCC Inc
Priority to JP2007230392A priority Critical patent/JP2009064904A/ja
Publication of JP2009064904A publication Critical patent/JP2009064904A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】銅回路基板に起因して半導体パワーモジュールに付加されていた不要な静電浮遊容量を低減できる銅回路基板および半導体モジュール装置の提供。
【解決手段】電気的に絶縁させて放熱板１７に張り合わされた銅回路基板１１上の第１導電層１３に半導体素子２１を載せ、該半導体素子２１の電極パッドと銅回路基板１１上で半導体素子搭載領域とは隔絶されて設けられた外部電極端子接続用の導体アイランド（第２導電層１４，第３導電層１５）とがリードワイヤー２５，２６で接続され、かつ、導体アイランドを形成している第２導電層１４と第３導電層１５との各面領域を浮遊容量の生成を極力低減した非コンデンサ領域とした。
【選択図】図２

Description

本発明は、半導体モジュール装置に用いられる銅回路基板、及び之を用いた半導体モジュール装置の組立て構造に関するものであり、さらに詳しくは、電力用半導体パワーモジュール装置の電極引出し構造に関する技術である。
半導体モジュール装置のなかには、下記特許文献１に開示されているようなＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パワーモジュールに搭載されるものがある。
ＷＯ２００５／０２４９３１（再公表特許）
該特許文献１中の図２および図１９に開示されている半導体モジュール装置は、増幅回路の電力付加効率を向上させることを主たる目的としてなされたものであり、パワーＭＯＳＦＥＴのオン抵抗（Ｒｏｎ）を低減するととともに、帰還容量（Ｃｇｄ）と称されるドレイン、ゲート間寄生容量とを共に低減できるようにしたものであり、基板の裏面には、例えばニッケル（Ｎｉ）膜、チタン（Ｔｉ）膜、Ｎｉ膜および金（Ａｕ）の積層膜からなるソース裏面電極が形成されている。
この場合、半導体チップは、基板の裏面をモジュール基板の主面と対向させた状態でキャビティ内に搭載されている。ソース裏面電極は、チップ搭載用の電極にハンダ付けされている。電極は、モジュール基板内のサーマルビアを通じてモジュール基板の裏面のＧＮＤ電極と電気的かつ熱的に接合されて放熱できるようになっている。
また、半導体チップの放熱に関するものとしては、下記特許文献２に開示されている電力用半導体装置がある。
特開２００３−１３３５１５号公報
該特許文献２中の図１０には、電力用半導体装置の従来構造が示されており、該電力用半導体装置は、冷却用金属ベースに絶縁基板が固着され、その表面に回路パターンが固着されている。該回路パターンには、複数の半導体チップが実装されており、各半導体チップのある端子が一方の電極板に、別の端子が他方の電極板に接続され、さらに回路パターンがこれらとは別の電極板に接続されて放熱できるようになっている。
しかも、冷却用金属ベースの四辺形の各頂点部には、取付けボルト用穴が設けられており、これらの取付けボルト用穴を介して冷却用金属ベースを外部にある他の冷却部材にボルトで締め付けることで、放熱できるようになっている。
また、下記特許文献３には、実装される回路素子との接続信頼性が確保され、さらに、寄生容量の低減およびノイズ対策が施された回路基板が開示されている。
特開２００７−１２８９６号公報
該特許文献３中の図４（Ｂ）には、フェイスアップの状態で半導体素子が回路基板の上面に実装された回路基板が示されている。
この場合、半導体素子の裏面は、接合材を介して回路基板の上面に固着されており、半導体素子の上面に形成された電極は、第１導体パターンと金属細線を介して接続されている。上記接合材としては、半導体素子とその下方に位置する第１導電パターンとの間に発生する寄生容量を低減する観点から低誘電材料を用いるのが好ましいとしている。
さらに、下記特許文献４中の図３には、パッケージ基板上に形成された信号伝送線路のうち、半導体チップと重なる領域の配線幅を他の領域の配線幅より狭くすることで、半導体チップの内部に形成されたＧＮＤ配線と信号伝送線路との間に形成される容量に起因するインピーダンスの低下を補償するようにした構造が開示されている。
特開平７−１４７３５２号公報
さらにまた、下記特許文献５中の図７および図８には、ボンディングパッドとなっている各第４層配線の端部の各領域ＰＡＤの下部に、第１層配線が配置されないように該第１層配線をパターンニングすることで、各領域ＰＡＤにおいては、各第４層配線と第１層配線との間に、第４層配線および第１層配線よりも相対的に機械的強度の小さい層間絶縁膜を存在させなくした半導体装置が開示されている。しかも、一方の第４層配線と他方の第４層配線との間では、容量成分Ｃ１を形成することができるので、パッケージ内の信号伝送線路を特性インピーダンスの整合をとることができるとしている。
特開２００４−９５５７２号公報
一方、半導体モジュール装置には、放熱性に優れ、表裏が電気的に絶縁された銅回路基板上に例えば静電誘導トランジスタからなる半導体素子（以下、「ＳＩＴ素子」という。）をロウ付け載置し、該ＳＩＴ素子の各電極パッドと前記銅回路基板上のＳＩＴ素子搭載領域とは隔絶された外部電極端子接続用の導体アイランドとを超音波ボンド等により結線して外部電極端子に接続し、さらに樹脂製外囲部を用いて封止するという基本手段で組み立てられて一体化されたものもある。
しかるに、電力用分野においては、大電力性の要求からＳＩＴ素子からの発熱が大きいため、放熱性の良好な銅回路基板を用いると同時に、回路的に絶縁性を満たさなければならず、例えば絶縁基板としてＡｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、ＢｅＯ等の高い熱伝導性セラミック絶縁基板を用い、その両面に銅箔を張り合わせ、主表面側には所望の回路配線パターンを形成した銅回路基板が用いられている。
図７は、ＳＩＴ素子を搭載した電力用モジュール装置に従来から使用されている銅回路基板の具体例を示す説明図であり、そのうちの（ａ）は銅回路基板の表側平面図を、（ｂ）は（ａ）におけるＥ−Ｅ線矢視方向での縦断面図を、（ｃ）は銅回路基板の裏側平面図をそれぞれ示す。
同図によれば、銅回路基板１０１は、高い熱伝導性の絶縁基板１０２と、該絶縁基板１０２の表面１０２ａ側にＳＩＴ素子搭載領域として形成されたドレイン電極が接続される第１銅箔層１０３と、該第１銅箔層１０３とは隔絶して形成されたゲート電極が接続される第２銅箔層１０４およびソース電極が接続される第３銅箔層１０５とを備えており、これら第２銅箔層１０４と第３銅箔層１０５とで二つの外部電極端子接続用アイランドが形成されている。なお、絶縁基板１０２の裏面１０２ｂの略全面には、第４銅箔層１０６が張り合わされている。
このようにして形成される銅回路基板１０１は、電力性のさらなる要求として、取り扱う電流が大きいため各電極間の接続に太線が用いられる結果、外部電極端子のサイズも大電流規格に適合した大きなものが必要となる。
したがって、銅回路基板１０１は、外部電極端子接続用の導体アイランドのサイズも必然的に大きくせざるを得なくなる結果、主要な電気的特性項目の一つである静電容量値に悪影響を及ぼすこととなっていた。
すなわち、銅回路基板１０１は、絶縁基板１０２の両面に金属箔（銅）を張り合わせた構造であり、該絶縁基板１０２は同時に誘電体でもあるため、極めて単純な平行平板コンデンサの構造となっていた。
また、用途が電力用であるため、放熱の観点から絶縁基板１０２の厚さは、可能な限り薄くしなければならず、このことは、静電容量をさらに大きくする方向に作用していた。
以上のような理由から完成体パワーモジュール装置の各静電容量値は、搭載されているＳＩＴ素子自体の容量のほかに、銅回路基板１０１によって浮遊して発生する一定容量値が加算された値として現れていた。
このような不要な静電容量の付加は、パワーモジュール装置の動作周波数範囲に制限を与え、世の中の省エネルギー化の動きにも反する事象として改善されるべき重要な課題の一つに挙げられていた。
これを図８および図９に基づいて、さらに具体的に説明する。 図８は、放熱用銅ベース上に図７に示す銅回路基板を載せ、さらに該銅回路基板上にＳＩＴ素子を搭載してＳＩＴパワーモジュール装置を形成した際の基本構造を模式的に示す説明図である。
同図によれば、ＳＩＴパワーモジュール装置１１１は、放熱板である放熱用銅ベース１０７上に接合層１０８を介して銅箔からなる第４導電層１０６側と接合固着されたセラミック絶縁基板を用いた銅回路基板１０１と、該銅回路基板１０１の銅箔からなる第１導電層１０３上にロー付け接着されたＳＩＴ素子１１２と、導体アイランドとしての銅箔からなる第２導電層１０４側から外部に引き出されたゲート電極端子１１８と、導体アイランドとしての銅箔からなる第３導電層１０５側から外部に引き出されたソース電極端子１１９とを備えている。なお、導体アイランドとしての第１導電層１０３側からは、ドレイン電極端子１１７が外部に引き出されている。
この場合、ＳＩＴ素子１１２が備える第１ボンディングパッド１１３は、アルミニウムなどからなるリードワイヤー１１５を介して第２導電層１０４側と、その第２ボンディングパッド１１４は、同じくリードワイヤー１１６を介して第３導電層１０５側と、各別に接続されている。
図９は、図８に示すＳＩＴパワーモジュール装置１１１における銅回路基板１０１に起因して発生する静電浮遊容量成分について説明するものであり、そのうちの（ａ）は破線で囲繞した発生部位を、（ｂ）は（ａ）の各発生部位における静電浮遊容量の結合関係をそれぞれ示す。
同図（ａ）によれば、第２導電層１０４と対向する絶縁基板１０２の面領域は、第４導電層１０６とも対面しているので、第２導電層１０４と絶縁基板１０２と第４導電層１０６との間に平行平板コンデンサ成分（静電浮遊容量成分）ＣＧが形成されることになる。
また、第１導電層１０３と対向する絶縁基板１０２の面領域は、第４導電層１０６とも対面しているので、第１導電層１０３と絶縁基板１０２と第４導電層１０６との間に平行平板コンデンサ成分（静電浮遊容量成分）ＣＤが形成されることになる。
さらに、第３導電層１０５と対向する絶縁基板１０２の面領域は、第４導電層１０６とも対面しているので、第３導電層１０５と絶縁基板１０２と第４導電層１０６との間に平行平板コンデンサ成分（静電浮遊容量成分）ＣＳが形成されることになる。
ところで、図９（ｂ）に示す静電浮遊容量結合成分の等価回路図として示す図１０によれば、その（ａ）に示すゲート・ソース間容量は、次式１から算出される。
Figure 2009064904
また、図１０（ｂ）に示すドレイン・ゲート間容量は、次式２から算出される。
Figure 2009064904
同図中、ＳＩＴ素子１１２自体のゲート・ソース間容量はＣｇｓであり、ドレイン・ゲート間容量はＣｄｇである。また、銅回路基板１０１に起因する不要な浮遊容量成分としては、導体アイランドである第２導電層１０４と第３導電層１０５とのほか、ＳＩＴ素子搭載領域である第１導電層１０３とに対応してＣＧ、ＣＳ、ＣＤである。
これら式１および式２から明らかなように、図８に示すＳＩＴパワーモジュール装置１１１においては、ＳＩＴ素子１１２自体の素子電極間の静電容量（Ｃｇｓ、Ｃｄｇ）に、銅回路基板１０１に起因する各導電層領域のコンスタントな浮遊容量（ＣＧ、ＣＳ、ＣＤ）が余計に付加されることになり、その間の具体的な様子は、表１に示されている。
Figure 2009064904
すなわち、表１には、導体アイランドである第２導電層１０４と第３導電層１０５との各面積が０．８ｃｍ２で、ＳＩＴ素子搭載領域である第１導電層１０３の面積が５．５ｃｍ２で一定の場合、各絶縁基板（いずれも厚さ０．３ｍｍ）採用時に対する各容量成分の値が示されている。同表中の太字数字は、同回路基板１０１自体に起因する不要な浮遊容量の付加分であり、いずれの絶縁基板を用いた場合も無視できない値を示していることが判明する。
つまり、図８に示すＳＩＴパワーモジュール装置１１１による場合には、このような不要な静電浮遊容量の付加がパワーモジュール装置の動作周波数範囲に制限を与え、世の中の省エネルギー化の動きにも反する事象となるなどの不都合があった。
本願発明は、従来技術の上記課題に鑑み、銅回路基板に起因して半導体パワーモジュールに付加されていた不要な静電浮遊容量を低減することができるようにした半導体モジュール装置を提供することを目的とする。
本発明は、上記目的を達成すべくなされたもので、そのうちの第１の発明（銅回路基板）は、高い熱伝導性の絶縁基板と、該絶縁基板の表面側に半導体素子搭載領域として形成されたドレイン電極が接続される第１導電層と、該第１導電層とは隔絶して形成されたゲート電極が接続される第２導電層およびソース電極が接続される第３導電層と、放熱板と接合させるべく前記絶縁基板の裏面側に形成された第４導電層とを備え、前記第２導電層と前記第３導電層において、外部電極端子接続用の導体アイランドを形成してなる銅回路基板に適用して、前記第４導電層は、前記第２導電層と前記第３導電層との対面領域を除いた面領域に形成したことを最も主要な特徴とする。
第２の発明（銅回路基板）は、高い熱伝導性の絶縁基板と、該絶縁基板の表面側に半導体素子搭載領域として形成されたドレイン電極が接続される第１導電層と、該第１導電層とは隔絶して形成されたゲート電極が接続される第２導電層およびソース電極が接続される第３導電層と、放熱板と接合させるべく前記絶縁基板の裏面側に形成された第４導電層とを備え、前記第２導電層と前記第３導電層とで二つの外部電極端子接続用の導体アイランドを形成してなる銅回路基板において、前記第２導電層と前記第３導電層とは、絶縁基板の前記表面側との間に空隙を介在させて形成したことを最も主要な特徴とする。
第３の発明（銅回路基板）は、高い熱伝導性の絶縁基板と、該絶縁基板の表面側に半導体素子搭載領域として形成されたドレイン電極が接続される第１導電層と、該第１導電層とは隔絶して形成されたゲート電極が接続される第２導電層およびソース電極が接続される第３導電層と、放熱板と接合させるべく前記絶縁基板の裏面側に形成された第４導電層とを備え、前記第２導電層と前記第３導電層とで二つの外部電極端子接続用の導体アイランドを形成してなる銅回路基板において、前記絶縁基板には、第２導電層と対面合致する表面側と、第３導電層と対面合致する表面側ととに、他の表面側よりもその肉厚を厚くし形成された***部を各別に具備させたことを最も主要な特徴とする。
第４の発明（銅回路基板）は、高い熱伝導性の絶縁基板と、該絶縁基板の表面側に半導体素子搭載領域として形成されたドレイン電極が接続される第１導電層と、該第１導電層とは隔絶して形成されたゲート電極が接続される第２導電層およびソース電極が接続される第３導電層と、放熱板と接合させるべく前記絶縁基板の裏面側に形成された第４導電層とを備え、前記第２導電層と前記第３導電層とで二つの外部電極端子接続用の導体アイランドを形成してなる銅回路基板において、前記第２導電層と前記第３導電層との各表面側に、表裏両面に導体膜が形成された別の微小アイランドを載置し、その表面側の前記導体膜を介して前記外部電極端子の接続と半導体素子からのリードワイヤーの接続とを自在としたことを最も主要な特徴とする。
第５の発明（半導体モジュール装置）は、電気的に絶縁させて放熱板に張り合わされた請求項１ないし４のいずれかに記載の銅回路基板上の前記第１導電層に半導体素子を載せ、該半導体素子の電極パッドと前記銅回路基板上で前記半導体素子搭載領域とは隔絶されて設けられた外部電極端子接続用の前記導体アイランドとがリードワイヤーで接続され、かつ、前記導体アイランドを形成している前記第２導電層と前記第３導電層との各面領域を浮遊容量の生成を許さない非コンデンサ領域として利用したことを最も主要な特徴とする。
本発明によれば、銅回路基板上に半導体素子搭載領域とは隔絶されて形成されている外部電極端子接続用の導体アイランドの表裏部分で平行平板コンデンサが形成され難い構造を実現することができるので、不要な静電浮遊容量の付加をなくすことができる。
図１は、第１の発明の一例を示す説明図であり、そのうちの（ａ）は銅回路基板の表側平面図を、（ｂ）は（ａ）におけるＡ−Ａ線矢視方向での縦断面図を、（ｃ）は銅回路基板の裏側平面図をそれぞれ示す。
同図によれば、銅回路基板１１は、セラミック絶縁基板などの高い熱伝導性の絶縁基板１２と、該絶縁基板１２の表面１２ａ側にＳＩＴ素子搭載領域として形成されたドレイン電極が接続される銅箔などからなる第１導電層１３と、該第１導電層１３とは隔絶して形成されたゲート電極が接続される銅箔などからなる第２導電層１４およびソース電極が接続される銅箔などからなる第３導電層１５とを備えており、これら第２導電層１４と第３導電層１５とで二つの外部電極端子接続用アイランドが形成されている。
このうち、第１導電層１３は、絶縁基板１２の表面１２ａの略上半分と、略下半分のうちの中央部位とを占めて略Ｔ字形を呈する面領域に形成されている。
また、第２導電層１４は、絶縁基板１２の表面１２ａの略下半分のうちの中央部位を除く左側領域に縦長の矩形を呈して、第３導電層１５は、絶縁基板１２の表面１２ａの略下半分のうちの中央部位を除く右側領域に縦長の矩形を呈して、それぞれが各別に形成されている。
さらに、絶縁基板１２の裏面１２ｂには、略Ｔ字形を呈する面領域に表面１２ａ側の第１導電層１３と対面合致する位置関係のもとで銅箔などからなる第４導電層１６が形成されている。
図２は、図１に示す第１の発明に係る銅回路基板を用いて形成される第４の発明に係る半導体モジュール装置の基本構造例を縦方向での端面図として模式的に示す説明図である。同図によれば、半導体モジュール装置としてのＳＩＴパワーモジュール装置２１は、放熱板である放熱用銅ベース１７上に接合層１８を介して第４導電層１６側と接合固着された銅回路基板１１と、該銅回路基板１１の第１導電層１３上にロー付け接着されたＳＩＴ素子２２と、導体アイランドとしての第２導電層１４側から外部に引き出されたゲート電極端子２８と、導体アイランドとしての第３導電層１５側から外部に引き出されたソース電極端子２９とを備えている。なお、導体アイランドとしての第１導電層１３側からは、ドレイン電極端子２７が外部に引き出されている。
この場合、ＳＩＴ素子２２が備える第１ボンディングパッド２３は、アルミニウムワイヤーなどのリードワイヤー２５を介して第２導電層１４側と、その第２ボンディングパッド２４は、同じくリードワイヤー２６を介して第３導電層１５側と、各別に接続されている。
このため、図１に示す銅回路基板１１を用いる場合には、図３の破線囲繞部位Ｐ１およびＰ２からも明らかなように、第２導電層１４と対面する位置関係にある裏面１２ｂと、第３導電層１５と対面する位置関係にある裏面１２ｂとのいずれにも第４導電層１６が存在しないことになる。
つまり、図３の破線囲繞部位Ｐ１およびＰ２には、銅回路基板１１に起因する静電浮遊容量成分が全くなく、ＳＩＴ素子２２自体のソース・ドレイン・ゲートのそれぞれの電極間の容量成分のみをモジュール全体の容量成分値とすることで、不要な静電浮遊容量が生成されるのを極力低減することができることになる。
図４は、第２の発明に係る銅回路基板の一例を示す説明図であり、そのうちの（ａ）は銅回路基板の表側平面図を、（ｂ）は（ａ）におけるＢ−Ｂ線矢視方向での縦断面図を、（ｃ）は銅回路基板の裏側平面図をそれぞれ示す。
同図によれば、銅回路基板１１は、セラミック絶縁基板などの高い熱伝導性の絶縁基板１２と、該絶縁基板１２の表面１２ａ側にＳＩＴ素子搭載領域として形成されたドレイン電極が接続される第１導電層１３と、該第１導電層１３とは隔絶して形成されたゲート電極が接続される第２導電層１４およびソース電極が接続される第３導電層１５とを備えており、これら第２導電層１４と第３導電層１５とで二つの外部電極端子接続用アイランドが形成されている。
このうち、第１導電層１３は、絶縁基板１２の表面１２ａの略上半分と、略下半分のうちの中央部位とを占めて略Ｔ字形を呈する面領域に形成されている。
また、第２導電層１４は、絶縁基板１２の表面１２ａの略下半分のうちの中央部位を除く左側領域に、第３導電層１５は、絶縁基板１２の表面１２ａの略下半分のうちの中央部位を除く右側領域にそれぞれが各別に形成されている。この場合、第２導電層１４と第３導電層１５とは、いずれもがその長さ方向での中央部位をコ字形に突曲させて絶縁基板１２の表面１２ａとの間に空隙ｓを介在させることができるように形成されている。
さらに、この例においては、絶縁基板１２の裏面１２ｂの略全面に第４導電層１６が形成されている。
したがって、図４に示す第２の発明に係る銅回路基板１１を用いて半導体モジュール装置を形成した場合においては、第２導電層１４と第３導電層１５とのいずれもが、絶縁基板１２の表面１２ａとの間に空隙ｓを介在させることができるので、これらの空隙ｓ部分に静電浮遊容量を生成させる平行平板コンデンサの少ない非コンデンサ領域を形成して静電浮遊容量の生成を極力低減することができる。
図５は、第３の発明に係る銅回路基板の一例を示す説明図であり、そのうちの（ａ）は銅回路基板の表側平面図を、（ｂ）は（ａ）におけるＣ−Ｃ線矢視方向での縦断面図を、（ｃ）は銅回路基板の裏側平面図をそれぞれ示す。
同図によれば、銅回路基板１１は、セラミック絶縁基板などの高い熱伝導性の絶縁基板１２と、該絶縁基板１２の表面１２ａ側にＳＩＴ素子搭載領域として形成されたドレイン電極が接続される第１導電層１３と、該第１導電層１３とは隔絶して形成されたゲート電極が接続される第２導電層１４およびソース電極が接続される第３導電層１５とを備えており、これら第２導電層１４と第３導電層１５とで二つの外部電極端子接続用アイランドが形成されている。
このうち、第１導電層１３は、絶縁基板１２の表面１２ａの略上半分と、略下半分のうちの中央部位とを占めて略Ｔ字形を呈する面領域に形成されている。
また、第２導電層１４は、絶縁基板１２の表面１２ａの略下半分のうちの中央部位を除く左側領域に縦長の矩形を呈して、第３導電層１５は、絶縁基板１２の表面１２ａの略下半分のうちの中央部位を除く右側領域に縦長の矩形を呈して、それぞれが各別に形成されている。
さらに、この例においては、絶縁基板１２の裏面１２ｂの略全面に第４導電層１６が形成されている。
しかも、絶縁基板１２は、第２導電層１４と対面合致する表面１２ａ側と、第３導電層１５と対面合致する表面１２ａ側とのいずれもが、他の表面１２ａ側よりも略２倍程度以上その肉厚を厚くした***部１９を備えて形成されている。
したがって、図５に示す第３の発明に係る銅回路基板１１を用いて半導体モジュール装置を形成した場合においては、一応は平行平板コンデンサが形成されて銅回路基板１１に起因する不要な静電浮遊容量成分が発生するものの、その浮遊容量値は絶縁基板１２の***部１９の厚さに反比例するので、従来値に比べて無視し得る程度の小さな値とすることができる。
しかも、図５に示す第３の発明に係る銅回路基板１１を用いて半導体モジュール装置を形成した場合は、第１導電層１３直下の絶縁基板１２の厚さは従来と同じなので、放熱効果に何ら悪影響を及ぼすことはない。
図６は、第４の発明に係る銅回路基板の一例を示す説明図であり、そのうちの（ａ）は銅回路基板の表側平面図を、（ｂ）は（ａ）におけるＤ−Ｄ線矢視方向での縦断面図を、（ｃ）は銅回路基板の裏側平面図をそれぞれ示す。
同図によれば、銅回路基板１１は、セラミック絶縁基板などの高い熱伝導性の絶縁基板１２と、該絶縁基板１２の表面１２ａ側にＳＩＴ素子搭載領域として形成されたドレイン電極が接続される第１導電層１３と、該第１導電層１３とは隔絶して形成されたゲート電極が接続される第２導電層１４およびソース電極が接続される第３導電層１５とを備えており、これら第２導電層１４と第３導電層１５とで二つの外部電極端子接続用アイランドが形成されている。
このうち、第１銅箔層１３は、絶縁基板１２の表面１２ａの略上半分と、略下半分のうちの中央部位とを占めて略Ｔ字形を呈する面領域に形成されている。
また、第２導電層１４は、絶縁基板１２の表面１２ａの略下半分のうちの中央部位を除く左側領域に、第３導電層１５は、絶縁基板１２の表面１２ａの略下半分のうちの中央部位を除く右側領域にそれぞれが各別に形成されている。
さらに、この例においては、絶縁基板１２の裏面１２ｂの略全面に第４導電層１６が形成されている。
しかも、第２導電層１４の上面には、微小アイランド３０が、第３導電層１５の上面には、同じく微小アイランド３１がそれぞれ形成されている。同じ特性を備えるこれらの微小アイランド３０，３１の構造については、図６（ｂ）を参酌して微小アイランド３１側を例に以下に詳しく説明する。
すなわち、図６（ａ）において右側に位置する微小アイランド３１は、既に表１に示したセラミック絶縁基板の特性を備える厚めのものが絶縁基板３１ａとして用いられ、該絶縁基板３１ａの下面には銅などのロー付けに適した導体膜３１ｂを、上面には同様の導電材からなる導体膜３１ｃをそれぞれ形成することで構成されている。
そして、第２導電層１４の表面には、微小アイランド３０における下面側の図示しない導体膜を、第３導電層１５の表面には、微小アイランド３１における下面側の導体膜３１ｂをそれぞれロウ付けするなどして張り合わせることで、微小アイランドの固定載置が容易にされている。
つまり、第２導電層１４側と微小アイランド３０とは、平行平板コンデンサが形成されたとしても直列接続された状態で、第３導電層１５側と微小アイランド３１とは、同じ状況で直列接続された状態で配置されることになる。
また、第２導電層１４側の微小アイランド３０における表面側の導体膜３０ａは、外部電極端子の接続と半導体素子からのリードワイヤーの接続とが自在となっており、第３導電層１５の微小アイランド３１における表面側の導電膜３０ｃは、外部電極端子の接続と半導体素子からのリードワイヤーの接続とが自在となっている。
したがって、図６に示す第４の発明に係るセラミック絶縁基板の銅回路基板１１を用いて半導体モジュール装置を形成した場合においても、銅回路基板１１に起因する不要な静電浮遊容量成分が発生しはするものの、浮遊容量値はコンデンサの直列接続であるために、従来値に比べて著しく小さな値とすることができる。
このため、本発明によれば、半導体パワーモジュール装置の高周波化の阻害要因であった銅回路基板に起因する不要な静電浮遊容量成分の付加を極めて小さな値とすることができる。
これを先述の表１を参酌してに具体的に説明すれば、ＡＩＮからなる絶縁基板を用いて図１に示す銅回路基板１１を形成し、該銅回路基板１１にサイズが２．０ｍｍ×２．０ｍｍのＳＩＴ素子２２を図２に示すようにして搭載した場合には、半導体パワーモジュール装置全体のＣGSO値は、従来構造品に比較して４０％小さい３０ＰＦに、ＣDGO値は、従来構造品に比較して５０％小さい１８ＰＦにそれぞれ低減できることが確認された。
以上は、本発明をＳＩＴパワーモジュール装置に適用した例について説明したものであり、当然のことながら本発明は、他のバイポーラ素子、ＭＯＳ素子、サイリスタ素子を含む種々の半導体材料を用いて形成される各種の素子に対しても適用することができる。
また、本発明は、銅回路基板について説明してあるが、用いられる絶縁基板の種類に制限はなく、また、金、金合金、アルミニウム、ニッケル等の如何なる配線金属材料からなる回路基板に対しても適用することができる。
さらに、本発明の展開性としては、基本的に平行平板構造を有する基体の上に任意の素子を搭載してなる機能デバイスにおいて、基体が有している不要な静電浮遊容量成分を除去することを目的とするものであれば、本発明と類似の特徴を有する他のどのようなデバイス装置に対しても適用することが可能となる。
さらにまた、本発明の基本構想は、先述の銅回路基板１１の第２銅箔層（導体アイランド）１４，第３銅箔層（導体アイランド）１５に形成される平行平板コンデンサの静電浮遊容量値を極力小さくしようとするものである。
よって、本発明は、図１および図４に示すように絶縁基板の両面における銅箔の平面視野的な重なりを最小にする手段を講じるか、図５に示すように絶縁基板の厚さを局所的に厚くするか、あるいは図６に示すように平行平板コンデンサとして機能する複数の微小アイランドの直列接続を増やすか、といった観点からの基本対策に関する応用展開も種々考えられることになる。
第１の発明の一例を示す説明図であり、そのうちの（ａ）は銅回路基板の表側平面図を、（ｂ）は（ａ）におけるＡ−Ａ線矢視方向での縦断面図を、（ｃ）は銅回路基板の裏側平面図をそれぞれ示す。 図１に示す第１の発明に係る銅回路基板を用いて形成される第４の発明に係る半導体モジュール装置の基本構造例を縦方向での端面図として模式的に示す説明図。 図２に示すＳＩＴパワーモジュール装置における銅回路基板に起因して発生する静電浮遊容量成分について説明するものであり、そのうちの（ａ）は破線で囲繞した発生部位Ｐ１およびＰ２を、（ｂ）は（ａ）の各発生部位における静電浮遊容量の結合関係をそれぞれ示す。 第２の発明に係る銅回路基板の一例を示す説明図であり、そのうちの（ａ）は銅回路基板の表側平面図を、（ｂ）は（ａ）におけるＢ−Ｂ線矢視方向での縦断面図を、（ｃ）は銅回路基板の裏側平面図をそれぞれ示す。 第３の発明に係る銅回路基板の一例を示す説明図であり、そのうちの（ａ）は銅回路基板の表側平面図を、（ｂ）は（ａ）におけるＣ−Ｃ線矢視方向での縦断面図を、（ｃ）は銅回路基板の裏側平面図をそれぞれ示す。 第４の発明に係る銅回路基板の一例を示す説明図であり、そのうちの（ａ）は銅回路基板の表側平面図を、（ｂ）は（ａ）におけるＤ−Ｄ線矢視方向での縦断面図を、（ｃ）は銅回路基板の裏側平面図をそれぞれ示す。 ＳＩＴ素子を搭載した電力用モジュール装置に従来から使用されている銅回路基板の具体例を示す説明図であり、そのうちの（ａ）は銅回路基板の表側平面図を、（ｂ）は（ａ）におけるＥ−Ｅ線矢視方向での縦断面図を、（ｃ）は銅回路基板の裏側平面図をそれぞれ示す。 放熱用銅ベース上に図７に示す銅回路基板を載せ、さらに該銅回路基板上にＳＩＴ素子を搭載してＳＩＴパワーモジュール装置を形成した際の基本構造を模式的に示す説明図。 図８に示すＳＩＴパワーモジュール装置における銅回路基板に起因して発生する静電浮遊容量成分について説明するものであり、そのうちの（ａ）は破線で囲繞した発生部位を、（ｂ）は（ａ）の各発生部位における静電浮遊容量の結合関係をそれぞれ示す。 図９（ｂ）に示す静電浮遊容量結合成分の等価回路図であり、そのうちの（ａ）は、ゲート・ソース間容量を、（ｂ）は、ドレイン・ゲート間容量をそれぞれ示す。
符号の説明
１１ 銅回路基板
１２ 絶縁基板
１２ａ 表面
１２ｂ 裏面
１３ 第１導電層
１４ 第２導電層
１５ 第３導電層
１６ 第４導電層
１７ 放熱用銅ベース
１８ 接合部
１９ ***部
２１ ＳＩＴパワーモジュール装置
２２ ＳＩＴ素子
２３ 第１ボンディングパッド
２４ 第１ボンディングパッド
２５，２６ リードワイヤー
２７ ドレイン電極端子
２８ ゲート電極端子
２９ ソース電極端子
３０ 微小アイランド
３０ａ 導体膜
３１ 微小アイランド
３１ａ 絶縁基板
３１ｂ，３１ｃ 導体膜

Claims (5)

  1. 高い熱伝導性の絶縁基板と、該絶縁基板の表面側に半導体素子搭載領域として形成されたドレイン電極が接続される第１導電層と、該第１導電層とは隔絶して形成されたゲート電極が接続される第２導電層およびソース電極が接続される第３導電層と、放熱板と接合させるべく前記絶縁基板の裏面側に形成された第４導電層とを備え、前記第２導電層と前記第３導電層とで二つの外部電極端子接続用の導体アイランドを形成してなる銅回路基板において、
    前記第４導電層は、前記第２導電層と前記第３導電層との対面領域を除いた面領域に形成したことを特徴とする銅回路基板。
  2. 高い熱伝導性の絶縁基板と、該絶縁基板の表面側に半導体素子搭載領域として形成されたドレイン電極が接続される第１導電層と、該第１導電層とは隔絶して形成されたゲート電極が接続される第２導電層およびソース電極が接続される第３導電層と、放熱板と接合させるべく前記絶縁基板の裏面側に形成された第４導電層とを備え、前記第２導電層と前記第３導電層とで二つの外部電極端子接続用の導体アイランドを形成してなる銅回路基板において、
    前記第２導電層と前記第３導電層とは、絶縁基板の前記表面側との間に空隙を介在させて形成したことを特徴とする銅回路基板。
  3. 高い熱伝導性の絶縁基板と、該絶縁基板の表面側に半導体素子搭載領域として形成されたドレイン電極が接続される第１導電層と、該第１導電層とは隔絶して形成されたゲート電極が接続される第２導電層およびソース電極が接続される第３導電層と、放熱板と接合させるべく前記絶縁基板の裏面側に形成された第４導電層とを備え、前記第２導電層と前記第３導電層とで二つの外部電極端子接続用の導体アイランドを形成してなる銅回路基板において、
    前記絶縁基板には、第２導電層と対面合致する表面側と、第３導電層と対面合致する表面側とに、他の表面側よりもその肉厚を厚くし形成された***部を各別に具備させたことを特徴とする銅回路基板。
  4. 高い熱伝導性の絶縁基板と、該絶縁基板の表面側に半導体素子搭載領域として形成されたドレイン電極が接続される第１導電層と、該第１導電層とは隔絶して形成されたゲート電極が接続される第２導電層およびソース電極が接続される第３導電層と、放熱板と接合させるべく前記絶縁基板の裏面側に形成された第４導電層とを備え、前記第２導電層と前記第３導電層とで二つの外部電極端子接続用の導体アイランドを形成してなる銅回路基板において、
    前記第２導電層と前記第３導電層との各表面側に、表裏両面に導体膜が形成された別の微小アイランドを載置し、その表面側の前記導体膜を介して前記外部電極端子の接続と半導体素子からのリードワイヤーの接続とを自在としたことを特徴とする銅回路基板。
  5. 電気的に絶縁させて放熱板に張り合わされた請求項１ないし４のいずれかに記載の銅回路基板上の前記第１導電層に半導体素子を載せ、該半導体素子の電極パッドと前記銅回路基板上で前記半導体素子搭載領域とは隔絶されて設けられた外部電極端子接続用の前記導体アイランドとがリードワイヤーで接続され、かつ、前記導体アイランドを形成している前記第２導電層と前記第３導電層との各面領域を浮遊容量の生成を極力低減した非コンデンサ領域として利用したことを特徴とする半導体モジュール装置。
JP2007230392A 2007-09-05 2007-09-05 銅回路基板およびこれを用いた半導体モジュール装置 Pending JP2009064904A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007230392A JP2009064904A (ja) 2007-09-05 2007-09-05 銅回路基板およびこれを用いた半導体モジュール装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007230392A JP2009064904A (ja) 2007-09-05 2007-09-05 銅回路基板およびこれを用いた半導体モジュール装置

Publications (1)

Publication Number Publication Date
JP2009064904A true JP2009064904A (ja) 2009-03-26

Family

ID=40559248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007230392A Pending JP2009064904A (ja) 2007-09-05 2007-09-05 銅回路基板およびこれを用いた半導体モジュール装置

Country Status (1)

Country Link
JP (1) JP2009064904A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904067A (zh) * 2012-12-27 2014-07-02 株式会社东芝 半导体装置
WO2020022612A1 (en) * 2018-07-27 2020-01-30 Lg Electronics Inc. Device for power factor correction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904067A (zh) * 2012-12-27 2014-07-02 株式会社东芝 半导体装置
WO2020022612A1 (en) * 2018-07-27 2020-01-30 Lg Electronics Inc. Device for power factor correction
US11258355B2 (en) 2018-07-27 2022-02-22 Lg Electronics Inc. Device for power factor correction

Similar Documents

Publication Publication Date Title
US9293407B2 (en) Semiconductor package having a baseplate with a die attach region and a peripheral region
JP6033215B2 (ja) パワーモジュール半導体装置
JP2007234690A (ja) パワー半導体モジュール
JP6604926B2 (ja) 半導体モジュール
JP2010283053A (ja) 半導体装置及びその製造方法
JP2011100932A (ja) 半導体パッケージ及びｄｃ−ｄｃコンバータ
JPWO2012073572A1 (ja) 半導体装置、および、半導体装置の製造方法
JP2021190505A (ja) 半導体装置
US20130112993A1 (en) Semiconductor device and wiring substrate
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP2007173703A (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP7357302B2 (ja) 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器
JP4816214B2 (ja) 半導体装置及びその製造方法
JP2009064904A (ja) 銅回路基板およびこれを用いた半導体モジュール装置
JP2014041876A (ja) 電力用半導体装置
US20190258302A1 (en) Power supply module
JP2021082794A (ja) 電子部品および電子装置
WO2022118510A1 (ja) 絶縁基板および電力変換装置
JP7294403B2 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
US20240030080A1 (en) Semiconductor device
US20220102299A1 (en) Package with pad having open notch
US20240047433A1 (en) Semiconductor device
WO2023243418A1 (ja) 半導体装置