JP2017028058A - 電子回路装置 - Google Patents

Abstract

【課題】抵抗体に流れる高周波電流に起因するノイズを低減することが可能な電子回路装置を提供する。
【解決手段】電子回路装置（１）は、第１面（１１）と、前記第１面（１１）と厚み方向に重なる第２面（１２）と、を有する基板（１０）と、前記第１面（１１）に実装され、第１端子（２１）及び第２端子（２２）を有し、前記第１及び第２端子（２１，２２）間に通電されることにより高周波ノイズを発生する抵抗体（２０）と、前記第１面（１１）に形成され、前記抵抗体（２０）に電流を流す第１回路パターン（３０）と、前記第２面（１２）に形成され、前記第１回路パターン（３０）と電気的に接続され、前記厚み方向に前記抵抗体（２０）と重なり、かつ前記抵抗体（２０）に流れる電流（Ｉ１）と方向が逆でかつ同じ大きさの電流（Ｉ２）が流れる第１逆電流部（４１）を有する第２回路パターン（４０）と、を備えている。
【選択図】図２

Description

本発明は、電子回路装置に関する。

従来、回路内における電流値を検出するためのシャント抵抗が基板上に実装された電子回路装置が知られている（特許文献１）。この電子回路装置では、基板上に形成された回路パターンにシャント抵抗の両端子が接続され、当該回路パターンから電流検出パターンが引き出され、その先端に電流検出回路が配置されている。この電流検出回路において、シャント抵抗の電圧値と抵抗値とに基づいて当該シャント抵抗を流れる電流値が検出される。

下記特許文献１には、この種の電子回路装置を備えた電力変換装置が開示されている。この電力変換装置は空気調和装置の圧縮機用モータの駆動に用いられ、シャント抵抗及び電流検出回路によりモータに流れる電流値を検出する。

特開２０１４−８９１６３号公報

上記特許文献１では、電流検出回路によりシャント抵抗を流れる電流値を検出し、これに基づいてモータに流れる電流値を制御することができる。しかし、シャント抵抗への通電時において電流検出パターンが高周波ノイズの影響を受け、これにより電流検出回路による電流値の検出精度が悪化するという問題がある。

本発明は、上記課題に鑑みてなされたものであり、その目的は、抵抗体への通電により発生する高周波ノイズを低減することが可能な電子回路装置を提供することである。

本発明の一局面に係る電子回路装置（１，１Ｂ）は、第１面（１１，６１）と、前記第１面（１１，６１）と厚み方向に重なる第２面（１２，６２）と、を有する基板（１０，６０）と、前記第１面（１１，６１）に実装され、第１端子（２１）及び第２端子（２２）を有し、前記第１及び第２端子（２１，２２）間に通電されることにより高周波ノイズを発生する抵抗体（２０）と、前記第１面（１１，６１）に形成され、前記抵抗体（２０）に電流を流す第１回路パターン（３０）と、前記第２面（１２，６２）に形成され、前記第１回路パターン（３０）と電気的に接続され、前記厚み方向に前記抵抗体（２０）と重なり、かつ前記抵抗体（２０）に流れる電流（Ｉ１）と方向が逆でかつ同じ大きさの電流（Ｉ２）が流れる第１逆電流部（４１）を有する第２回路パターン（４０）と、を備えている。

上記電子回路装置（１，１Ｂ）では、抵抗体（２０）が実装される第１面（１１，６１）と厚み方向に重なる第２面（１２，６２）において第２回路パターン（４０）が形成され、かつ第２回路パターン（４０）は抵抗体（２０）に流れる電流（Ｉ１）と方向が逆でかつ同じ大きさの電流（Ｉ２）が流れる第１逆電流部（４１）を有している。これにより、抵抗体（２０）に流れる電流（Ｉ１）により発生する磁界（Ｂ１）を、第２回路パターン（４０）（第１逆電流部（４１））に流れる電流（Ｉ２）により発生する磁界（Ｂ２）によって打ち消すことができる。その結果、抵抗体（２０）に流れる電流（Ｉ１）より発生する磁界（Ｂ１）に起因して生じる高周波ノイズを低減することができる。

上記電子回路装置（１，１Ｂ）において、前記第１回路パターン（３０）は、第１電子素子（３）の端子（３Ａ）と前記抵抗体（２０）の前記第１端子（２１）とを電気的に接続する上流パターン（３１）を有していてもよい。前記第２回路パターン（４０）は、前記第１逆電流部（４１）に接続されるとともに前記厚み方向に前記上流パターン（３１）と重なり、かつ前記上流パターン（３１）に流れる電流（Ｉ１）と方向が逆の電流（Ｉ２）が流れる第２逆電流部（４２）をさらに有していてもよい。

上記構成では、第２逆電流部（４２）において上流パターン（３１）と方向が逆の電流（Ｉ２）を流すことにより相互インダクタンス（Ｍ）を発生させ、これにより上流パターン（３１）のインダクタンス（Ｌ１）を低減させることができる。そのため、抵抗体（２０）と第１電子素子（３）との距離を離した場合でも上流パターン（３１）におけるインダクタンスの増加を防ぐことが可能となり、回路設計におけるレイアウトの自由度が大きくなる。

上記電子回路装置（１，１Ｂ）において、前記抵抗体（２０）は、前記第１回路パターン（３０）を流れる電流を検出するためのシャント抵抗（２０）であってもよい。前記第１回路パターン（３０）は、前記抵抗体（２０）の前記第２端子（２２）と電気的に接続され、前記上流パターン（３１）と電気的に絶縁された下流パターン（３２）をさらに有していてもよい。上記電子回路装置（１）は、前記上流パターン（３１）と前記下流パターン（３２）との間に形成され、前記厚み方向に前記第１逆電流部（４１）と重なり、前記シャント抵抗（２０）の電圧を検出するための検出パターン（３３，３４）をさらに備えていてもよい。

上記構成では、検出パターン（３３，３４）を含む部分において、第１回路パターン（３０）を流れる電流（Ｉ１）に起因した磁界（Ｂ１）と第２回路パターン（４０）を流れる電流（Ｉ２）に起因した磁界（Ｂ２）とを互いに打ち消し合うように作用させることができる。これにより、検出パターン（３３，３４）において誘導起電力が発生し、電流検出精度が悪化することを防ぐことができる。

上記電子回路装置（１，１Ｂ）において、前記第１電子素子（３）は、スイッチング素子（Ｓ１）を有するインバータ（３）であってもよい。上記電子回路装置（１）は、前記抵抗体（２０）の前記第２端子（２２）側を前記スイッチング素子（Ｓ１）への電圧印加の基準電位として動作してもよい。

一般に、インバータ（３）のスイッチング素子（Ｓ１）に対して適正な電圧を印加する観点から、抵抗体（２０）とインバータ（３）との距離は小さくする必要がある。これに対して、上記電子回路装置（１）では、抵抗体（２０）とインバータ（３）との間のインダクタンス（Ｌ１）を相互インダクタンス（Ｍ）により低減することができる。そのため、上記電子回路装置（１）では、抵抗体（２０）とインバータ（３）との距離を離した場合でも、スイッチング素子（Ｓ１）に対して適正な電圧を印加することができる。

上記電子回路装置（１，１Ｂ）において、前記第２回路パターン（４０）は、前記第２逆電流部（４２）に接続されるとともに前記第２逆電流部（４２）と異なる方向に延在し、第２電子素子（５）の端子（５Ａ）に接続される端子接続部（４３）をさらに有していてもよい。

上記構成では、第２電子素子（５）の端子（５Ａ）に向かう方向に延在する端子接続部（４３）をさらに設けることにより、当該第２電子素子（５）が実装される位置の自由度をより大きくすることができる。

上記電子回路装置（１，１Ｂ）において、前記第２電子素子（５）は、電解コンデンサ（５）であってもよい。

上記構成では、他の電子素子との位置関係などを考慮して電解コンデンサ（５）が実装される位置を決めることができる。

上記電子回路装置（１）において、前記基板（１０，６０）は、両面基板（１０）であってもよい。前記第１面（１１）は、前記両面基板（１０）の一方の主面であってもよい。前記第２面（１２）は、前記両面基板（１０）における前記一方の主面と反対側の他方の主面であってもよい。

上記構成では、両面基板（１０）の両主面に第１及び第２回路パターン（３０，４０）をそれぞれ形成して上記電子回路装置（１）が作製されるため、多層基板を用いる場合に比べて作製プロセスがより簡易である。

上記電子回路装置（１Ｂ）において、前記基板（１０，６０）は、複数の層（６３，６４，６５，６６）が厚み方向に重なった多層基板（６０）であってもよい。前記第１面（６１）は、前記多層基板（６０）を構成する一つの層（６３）の主面であってもよい。前記第２面（６２）は、前記多層基板（６０）のうち前記一つの層（６３）を除いた他の層（６４）の主面であってもよい。

上記構成では、多層基板（６０）を構成する各層において第１及び第２回路パターン（３０，４０）を形成することができるため、両面基板（１０）を用いる場合に比べて上記電子回路装置（１）の構造設計の自由度がより大きくなる。

本発明によれば、抵抗体への通電により発生する高周波ノイズを低減することが可能な電子回路装置を提供することができる。

本発明の実施形態１に係る電子回路装置を備えた電力変換装置の構成を示す回路図である。 上記電子回路装置の構成を概略的に示す斜視図である。 図２中の線分ＩＩＩ−ＩＩＩに沿った上記電子回路装置の断面図である。 上記電子回路装置に電流を流したときに発生する相互インダクタンスを説明するための模式図である。 本発明の実施形態２に係る電子回路装置の構成を示す概略断面図である。 比較例の電子回路装置の構成を概略的に示す斜視図である。 図６中の線分ＶＩＩ−ＶＩＩに沿った上記電子回路装置の断面図である。 比較例の電子回路装置における主電流波形及び電流検出波形を示すグラフである。

以下、図面に基づいて、本発明の実施形態につき詳細に説明する。

（実施形態１）
［電力変換装置の構成］
まず、本発明の実施形態１に係る電子回路装置１を備えた電力変換装置２の構成について、図１を参照して説明する。図１は、電力変換装置２の構成を示す回路図である。

電力変換装置２は、商用交流電源からの入力交流電圧を所定の周波数を有する出力交流電圧に変換してモータＭに供給する装置である。モータＭは、埋込磁石同期モータであり、空気調和機の圧縮機の駆動に用いられる。電力変換装置２は、インバータ３（第１電子素子）と、コンバータ４と、電解コンデンサ５（第２電子素子）と、ノイズフィルタ６と、交流電源７と、電子回路装置１と、電流検出回路８と、を有している。

コンバータ４は、複数の整流素子８１，８２，８３，８４を有する整流回路である。コンバータ４は、交流電源７よりノイズフィルタ６を介して入力された交流電圧を直流電圧に変換する。コンバータ４は、第１配線Ｗ１及び第２配線Ｗ２によりインバータ３と電気的に接続されている。

電解コンデンサ５は、コンバータ４の出力を平滑化して直流電圧を生成する。電解コンデンサ５は、Ｎ端子５Ａと、Ｐ端子５Ｂと、を有している。Ｎ端子５Ａは第１配線Ｗ１に接続され、かつＰ端子５Ｂは第２配線Ｗ２に接続されている。

インバータ３は、電解コンデンサ５により生成された直流電圧を出力交流電圧に変換してモータＭに供給する。インバータ３は、Ｎ端子３Ａと、Ｐ端子３Ｂと、を有している。インバータ３は、インテリジェントパワーモジュール（ＩＰＭ）によって構成され、スイッチング素子Ｓ１と、当該スイッチング素子Ｓ１に対して逆並列に接続された還流ダイオードＤと、を有している。スイッチング素子Ｓ１は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などのパワー半導体素子である。

電子回路装置１は、モータＭに流れる電流を検出するためのシャント抵抗２０（抵抗体）を有し、配線Ｗ１に設けられている。シャント抵抗２０は、インバータ３側の第１配線Ｗ１に接続される第１端子２１と、電解コンデンサ５側の第１配線Ｗ１に接続される第２端子２２と、を有している。インバータ３を構成するＩＰＭ（ＩＧＢＴ）は、シャント抵抗２０の第２端子２２側をゲート電圧印加の基準電位として動作する。

第１配線Ｗ１におけるシャント抵抗２０の第１端子２１側及び第２端子２２側からは、検出パターン３３，３４が各々引き出されている。電流検出回路８は、検出パターン３３，３４において第１配線Ｗ１との接続部と反対側に接続されている。電流検出回路８は、シャント抵抗２０の電圧値と抵抗値とに基づいて当該シャント抵抗２０に流れる電流を検出する。電流検出回路８は、高周波ノイズ（オーバーシュートやリンギングなど）を除去するためのフィルタ回路（図示しない）や、シャント抵抗２０の電圧値を増幅するための増幅回路（図示しない）などを有している。

［電子回路装置の構成］
次に、上記電子回路装置１の詳細な構成について、図２及び図３を主に参照して説明する。図２は、電子回路装置１の全体構造を示した斜視図である。図３は、図２中の線分ＩＩＩ−ＩＩＩに沿った電子回路装置１の断面構造を示している。電子回路装置１は、基板１０と、第１及び第２端子２１，２２を有するシャント抵抗２０と、第１回路パターン３０と、第２回路パターン４０と、検出パターン３３，３４と、を有している。

基板１０は、ガラスエポキシなどの材料からなる絶縁基板である。基板１０は、両面基板であり、両面基板の一方の主面である第１面１１と、当該一方の主面と反対側の他方の主面である第２面１２と、を含む。第２面１２は、基板１０の厚み方向において第１面１１と重なる面である。基板１０は、第１面１１の平面視において、第１方向Ｄ１及び当該第１方向Ｄ１に対して垂直な第２方向Ｄ２に沿った外周辺を有する矩形の平板形状からなる。

第１回路パターン３０は、シャント抵抗２０に電流を流すための回路パターンであり、第１面１１に形成されている。第１回路パターン３０は、第１面１１に形成された上流パターン３１と、上流パターン３１との間に隙間Ｓを空けて第１面１１に形成され、当該上流パターン３１と電気的に絶縁された下流パターン３２と、を有している。

上流パターン３１は、銅、アルミニウム又はこれらの合金などの導電性材料からなり、第１面１１の平面視において四角形状を有している。上流パターン３１は、第１面１１において第１方向Ｄ１の中央部よりも一方の端面側に形成されている。上流パターン３１は、シャント抵抗２０の第１端子２１と、インバータ３のＮ端子３Ａとを電気的に接続している。つまり、上流パターン３１は、図１の回路図において、シャント抵抗２０の第１端子２１とインバータ３のＮ端子３Ａとの間における第１配線Ｗ１を構成している。

下流パターン３２は、上流パターン３１と同様の導電性材料からなり、かつ上流パターン３１と略同じ大きさの四角形状を有している。下流パターン３２は、第１面１１において第２方向Ｄ２に上流パターン３１と並んで形成されている。下流パターン３２は、シャント抵抗２０の第２端子２２と電気的に接続されている。下流パターン３２は、図１の回路図において、シャント抵抗２０の第２端子２２側に位置する第１配線Ｗ１の一部を構成している。

シャント抵抗２０は、モータＭに流れる電流を検出するためのものであり、第１面１１に実装されている。シャント抵抗２０は、略直方体形状の抵抗本体２３と、当該抵抗本体２３の下面に設けられた第１及び第２端子２１，２２とからなる。第１端子２１は半田付けなどにより上流パターン３１に接続され、第２端子２２は同様に半田付けなどにより下流パターン３２に接続されている。

シャント抵抗２０は、第１及び第２端子２１，２２間に通電されることにより電磁誘導の作用によって高周波ノイズを発生するものである。より詳細には、シャント抵抗２０を流れる第１電流Ｉ１に時間変化が生じると、当該第１電流Ｉ１の周りに形成される第１磁界Ｂ１に時間変化が生じ、その結果シャント抵抗２０の周囲に形成された導体（検出パターン３３，３４）においてノイズ電流が誘起される。

検出パターン３３，３４は、シャント抵抗２０の端子電圧を検出するためのものであり、第１面１１において上流パターン３１と下流パターン３２との間に挟まれるように形成されている。第１検出パターン３３は、上流パターン３１の外周の一部を成す上流辺３１Ａから下流パターン３２に向かってライン状に引き出された第１引出部３３Ａと、当該第１引出部３３Ａと略直交するようにライン状に延出する第１延出部３３Ｂと、を有している。第２検出パターン３４は、下流パターン３２の外周の一部を成す下流辺３２Ａ（上流辺３１Ａと略平行に対向する辺）から上流パターン３１に向かってライン状に引き出された第２引出部３４Ａと、当該第２引出部３４Ａと略直交するようにライン状に延出する第２延出部３４Ｂと、を有している。第１及び第２延出部３３Ｂ，３４Ｂは、第１方向Ｄ１に沿って略平行に延出しており、その延出端に電流検出回路８（図１）が配置されている。

第２回路パターン４０は、第１回路パターン３０と同様の導電性材料からなり、第２面１２に形成されている。第２回路パターン４０は、基板１０を厚み方向に貫通するビア５０により、第１回路パターン３０（下流パターン３２）と電気的に接続されている。第２回路パターン４０は、シャント抵抗２０に流れる第１電流Ｉ１（第１面１１側において上流パターン３１、シャント抵抗２０、下流パターン３２の順に流れる電流）と方向が逆でかつ同じ大きさの第２電流Ｉ２が流れる第１逆電流部４１及び第２逆電流部４２と、当該第２逆電流部４２に接続され、かつ電解コンデンサ５のＮ端子５Ａに接続された端子接続部４３と、を有している。つまり、第１回路パターン３０の下流パターン３２と第２回路パターン４０とにより、図１の回路図において、シャント抵抗２０の第２端子２２と電解コンデンサ５のＮ端子５Ａとの間における第１配線Ｗ１が構成されている。

第１逆電流部４１は、基板１０の厚み方向においてシャント抵抗２０、検出パターン３３，３４及び下流パターン３２と重なるように形成されている（図３）。つまり、第１逆電流部４１は、厚み方向において基板１０を挟んでシャント抵抗２０、検出パターン３３，３４及び下流パターン３２と対向するように形成されている。第１逆電流部４１は、第１方向Ｄ１における幅Ｗ２が下流パターン３２の幅Ｗ１と略同じであり、かつ下流パターン３２に対して第１方向Ｄ１における位置が略同じになるように形成されている。第１逆電流部４１は、ビア５０により下流パターン３２と電気的に接続されており、シャント抵抗２０側に向かって同じ幅Ｗ２で延在している。

第２逆電流部４２は、基板１０の厚み方向において上流パターン３１と重なるように形成されている（図３）。つまり、第２逆電流部４２は、厚み方向において基板１０を挟んで上流パターン３１と対向するように形成されている。第２逆電流部４２は、第１方向Ｄ１における幅Ｗ４が上流パターン３１の幅Ｗ３と略同じであり、かつ上流パターン３１に対して第１方向Ｄ１における位置が略同じになるように形成されている。第２逆電流部４２は、第１方向Ｄ１における幅Ｗ４が第１逆電流部４１の幅Ｗ２と同じであり、かつ第１逆電流部４１と接続されている。つまり、第２逆電流部４２は、第２方向Ｄ２に長手方向を有する長方形状の回路パターンを第１逆電流部４１とともに構成している（図２）。

端子接続部４３は、第２逆電流部４２の側部４２Ａに接続されている。端子接続部４３は、第１及び第２逆電流部４１，４２が延在する第２方向Ｄ２と異なり、第１方向Ｄ１に延在している。端子接続部４３は、第２逆電流部４２に接続される部分である第１接続部４３Ａと、第１接続部４３Ａよりも第２方向Ｄ２の幅が大きい第２接続部４３Ｂと、を有し、これらが互いに接続されることにより構成されている。端子接続部４３は、第２接続部４３Ｂにおいて電解コンデンサ５のＮ端子５Ａに接続されている。

［電子回路装置における電流の流れ］
次に、上記電子回路装置１における電流の流れについて、図２及び図３を参照して説明する。

まず、基板１０の第１面１１側において、インバータ３のＮ端子３Ａより上流パターン３１、シャント抵抗２０、下流パターン３２の順に右から左に向かって第１電流Ｉ１が流れる。このとき、第１電流Ｉ１の回りには、当該第１電流Ｉ１が流れる方向を進行方向としたときの右回りの向き（図２では反時計回りの向き）に第１磁界Ｂ１が発生する。この第１磁界Ｂ１は、検出パターン３３，３４を含む領域Ａにおいて、第２面１２から第１面１１に向かう方向（上向き）に発生する。

次に、下流パターン３２からビア５０を介して第２面１２側へ電流が流れる。そして、第２面１２側において、第１逆電流部４１、第２逆電流部４２の順に左から右に向かって第２電流Ｉ２が流れる。その後、電流の方向が第１方向Ｄ１に変更され、端子接続部４３を流れて電解コンデンサ５のＮ端子５Ａに至る。

第１逆電流部４１には、第１電流Ｉ１と方向が逆でかつ同じ大きさの第２電流Ｉ２が流れる。このとき、第２電流Ｉ２の回りには、第１電流Ｉ１と同様に、第２電流Ｉ２が流れる方向を進行方向としたときの右回りの向き（図２では時計回りの向き）に第２磁界Ｂ２が発生する。この第２磁界Ｂ２は、領域Ａにおいて第１面１１から第２面１２に向かう方向（下向き）、つまり第１磁界Ｂ１と逆方向に発生する。そのため、領域Ａにおいては、第１磁界Ｂ１と第２磁界Ｂ２とが互いに打消し合うように作用する。

また第２逆電流部４２にも、第１電流Ｉ１と方向が逆でかつ同じ大きさの第２電流Ｉ２が流れる。これにより、図４に示すようにシャント抵抗２０とインバータ３との間で相互インダクタンスＭが発生し、当該相互インダクタンスＭによりシャント抵抗２０とインバータ３との間（上流パターン３１）におけるインダクタンスＬ１が低減される（図４）。上流パターン３１において発生するインダクタンスをＬ１、第２逆電流部４２において発生するインダクタンスをＬ２とすると、インダクタンスの合計は、Ｌ１＋Ｌ２−２Ｍ、と表される。

＜作用効果＞
次に、上記電子回路装置１の作用効果について、比較例の電子回路装置と対比しながら説明する。図６は、比較例の電子回路装置１Ａの全体構成を示している。図７は、図６中の線分ＶＩＩ−ＶＩＩに沿った上記電子回路装置１Ａの断面構造を示している。

電子回路装置１Ａは、第１面１１０及び第２面１２０を有する絶縁性の基板１００と、第１面１１０に形成された第１回路パターン３００と、第１回路パターン３００と電気的に接続され、基板１００に実装されたシャント抵抗２００と、第１回路パターン３００から引き出された検出パターン３３０，３４０と、を有している。

図８は、シャント抵抗２００に流れる主電流Ｉ１００の波形、及びシャント抵抗２００による電流検出波形を示している。図８のグラフ中、横軸は時間を示し、縦軸は電流値を示している。図８中、（Ａ）は主電流Ｉ１００の波形を示し、（Ｂ）は高周波ノイズの影響を受けた場合のシャント抵抗２００による電流検出波形を示し、（Ｃ）はフィルタ回路によりノイズが除去された場合のシャント抵抗２００による電流検出波形を示している。

シャント抵抗２００では、主電流Ｉ１００の立ち上がり時にオーバーシュートが発生し（図８（Ａ））、これにより電流値が大きく時間変化する。このため、シャント抵抗２００の周囲に形成された検出パターン３３０，３４０を含む領域Ａ１において、当該主電流Ｉ１００に起因して発生する磁界Ｂ１００が時間変化する。磁界Ｂ１００は、領域Ａ１において、図６に示すように第２面１２０から第１面１１０に向かう向き（反時計回りの向き）に発生する。この磁界Ｂ１００の変化を受けて検出パターン３３０，３４０において誘導起電力が発生し、主電流Ｉ１００のオーバーシュートに対応してノイズ電流が発生する。その結果、シャント抵抗２００による電流検出値が大きく変化し（図８（Ｂ））、電流検出精度が悪化してしまう。

これに対して、上記本実施形態に係る電子回路装置１では、シャント抵抗２０が実装される第１面１１と厚み方向に重なる第２面１２において第２回路パターン４０が形成され、かつ第２回路パターン４０はシャント抵抗２０に流れる第１電流Ｉ１と方向が逆でかつ同じ大きさの第２電流Ｉ２が流れる第１逆電流部４１を有している。これにより、シャント抵抗２０に流れる第１電流Ｉ１により発生する第１磁界Ｂ１を、第１逆電流部４１に流れる第２電流Ｉ２により発生する第２磁界Ｂ２により打ち消すことができる。その結果、第１磁界Ｂ１に起因して生じる高周波ノイズにより電流の検出精度が悪化することを防ぐことができる。

上記電子回路装置１において、第１回路パターン３０は、インバータ３のＮ端子３Ａとシャント抵抗２０の第１端子２１とを電気的に接続する上流パターン３１を有している。また第２回路パターン４０は、基板１０の厚み方向に上流パターン３１と重なり、かつ上流パターン３１に流れる第１電流Ｉ１と方向が逆の第２電流Ｉ２が流れる第２逆電流部４２を有している。

これにより、シャント抵抗２０とインバータ３との間に相互インダクタンスＭを発生させ、これらの間において発生するインダクタンスＬ１を低減させることができる（図４）。そのため、シャント抵抗２０とインバータ３との距離を離した場合でも、インダクタンスＬ１の増加が抑制され、回路設計におけるレイアウト上の制約をより少なくすることができる。例えば、上流パターン３１の面積をより大きくすることも可能となり、これにより放熱性をより向上させることができる。

上記電子回路装置１において、第１回路パターン３０は、シャント抵抗２０の第２端子２２と電気的に接続され、上流パターン３１と電気的に絶縁された下流パターン３２を有している。また上記電子回路装置１は、上流パターン３１と下流パターン３２との間に形成され、基板１０の厚み方向に第１逆電流部４１と重なり、シャント抵抗２０の電圧を検出するための検出パターン３３，３４を有している。

上記電子回路装置１では、検出パターン３３，３４を含む領域Ａにおいて、第１電流Ｉ１より発生する第１磁界Ｂ１と第２電流Ｉ２より発生する第２磁界Ｂ２とを互いに打ち消し合うように作用させることができる。これにより、検出パターン３３，３４において誘導起電力が発生し、電流検出精度が悪化することを防ぐことができる。

上記電子回路装置１は、シャント抵抗２０の第２端子２２側をスイッチング素子Ｓ１へのゲート電圧印加の基準電位として動作する。

通常、シャント抵抗２０とインバータ３との間の距離は、インダクタンスを低減してスイッチング素子Ｓ１に対して適正な電圧を印加する観点から、小さくなるように設計される必要がある。これに対して、上記電子回路装置１では、シャント抵抗２０とインバータ３との間において発生するインダクタンスＬ１を相互インダクタンスＭにより低減することができる。そのため、シャント抵抗２０とインバータ３との距離を大きくした場合でも、スイッチング素子Ｓ１に対して適正な電圧を印加することができる。

上記電子回路装置１において、第２回路パターン４０は、第２逆電流部４２と異なる方向に延在し、電解コンデンサ５のＮ端子５Ａに接続される端子接続部４３を有している。これにより、電解コンデンサ５が実装される位置の自由度をより大きくすることができる。つまり、他の電子素子との位置関係などを考慮して電解コンデンサ５が実装される位置を適宜決定することができる。

上記電子回路装置１において、基板１０は両面基板である。よって、両面基板の両主面に第１及び第２回路パターン３０，４０をそれぞれ形成して上記電子回路装置１が作製されるため、多層基板を用いる場合に比べて作製プロセスがより簡易である。

（実施形態２）
次に、本発明の他の実施形態である実施形態２に係る電子回路装置１Ｂの構成について、図５を参照して説明する。実施形態２に係る電子回路装置１Ｂは、基本的には上記実施形態１に係る電子回路装置１と同様の構成を有し、かつ同様の効果を奏する。しかし、実施形態２に係る電子回路装置１Ｂは、基板の構成において上記実施形態１に係る電子回路装置１とは異なっている。

電子回路装置１Ｂは、両面基板である基板１０（図３）と異なり、複数（４つ）の層６３，６４，６５，６６が厚み方向に重なった多層基板である基板６０を有している。第１層６３の主面である第１面６１には第１回路パターン３０（上流パターン３１及び下流パターン３２）が形成されており、当該第１層６３の直下に位置する第２層６４の主面である第２面６２には第２回路パターン４０が形成されている。第２回路パターン４０は、ビア７０により第１回路パターン３０と電気的に接続されている。シャント抵抗２０は、第１端子２１が上流パターン３１に接続され、かつ第２端子２２が下流パターン３２に接続された状態で第１面６１に実装されている。第２回路パターン４０は、基板６０の厚み方向においてシャント抵抗２０と重なる第１逆電流部４１を含むように形成されている。

上記電子回路装置１Ｂでは、図５中矢印に示すように、第１面６１側において上流パターン３１、シャント抵抗２０、下流パターン３２の順に電流が流れ、その後第２面６２側において第２回路パターン４０に同じ大きさでかつ方向が逆の電流が流れる。これにより、上記実施形態１の場合と同様に、第１面６１側を流れる電流と第２面６２側を流れる電流とにより発生する磁界を互いに打ち消し合うように作用させて高周波ノイズを低減し、シャント抵抗２０による電流検出精度の悪化を防ぐことができる。

なお、上記電子回路装置１Ｂにおいて、第２回路パターン４０は、第１層６３の真下に位置する第２層６４に形成される場合に限定されず、第１層６３との間に第２層６４を挟む第３層６５に形成されてもよいし、第１層６３との間に第２及び第３層６４，６５を挟む第４層６６に形成されてもよいし、その形成位置は特に限定されない。また多層基板である基板６０の層数も特に限定されない。

＜変形例＞
最後に、上記実施形態１及び２の変形例について説明する。

上記電子回路装置１，１Ｂにおいて、シャント抵抗２０以外の抵抗体であって、端子間の通電により高周波ノイズを発生するものが用いられてもよい。

上記電子回路装置１において、第２逆電流部４２及び端子接続部４３が省略されてもよい。

今回開示された実施形態及びその変形例は、全ての点で例示であって、制限的なものではないと解されるべきである。本発明の範囲は、上記した説明ではなくて特許請求の範囲により示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

１，１Ｂ 電子回路装置、３ インバータ（第１電子素子）、３Ａ，５Ａ Ｎ端子（端子）、５ 電解コンデンサ（第２電子素子）、１０，６０ 基板、１１，６１ 第１面、１２，６２ 第２面、２０ 抵抗体（シャント抵抗）、２１ 第１端子、２２ 第２端子、３０ 第１回路パターン、３１ 上流パターン、３２ 下流パターン、３３，３４ 検出パターン、４０ 第２回路パターン、４１ 第１逆電流部、４２ 第２逆電流部、４３ 端子接続部、６３ 第１層、６４ 第２層、６５ 第３層、６６ 第４層、Ｉ１ 第１電流（電流）、Ｉ２ 第２電流（電流）、Ｓ１ スイッチング素子

Claims (8)

1. 第１面（１１，６１）と、前記第１面（１１，６１）と厚み方向に重なる第２面（１２，６２）と、を有する基板（１０，６０）と、
   前記第１面（１１，６１）に実装され、第１端子（２１）及び第２端子（２２）を有し、前記第１及び第２端子（２１，２２）間に通電されることにより高周波ノイズを発生する抵抗体（２０）と、
   前記第１面（１１，６１）に形成され、前記抵抗体（２０）に電流を流す第１回路パターン（３０）と、
   前記第２面（１２，６２）に形成され、前記第１回路パターン（３０）と電気的に接続され、前記厚み方向に前記抵抗体（２０）と重なり、かつ前記抵抗体（２０）に流れる電流（Ｉ１）と方向が逆でかつ同じ大きさの電流（Ｉ２）が流れる第１逆電流部（４１）を有する第２回路パターン（４０）と、を備えた、電子回路装置（１，１Ｂ）。
2. 前記第１回路パターン（３０）は、第１電子素子（３）の端子（３Ａ）と前記抵抗体（２２）の前記第１端子（２１）とを電気的に接続する上流パターン（３１）を有し、
   前記第２回路パターン（４０）は、前記第１逆電流部（４１）に接続されるとともに前記厚み方向に前記上流パターン（４１）と重なり、かつ前記上流パターン（４１）に流れる電流（Ｉ１）と方向が逆の電流（Ｉ２）が流れる第２逆電流部（４２）をさらに有する、請求項１に記載の電子回路装置（１，１Ｂ）。
3. 前記抵抗体（２０）は、前記第１回路パターン（３０）を流れる電流を検出するためのシャント抵抗（２０）であり、
   前記第１回路パターン（３０）は、前記抵抗体（２０）の前記第２端子（２２）と電気的に接続され、前記上流パターン（３１）と電気的に絶縁された下流パターン（３２）をさらに有し、
   前記上流パターン（３１）と前記下流パターン（３２）との間に形成され、前記厚み方向に前記第１逆電流部（４１）と重なり、前記シャント抵抗（２０）の電圧を検出するための検出パターン（３３，３４）をさらに備えた、請求項２に記載の電子回路装置（１，１Ｂ）。
4. 前記第１電子素子（３）は、スイッチング素子（Ｓ１）を有するインバータ（３）であり、
   前記抵抗体（２０）の前記第２端子（２２）側を前記スイッチング素子（Ｓ１）への電圧印加の基準電位として動作する、請求項２又は３に記載の電子回路装置（１，１Ｂ）。
5. 前記第２回路パターン（４０）は、前記第２逆電流部（４２）に接続されるとともに前記第２逆電流部（４２）と異なる方向に延在し、第２電子素子（５）の端子（５Ａ）に接続される端子接続部（４３）をさらに有する、請求項２〜４の何れか１項に記載の電子回路装置（１，１Ｂ）。
6. 前記第２電子素子（５）は、電解コンデンサ（５）である、請求項５に記載の電子回路装置（１，１Ｂ）。
7. 前記基板（１０，６０）は、両面基板（１０）であり、
   前記第１面（１１）は、前記両面基板（１０）の一方の主面であり、
   前記第２面（１２）は、前記両面基板（１０）における前記一方の主面と反対側の他方の主面である、請求項１〜６の何れか１項に記載の電子回路装置（１）。
8. 前記基板（１０，６０）は、複数の層（６３，６４，６５，６６）が厚み方向に重なった多層基板（６０）であり、
   前記第１面（６１）は、前記多層基板（６０）を構成する一つの層（６３）の主面であり、
   前記第２面（６２）は、前記多層基板（６０）のうち前記一つの層（６３）を除いた他の層（６４）の主面である、請求項１〜６の何れか１項に記載の電子回路装置（１Ｂ）。

Images