JP7310588B2

JP7310588B2 - 半導体装置及びその製造方法

Info

Publication number: JP7310588B2
Application number: JP2019227553A
Authority: JP
Inventors: 千広田所
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-12-17
Filing date: 2019-12-17
Publication date: 2023-07-19
Anticipated expiration: 2039-12-17
Also published as: JP2021097138A

Description

本発明は、インバータ装置等に用いられる半導体装置及びその製造方法に関する。

リーク電流を防止し、順方向電圧を低減するために活性領域の構造を工夫したショットキーダイオードが提案されている（例えば、特許文献１参照）。ただし、活性領域より外側の終端領域については考慮されていない。

特開２０００－５８８７６号公報

インバータ装置のリカバリー時にダイオードに逆方向電圧がかかるとバルク内に空乏層が広がる。その空乏層周辺に存在する電子のキャリアが吐き出されてリカバリー電流が流れ、リカバリー損失が発生する。空乏層は活性領域から終端領域のチャンネルストッパまで横方向に広がる。ただし、活性領域の最外周のｐ型領域からある角度で空乏領域が狭くなっていく。終端に行くほど電子が移動する距離が長くなるため、活性領域よりもキャリアが吐き出される時間が長くなる。従って、リカバリー電流が流れる時間が長くなるため、リカバリー損失が増加するという問題があった。

本発明は、上述のような課題を解決するためになされたもので、その目的はリカバリー損失を低減することができる半導体装置及びその製造方法を得るものである。

本発明に係る半導体装置は、半導体基板と、活性領域において前記半導体基板の上に形成された第１のｎ型バッファ層と、前記活性領域より外側の終端領域において前記半導体基板の上に形成された第２のｎ型バッファ層と、前記第１のｎ型バッファ層と前記第２のｎ型バッファ層の上に形成されたｎ型ドリフト層と、前記活性領域において前記ｎ型ドリフト層に形成されたダイオード構造と、前記終端領域において前記半導体基板の上に前記第２のｎ型バッファ層よりも前記活性領域から離れて形成され、前記第２のｎ型バッファ層より高い不純物濃度を持つ第３のｎ型バッファ層とを備え、前記第１のｎ型バッファ層は前記ｎ型ドリフト層より高い不純物濃度を持ち、前記第２のｎ型バッファ層は前記第１のｎ型バッファ層より高い不純物濃度を持つことを特徴とする。

本発明では、活性領域の第１のｎ型バッファ層より高い不純物濃度を持つ第２のｎ型バッファ層を終端領域に形成する。このため、終端領域においてｎ型ドリフト層内の空乏層と第２のｎ型バッファ層の距離が狭くなり、キャリアの濃度勾配が緩やかになる。これにより、リカバリー時にキャリアが抜けやすくなるため、リカバリー損失を低減することができる。

実施の形態１に係る半導体装置を示す断面図である。実施の形態２に係る半導体装置を示す断面図である。実施の形態３に係る半導体装置を示す断面図である。実施の形態４に係る半導体装置の製造方法を示す断面図である。実施の形態４に係る半導体装置の製造方法を示す断面図である。実施の形態５に係る半導体装置の製造方法を示す断面図である。実施の形態５に係る半導体装置の製造方法を示す断面図である。実施の形態６に係る半導体装置の製造方法を示す断面図である。実施の形態６に係る半導体装置の製造方法を示す断面図である。実施の形態６に係る半導体装置の製造方法を示す断面図である。

実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る半導体装置を示す断面図である。半導体装置は、活性領域と、活性領域より外側の終端領域とを有する。活性領域は、半導体装置の動作時に電流が流れるセル部である。終端領域はガードリング構造である。ただし、終端領域は、ガードリング構造に限らず、ＪＴＥ構造又はＲＥＳＵＲＦ構造でもよい。ＪＴＥ構造は、横方向に空乏層を伸ばすようにｐ型層をある間隔で配置した構造である。ＲＥＳＵＲＦ構造は、ｎ－型ドリフト層がｐ型層上に形成され空乏層が上下にも伸びるようにして電界緩和を図った構造である。

活性領域においてｎ＋型基板１の上にｎ型バッファ層２が形成されている。終端領域においてｎ＋型基板１の上にｎ＋型バッファ層３が形成されている。ｎ－型ドリフト層４がｎ型バッファ層２とｎ＋型バッファ層３の上に形成されている。

活性領域においてｎ－型ドリフト層４の表面にｐ型層５が形成されている。活性領域の外周部において、ガードリング層６がｎ－型ドリフト層４の表面に形成されている。ガードリング層６は、ｐ型層６ａと、ｐ型層６ａの表面に形成されたｐ^＋型層６ｂとを有する。ガードリング層６の外端部が活性領域と終端領域の境界である。ガードリング層６の上に酸化膜７が形成されている。

活性領域においてショットキー電極８がｎ－型ドリフト層４の上面にショットキー接合されてダイオード構造が形成されている。ここで、ｐ型層５が無いショットキーダイオードでは、電流が大きくなると単純に抵抗が上がってＶＦが高くなるので、電流ＩＦ×電圧ＶＦのパワーでチップの破壊が起きる。これに対して、ｐ型層５を形成したＪＢＳ構造では、ＰＮ構造の方に電流が流れるようになり、伝導度変調が起きるので大電流領域で電圧ＶＦが下がりパワーを低減できる。このため、突入電流のような大電流が流れた時にチップが破壊され難くなる。また、ガードリング層６を設けることで空乏層が外側に伸び、電界集中が緩和されるため、高ｄｖ／ｄｔに対する耐量を上げることができる。

ショットキー電極８の上に表面電極９が形成されている。表面電極９の外周部と酸化膜７を表面保護膜１０が覆っている。ｎ＋型基板１の下面に裏面電極１１が形成されている。なお、ショットキー電極８の材質はＴｉ、表面電極９の材質はＡｌＳｉ、裏面電極１１の材質はＴｉ／Ｎｉ／Ａｕである。

ｎ型バッファ層２はｎ－型ドリフト層４より高い不純物濃度を持つ。ｎ＋型バッファ層３はｎ型バッファ層２より高い不純物濃度を持つ。なお、ｎ＋型基板１とｎ＋型バッファ層３の不純物濃度は同程度である。

リカバリー時にダイオードに逆方向電圧がかかるとバルク内に空乏層１２が広がる。空乏層１２はｎ＋型バッファ層３に当たったところから終端領域に緩い孤を描いて伸びる。この時の空乏層１２の大まかな角度をθとする。ｎ＋型バッファ層３を設ける終端領域の横方向の長さをＬとする。ｎ＋型バッファ層３の厚みをαとする。ｎ－型ドリフト層４の厚みをｇとする。ｇ’をｇ’＝Ｌ×θと定義すると、ｇ’＋α≦ｇの関係が成り立つ。

本実施の形態に係る半導体装置の製造方法として、まずｎ＋型基板１の上にｎ型バッファ層２を形成する。ｎ－型ドリフト層４をエピタキシャル成長させる前に、注入マスクを使用して終端領域のｎ型バッファ層２に選択的にｎ型の不純物を注入する。次に、ｎ－型ドリフト層４のエピタキシャル成長とともに不純物を拡散させてｎ＋型バッファ層３を形成する。複数回の注入を行うことでｎ＋型バッファ層３の濃度と深さを所望の値に調整することができる。

以上説明したように、本実施の形態では、活性領域のｎ型バッファ層２より高い不純物濃度を持つｎ＋型バッファ層３を終端領域に形成する。このため、終端領域においてｎ－型ドリフト層４内の空乏層１２とｎ＋型バッファ層３の距離が狭くなり、キャリアの濃度勾配が緩やかになる。これにより、リカバリー時にキャリアが抜けやすくなるため、リカバリー損失を低減することができる。

実施の形態２．
図２は、実施の形態２に係る半導体装置を示す断面図である。ｎ＋型バッファ層３より高い不純物濃度を持つｎ＋＋型バッファ層１３が、終端領域においてｎ＋型基板１の上にｎ＋型バッファ層３よりも活性領域から離れて形成されている。ｎ＋＋型バッファ層１３の不純物濃度はｎ＋型基板１よりも大きい。ｎ＋＋型バッファ層１３の上にｎ－型ドリフト層４が形成されている。

このように活性領域から遠い部分に高濃度のｎ＋＋型バッファ層１３を配置することすることで活性領域から遠い部分のキャリアがより抜けやすくなるため、実施の形態１よりもリカバリー損失を低減することができる。その他の構成及び効果は実施の形態１と同様である。

実施の形態３．
図３は、実施の形態３に係る半導体装置を示す断面図である。ｎ＋型層１４が、終端領域においてｎ－型ドリフト層４の下部に形成され、ｎ＋型バッファ層３に連接している。ｎ＋型層１４は、ｎ型バッファ層２より高い不純物濃度を持ち、活性領域から離れるほど厚みが厚くなる。これにより、活性領域から遠い部分で空乏層１２とｎ＋型層１４の距離が狭くなりキャリアが抜けやすくなるため、実施の形態１よりもリカバリー損失を低減することができる。その他の構成及び効果は実施の形態１と同様である。なお、ｎ＋型バッファ層３とｎ＋型層１４の不純物濃度は互いに同じでなくてもよい。

実施の形態４．
図４及び図５は、実施の形態４に係る半導体装置の製造方法を示す断面図である。まず、図４に示すように、終端領域においてｎ＋型基板１の上面にｎ型の不純物１５を第１のエネルギーで選択的に注入する。この際に、活性領域ではｎ＋型基板１をフォトレジスト等のマスクパターン（不図示）で覆って不純物１５を注入しないようにする。

次に、図５に示すように、活性領域と終端領域の両方においてｎ＋型基板１の上にｎ型バッファ層２とｎ－型ドリフト層４を順にエピタキシャル成長させる。エピタキシャル成長と共に不純物１５をｎ＋型基板１からｎ型バッファ層２に熱拡散させて、終端領域に高濃度のｎ＋型バッファ層３を形成する。その後にｐ型層５等を形成することで実施の形態１に係る半導体装置が製造される。

以上説明したように、本実施の形態では、不純物注入で高濃度のｎ＋型バッファ層３を形成する。これにより、エピタキシャル成長を複数回行ってｎ＋型バッファ層３を形成する場合に比べて製造コストを低減することができる。

実施の形態５．
図６及び図７は、実施の形態５に係る半導体装置の製造方法を示す断面図である。まず、実施の形態１と同様に終端領域においてｎ＋型基板１の上面にｎ型の不純物１５を第１のエネルギーで選択的に注入する。次に、図６に示すように、終端領域のうち前記活性領域から離れた領域においてｎ＋型基板１の上面にｎ型の不純物１６を第２のエネルギーで選択的に注入する。なお、第１のエネルギーと第２のエネルギーは同一でもよいし、異なっていてもよい。

次に、図７に示すように、活性領域と終端領域の両方においてｎ＋型基板１の上にｎ型バッファ層２とｎ－型ドリフト層４を順にエピタキシャル成長させる。エピタキシャル成長と共に不純物１５をｎ＋型基板１からｎ型バッファ層２に熱拡散させて、終端領域に高濃度のｎ＋型バッファ層３を形成する。さらに、エピタキシャル成長と共に不純物１５，１６をｎ＋型基板１からｎ型バッファ層２に熱拡散させて終端領域に、ｎ＋型バッファ層３より高い不純物濃度を持つｎ＋＋型バッファ層１３を形成する。その後の工程は実施の形態４と同様である。これにより、実施の形態２に係る半導体装置が製造される。不純物注入でｎ＋＋型バッファ層１３を形成することで、エピタキシャル成長を複数回行ってｎ＋＋型バッファ層１３を形成する場合に比べて製造コストを低減することができる。

実施の形態６．
図８－１０は、実施の形態６に係る半導体装置の製造方法を示す断面図である。ｎ－型ドリフト層４を形成する工程までは実施の形態１と同様である。次に、図８に示すように、終端領域のうち活性領域から離れた領域においてｎ－型ドリフト層４の上面側からｎ－型ドリフト層４の下部にｎ型の不純物１７を第３のエネルギーで注入する。次に、図９に示すように、終端領域のうち活性領域から更に離れた領域においてｎ－型ドリフト層４の上面側からｎ－型ドリフト層４の下部にｎ型の不純物１８を第４のエネルギーで注入する。第４のエネルギーは第３のエネルギーよりも小さいため、不純物１８は不純物１７よりもｎ－型ドリフト層４に上面から浅い箇所に注入される。このようにして、終端領域においてｎ－型ドリフト層４の上面側からｎ－型ドリフト層４の下部にｎ型の不純物１７，１８を階段状に注入する。

次に、図１０に示すように、不純物１７，１８を活性化させて、ｎ＋型バッファ層３に連接し、ｎ型バッファ層２より高い不純物濃度を持ち、活性領域から離れるほど厚みが厚くなるｎ＋型層１４を形成する。その後の工程は実施の形態４と同様である。これにより、実施の形態３に係る半導体装置が製造される。不純物注入でｎ＋型層１４を形成することで、エピタキシャル成長を複数回行ってｎ＋型層１４を形成する場合に比べて製造コストを低減することができる。

なお、実施の形態１－６として、本発明を炭化珪素からなるショットキーバリアダイオードに適用した場合について説明したが、これに限らず本発明はシリコンからなるダイオードにも適用することができる。ただし、炭化珪素の場合と耐圧が同じだとすると、シリコンの場合はドリフト層の厚みが１０倍程度と厚くなるため、実施の形態６のｎ＋型層１４を形成するために注入と拡散を何回も実施しなければならなくなる。

また、炭化珪素半導体装置は、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された炭化珪素半導体装置を用いることで、この炭化珪素半導体装置を組み込んだ半導体モジュールも小型化・高集積化できる。また、炭化珪素半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、炭化珪素半導体装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。

１ｎ＋型基板（半導体基板）、２ｎ型バッファ層（第１のｎ型バッファ層）、３ｎ＋型バッファ層（第２のｎ型バッファ層）、４ｎ－型ドリフト層（ｎ型ドリフト層）、１３ｎ＋＋型バッファ層（第３のｎ型バッファ層）、１４ｎ＋型層（ｎ型層）、１５－１８不純物

Claims

半導体基板と、
活性領域において前記半導体基板の上に形成された第１のｎ型バッファ層と、
前記活性領域より外側の終端領域において前記半導体基板の上に形成された第２のｎ型バッファ層と、
前記第１のｎ型バッファ層と前記第２のｎ型バッファ層の上に形成されたｎ型ドリフト層と、
前記活性領域において前記ｎ型ドリフト層に形成されたダイオード構造と、
前記終端領域において前記半導体基板の上に前記第２のｎ型バッファ層よりも前記活性領域から離れて形成され、前記第２のｎ型バッファ層より高い不純物濃度を持つ第３のｎ型バッファ層とを備え、
前記第１のｎ型バッファ層は前記ｎ型ドリフト層より高い不純物濃度を持ち、
前記第２のｎ型バッファ層は前記第１のｎ型バッファ層より高い不純物濃度を持つことを特徴とする半導体装置。
前記半導体装置は炭化珪素半導体装置であることを特徴とする請求項１に記載の半導体装置。
活性領域より外側の終端領域において半導体基板の上面にｎ型の第１の不純物を注入する工程と、
前記活性領域と前記終端領域の両方において前記半導体基板の上に第１のｎ型バッファ層とｎ型ドリフト層を順にエピタキシャル成長させ、エピタキシャル成長と共に前記第１の不純物を前記半導体基板から前記第１のｎ型バッファ層に熱拡散させて前記終端領域に第２のｎ型バッファ層を形成する工程と、
前記活性領域において前記ｎ型ドリフト層にダイオード構造を形成する工程とを備え、
前記第１のｎ型バッファ層は前記ｎ型ドリフト層より高い不純物濃度を持ち、
前記第２のｎ型バッファ層は前記第１のｎ型バッファ層より高い不純物濃度を持つことを特徴とする半導体装置の製造方法。
前記終端領域のうち前記活性領域から離れた領域において前記半導体基板の上面にｎ型の第２の不純物を注入する工程と、
前記エピタキシャル成長と共に前記第１の不純物及び前記第２の不純物を前記半導体基板から前記第１のｎ型バッファ層に熱拡散させて前記終端領域に、前記第２のｎ型バッファ層より高い不純物濃度を持つ第３のｎ型バッファ層を形成する工程とを更に備えることを特徴とする請求項３に記載の半導体装置の製造方法。
前記終端領域において前記ｎ型ドリフト層の上面側から前記ｎ型ドリフト層の下部にｎ型の第２の不純物を階段状に注入する工程と、
前記第２の不純物を活性化させて、前記第２のｎ型バッファ層に連接し、前記第１のｎ型バッファ層より高い不純物濃度を持ち、前記活性領域から離れるほど厚みが厚くなるｎ型層を形成する工程とを更に備えることを特徴とする請求項３に記載の半導体装置の製造方法。