JP7310555B2

JP7310555B2 - 電力変換回路

Info

Publication number: JP7310555B2
Application number: JP2019204123A
Authority: JP
Inventors: 裕司福田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2019-11-11
Filing date: 2019-11-11
Publication date: 2023-07-19
Anticipated expiration: 2039-11-11
Also published as: JP2021078264A

Description

本明細書に開示の技術は、電力変換回路に関する。

特許文献１に開示の電力変換回路は、高電位配線と低電位配線の間に直列に接続された第１スイッチング素子と第２スイッチング素子を有する。第２スイッチング素子をオンすると、第１スイッチング素子に対する印加電圧が上昇する。このとき、第１スイッチング素子でリンギング（印加電圧の振動）が生じる。特許文献１の技術では、第１スイッチング素子の印加電圧が上昇する期間の一部で第２スイッチング素子のゲート電圧を上昇させる。これによって、リンギングを抑制する。

特開２０１３－１６２５９０号公報

特許文献１の技術では、第１スイッチング素子と第２スイッチング素子の両方のゲート電圧を閾値以上に制御する期間がある。このため、この期間内に、第１スイッチング素子と第２スイッチング素子を介して高電位配線と低電位配線の間が短絡し、短絡電流によって電力変換回路に高い負荷が加わるおそれがある。本明細書では、高電位配線と低電位配線の間の短絡を防止しながら、リンギングを抑制する技術を提案する。

本明細書が開示する電力変換回路は、高電位配線と、低電位配線と、前記高電位配線と前記低電位配線の間に直列に接続された第１スイッチング素子及び第２スイッチング素子と、第３スイッチング素子とコンデンサが直列に接続された直列回路であって前記第１スイッチング素子に対して並列に接続されている直列回路と、前記第３スイッチング素子を制御する制御回路、を有している。前記第２スイッチング素子をターンオンするときに、前記第１スイッチング素子に対する印加電圧が、第１電圧からピーク電圧に上昇し、その後、前記ピーク電圧から前記第１電圧よりも高い第２電圧に低下して前記第２電圧で安定するように変化する。前記制御回路が、前記印加電圧が前記ピーク電圧に達する前のタイミングから前記ピーク電圧に達したタイミングまたはそれ以降のタイミングまで前記第３スイッチング素子をオン状態に維持し、前記印加電圧が前記ピーク電圧に達した後であって前記第２電圧で安定する前のタイミングで前記第３スイッチング素子をオフする。

この電力変換回路では、第２スイッチング素子のターンオンによって第１スイッチング素子に対する印加電圧がピーク電圧に向かって上昇するときに、第３スイッチング素子をオンする。第３スイッチング素子は一定のオン抵抗を有するので、第３スイッチング素子とコンデンサの直列回路はスナバ回路として動作する。このため、第３スイッチング素子がオンすることで、第１スイッチング素子でのリンギングが抑制される。また、第１スイッチング素子の印加電圧が第２電圧で安定するタイミングよりも前に第３スイッチング素子をオフするので、第３スイッチング素子をオフすると速やかに第１スイッチング素子の印加電圧が第２電圧に安定する。これによって、ターンオフ損失が抑制される。また、上記のように第２スイッチング素子と第３スイッチング素子を同時にオン状態としても、コンデンサによって高電位配線と低電位配線の間の短絡が防止される。以上に説明したように、この電力変換回路によれば、高電位配線と低電位配線の間の短絡を防止しながらリンギングを抑制することができる。

電力変換回路１０の回路図。メインスイッチング素子２２をターンオンするときの各値の変化を示すグラフ。メインスイッチング素子２２をターンオフするときの各値の変化を示すグラフ。変形例の電力変換回路路の回路図。

図１に示す実施形態の電力変換回路１０は、メインスイッチング素子２１とメインスイッチング素子２２を有している。メインスイッチング素子２１とメインスイッチング素子２２は、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。電力変換回路１０は、高電位配線１２と低電位配線１４（グランド配線）と出力配線１６を有している。高電位配線１２と低電位配線１４の間に、メインスイッチング素子２１とメインスイッチング素子２２が直列に接続されている。メインスイッチング素子２１のドレインは、高電位配線１２に接続されている。メインスイッチング素子２１のソースは、出力配線１６に接続されている。メインスイッチング素子２２のドレインは、出力配線１６に接続されている。メインスイッチング素子２２のソースは、低電位配線１４に接続されている。図示していないが、出力配線１６は、モータに接続されている。メインスイッチング素子２１とメインスイッチング素子２２は、インバータ回路の一部を構成している。高電位配線１２と低電位配線１４の間には、高電位配線１２が高電位となる向きで直流電圧ＶＨが印加されている。出力配線１６の電位は、メインスイッチング素子２１とメインスイッチング素子２２の動作によって変化する。インバータ回路は、高電位配線１２と低電位配線１４の間に印加される直流電力を交流電力に変換し、交流電力をモータに供給する。

メインスイッチング素子２１に対して並列に、メイン還流ダイオード３１が接続されている。メイン還流ダイオード３１のアノードは、メインスイッチング素子２１のソースに接続されている。メイン還流ダイオード３１のカソードは、メインスイッチング素子２１のドレインに接続されている。メインスイッチング素子２２に対して並列に、メイン還流ダイオード３２が接続されている。メイン還流ダイオード３２のアノードは、メインスイッチング素子２２のソースに接続されている。メイン還流ダイオード３２のカソードは、メインスイッチング素子２２のドレインに接続されている。

メインスイッチング素子２１に対して並列に、サブスイッチング素子４１とコンデンサ４３の直列回路が接続されている。サブスイッチング素子４１は、ＭＯＳＦＥＴである。サブスイッチング素子４１のドレインは、高電位配線１２に接続されている。サブスイッチング素子４１のソースは、コンデンサ４３の一方の端子に接続されている。コンデンサ４３の他方の端子は、出力配線１６に接続されている。サブスイッチング素子４１に対して並列に、サブ還流ダイオード５１が接続されている。サブ還流ダイオード５１のアノードが、サブスイッチング素子４１のソースに接続されている。サブ還流ダイオード５１のカソードが、サブスイッチング素子４１のドレインに接続されている。

メインスイッチング素子２２に対して並列に、サブスイッチング素子４２とコンデンサ４４の直列回路が接続されている。サブスイッチング素子４２は、ＭＯＳＦＥＴである。サブスイッチング素子４２のドレインは、出力配線１６に接続されている。サブスイッチング素子４２のソースは、コンデンサ４４の一方の端子に接続されている。コンデンサ４４の他方の端子は、低電位配線１４に接続されている。サブスイッチング素子４２に対して並列に、サブ還流ダイオード５２が接続されている。サブ還流ダイオード５２のアノードが、サブスイッチング素子４２のソースに接続されている。サブ還流ダイオード５２のカソードが、サブスイッチング素子４２のドレインに接続されている。

電力変換回路１０は、ゲート駆動回路６１、ゲート駆動回路６２、ドレイン電圧モニタ回路７１、ドレイン電圧モニタ回路７２、及び、制御回路８０を有している。

ゲート駆動回路６１は、メインスイッチング素子２１のゲートとサブスイッチング素子４１のゲートに接続されている。ゲート駆動回路６１は、メインスイッチング素子２１のゲート電圧Ｖｇ２１と、サブスイッチング素子４１のゲート電圧Ｖｇ４１を制御する。

ゲート駆動回路６２は、メインスイッチング素子２２のゲートとサブスイッチング素子４２のゲートに接続されている。ゲート駆動回路６２は、メインスイッチング素子２２のゲート電圧Ｖｇ２２と、サブスイッチング素子４２のゲート電圧Ｖｇ４２を制御する。

ドレイン電圧モニタ回路７１は、メインスイッチング素子２１のドレイン－ソース間電圧Ｖｄｓ２１（以下、ドレイン電圧Ｖｄｓ２１という）を検出する。検出されたドレイン電圧Ｖｄｓ２１は、ドレイン電圧モニタ回路７１から制御回路８０に送信される。ドレイン電圧モニタ回路７２は、メインスイッチング素子２２のドレイン－ソース間電圧Ｖｄｓ２２（以下、ドレイン電圧Ｖｄｓ２２という）を検出する。検出されたドレイン電圧Ｖｄｓ２２は、ドレイン電圧モニタ回路７２から制御回路８０に送信される。

制御回路８０は、ゲート駆動回路６１とゲート駆動回路６２に対して、各種の指令を送信する。例えば、制御回路８０は、ゲート駆動回路６１に、メインスイッチング素子２１とサブスイッチング素子４１のスイッチングを指令する。また、制御回路８０は、ゲート駆動回路６２に、メインスイッチング素子２２とサブスイッチング素子４２のスイッチングを指令する。

次に、メインスイッチング素子２２をターンオンするときのメインスイッチング素子２１のドレイン電圧Ｖｄｓ２１の変化について説明する。なお、以下では、実施例１の制御方法によりサブスイッチング素子４１を制御する場合と、比較例の制御方法によってサブスイッチング素子４１を制御する場合について説明する。比較例の制御方法では、メインスイッチング素子２２のターンオンの間にサブスイッチング素子４１をオフに維持する。実施例１の制御方法では、メインスイッチング素子２２のターンオンの途中で、サブスイッチング素子４１をスイッチングする。図２は、比較例の制御方法と実施例１の制御方法における各値の変化を示している。なお、図２では、破線のグラフが比較例の制御方法の場合を示しており、実線のグラフが実施例１の制御方法の場合を示している。

（比較例）上記のとおり、比較例の制御方法では、メインスイッチング素子２２のターンオンの間にサブスイッチング素子４１をオフに維持する。したがって、図２に示すように、サブスイッチング素子４１のゲート電圧Ｖｇ４１は、低電位Ｌｏ（例えば、０Ｖ）に維持される。タイミングｔ１よりも前の期間では、メインスイッチング素子２１、２２とサブスイッチング素子４１、４２のすべてがオフしている。タイミングｔ１よりも前の期間では、メイン還流ダイオード３１に電流が流れており、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１は略０Ｖとなっており、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２は高い電圧ＶＨ１（高電位配線１２と低電位配線１４の間の電圧ＶＨと略同じ電圧）となっている。タイミングｔ１において、制御回路８０の指令によって、ゲート駆動回路６２がメインスイッチング素子２２のゲート電圧Ｖｇ２２を低電位Ｌｏから高電位Ｈｉまで上昇させる。したがって、タイミングｔ１において、メインスイッチング素子２２がターンオンする。

タイミングｔ１でメインスイッチング素子２２がターンオンすると、タイミングｔ１以降にメインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が低下するとともにメインスイッチング素子２２のドレイン電流Ｉｄ２２が増加する。すると、それに伴って、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１が上昇する。メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１は、一旦ピーク値Ｖｄｓｐ１まで上昇する。ドレイン電圧Ｖｄｓ２１は、ピーク値Ｖｄｓｐ１まで上昇した後に、リンギング（振動）する。ドレイン電圧Ｖｄｓ２１は、リンギングしながらピーク値Ｖｄｓｐ１よりも低い電圧ＶＨ２（高電位配線１２と低電位配線１４の間の電圧ＶＨと略同じ電圧）まで変化する。リンギングが減衰した以降は、ドレイン電圧Ｖｄｓ２１は電圧ＶＨ２で安定する。

（実施例１）実施例１の制御方法でも、タイミングｔ１よりも前の期間では、メインスイッチング素子２１、２２とサブスイッチング素子４１、４２のすべてがオフしており、メイン還流ダイオード３１に電流が流れている。タイミングｔ１において、制御回路８０の指令によって、ゲート駆動回路６２がメインスイッチング素子２２のゲート電圧Ｖｇ２２を低電位Ｌｏから高電位Ｈｉまで上昇させる。したがって、タイミングｔ１において、メインスイッチング素子２２がターンオンする。

タイミングｔ１でメインスイッチング素子２２がターンオンすると、タイミングｔ１以降にメインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が低下するとともにメインスイッチング素子２２のドレイン電流Ｉｄ２２が増加する。すると、それに伴って、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１が上昇する。制御回路８０は、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が基準値Ｖｒｅｆ１（例えば、初期値ＶＨ１の９０％の値）まで低下したタイミングｔ２において、ゲート駆動回路６１にサブスイッチング素子４１をターンオンするように指令する。すると、ゲート駆動回路６１は、サブスイッチング素子４１のゲート電圧Ｖｇ４１を低電位Ｌｏから高電位Ｈｉに上昇させて、サブスイッチング素子４１をターンオンする。サブスイッチング素子４１がオンすると、サブスイッチング素子４１が一定のオン抵抗を有するので、サブスイッチング素子４１とコンデンサ４３の直列回路はスナバ回路として機能する。このため、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１が上昇するときに、ドレイン電圧Ｖｄｓ２１が形成するピーク値Ｖｄｓｐ１が低くなるとともに、リンギングが抑制される。制御回路８０は、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が基準値Ｖｒｅｆ２（例えば、初期値ＶＨ１の５％の値）まで低下したタイミングｔ３において、ゲート駆動回路６１にサブスイッチング素子４１をターンオフするように指令する。すると、ゲート駆動回路６１は、サブスイッチング素子４１のゲート電圧Ｖｇ４１を高電位Ｈｉから低電位Ｌｏに低下させて、サブスイッチング素子４１をターンオフする。サブスイッチング素子４１がオフすると、スナバ回路の機能が停止し、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１が速やかに電圧ＶＨ２まで低下して安定する。

以上に説明したように、メインスイッチング素子２２をターンオンする過程においてサブスイッチング素子４１をターンオンすることで、メインスイッチング素子２１で生じるリンギングを抑制することができる。このようにリンギングを抑制することで、回路に付加するラジオノイズ低減部品を減らすことができ、回路の小型化、低コスト化を実現することができる。また、ドレイン電圧Ｖｄｓ２１のピーク値Ｖｄｓｐ１が低減されることで、スイッチング素子２１の耐圧要求値を低くすることが可能となり、スイッチング素子２１のチップサイズの低減、及び、低コスト化を実現することができる。

また、図２のグラフＣ（二点鎖線のグラフ）は、タイミングｔ３においてサブスイッチング素子４１をターンオフさせない場合（すなわち、タイミングｔ３以降にサブスイッチング素子４１をオンに維持する場合）のドレイン電圧Ｖｄｓ２１の変化を示している。この場合、タイミングｔ３以降もスナバ回路が機能し続けるので、ドレイン電圧Ｖｄｓ２１が電圧ＶＨ２まで低下するのに時間を要する。このように、ドレイン電圧Ｖｄｓ２１の変化が遅いと、メインスイッチング素子２１で生じる損失が大きくなる。これに対し、上述した実施例１のようにドレイン電圧Ｖｄｓ２２が所定値まで低下した段階でサブスイッチング素子４１をターンオフすることで、リンギングを抑制しながら、ドレイン電圧Ｖｄｓ２１を比較的速く電圧ＶＨ２まで低下させることができる。これによって、メインスイッチング素子２１で生じる損失を低減することができる。

また、この制御方法では、タイミングｔ２とタイミングｔ３の間の期間で、上側のサブスイッチング素子４１と下側のメインスイッチング素子２２を同時にオンさせる。しかしながら、コンデンサ４３によって、高電位配線１２と低電位配線１４の間の短絡が防止される。すなわち、実施例１の制御方法では、高電位配線１２と低電位配線１４の間の短絡を防止しながら、リンギングを抑制できる。

なお、メインスイッチング素子２１をターンオンするときには、メインスイッチング素子２１がターンオンする期間の一部でサブスイッチング素子４２をターンオンすることで、図２の場合と略同様に、メインスイッチング素子２２で生じるリンギングを抑制することができる。

なお、実施例１の制御方法では、タイミングｔ３でサブスイッチング素子をターンオフしたが、タイミングｔ３から一定時間が経過したときにサブスイッチング素子をターンオフしてもよい。

次に、メインスイッチング素子２２をターンオフするときのメインスイッチング素子２２のドレイン電圧Ｖｄｓ２２の変化について説明する。なお、以下では、実施例２の制御方法によりサブスイッチング素子４２を制御する場合と、比較例の制御方法によってサブスイッチング素子４２を制御する場合について説明する。比較例の制御方法では、メインスイッチング素子２２のターンオフの間にサブスイッチング素子４２をオフに維持する。実施例２の制御方法では、メインスイッチング素子２２のターンオフの途中で、サブスイッチング素子４２をスイッチングする。図３は、比較例の制御方法と実施例２の制御方法における各値の変化を示している。なお、図３では、破線のグラフが比較例の制御方法の場合を示しており、実線のグラフが実施例２の制御方法の場合を示している。

（比較例）上記のとおり、比較例の制御方法では、メインスイッチング素子２２のターンオフの間にサブスイッチング素子４２をオフに維持する。したがって、図３に示すように、サブスイッチング素子４２のゲート電圧Ｖｇ４２は、低電位Ｌｏ（例えば、０Ｖ）に維持される。タイミングｔ１１よりも前の期間では、メインスイッチング素子２２がオンしており、メインスイッチング素子２１とサブスイッチング素子４１、４２がオフしている。タイミングｔ１１よりも前の期間では、メインスイッチング素子２２を介して出力配線１６から低電位配線１４へ電流が流れており、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２は略０Ｖとなっており、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１は高い電圧ＶＨ３（高電位配線１２と低電位配線１４の間の電圧ＶＨと略同じ電圧）となっている。タイミングｔ１１において、制御回路８０の指令によって、ゲート駆動回路６２がメインスイッチング素子２２のゲート電圧Ｖｇ２２を高電位Ｈｉから低電位Ｌｏまで低下させる。したがって、タイミングｔ１１において、メインスイッチング素子２２がターンオフする。

タイミングｔ１１でメインスイッチング素子２２がターンオフすると、タイミングｔ１１以降にメインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が上昇するとともにメインスイッチング素子２２のドレイン電流Ｉｄ２２が減少する。また、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１が低下する。メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２は、一旦ピーク値Ｖｄｓｐ２まで上昇する。ドレイン電圧Ｖｄｓ２２は、ピーク値Ｖｄｓｐ２まで上昇した後に、リンギング（振動）する。ドレイン電圧Ｖｄｓ２２は、リンギングしながらピーク値Ｖｄｓｐ２よりも低い電圧ＶＨ４（高電位配線１２と低電位配線１４の間の電圧ＶＨと略同じ電圧）まで変化する。リンギングが減衰した以降は、ドレイン電圧Ｖｄｓ２２は電圧ＶＨ４で安定する。

（実施例２）実施例２の制御方法でも、タイミングｔ１１よりも前の期間では、メインスイッチング素子２２がオンしており、メインスイッチング素子２１とサブスイッチング素子４１、４２がオフしている。タイミングｔ１１よりも前の期間では、メインスイッチング素子２２を介して出力配線１６から低電位配線１４へ電流が流れている。タイミングｔ１１において、制御回路８０の指令によって、ゲート駆動回路６２がメインスイッチング素子２２のゲート電圧Ｖｇ２２を高電位Ｈｉから低電位Ｌｏまで低下させる。したがって、タイミングｔ１１において、メインスイッチング素子２２がターンオフする。また、実施例２の制御方法では、タイミングｔ１１において、制御回路８０が、サブスイッチング素子４２をターンオンするようにゲート駆動回路６２に指令する。したがって、タイミングｔ１１において、ゲート駆動回路６２が、サブスイッチング素子４２のゲート電圧Ｖｇ４２を低電位Ｌｏから高電位Ｈｉまで上昇させ、サブスイッチング素子４２をターンオンする。

タイミングｔ１１以降にメインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が上昇するとともにメインスイッチング素子２２のドレイン電流Ｉｄ２２が減少する。このとき、サブスイッチング素子４２がオンしているので、サブスイッチング素子４２とコンデンサ４４の直列回路がスナバ回路として機能する。このため、実施例２の制御方法では、比較例の制御方法よりも、ドレイン電圧Ｖｄｓ２２及びドレイン電流Ｉｄ２２が緩やかに変化する。このため、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が上昇するときに、ドレイン電圧Ｖｄｓ２２が形成するピーク値Ｖｄｓｐ２が低くなる。また、ピーク値Ｖｄｓｐ２の後に、リンギングが抑制される。制御回路８０は、メインスイッチング素子２２のドレイン電流Ｉｄｓ２２が基準値Ｉｒｅｆ（例えば、初期値の２０％）まで低下したタイミング、または、ピーク値Ｖｄｓｐ２が検出されたタイミング（図３のタイミングｔ１２）において、ゲート駆動回路６２にサブスイッチング素子４２をターンオフするように指令する。すると、ゲート駆動回路６２は、サブスイッチング素子４２のゲート電圧Ｖｇ４２を高電位Ｈｉから低電位Ｌｏに低下させて、サブスイッチング素子４２をターンオフする。サブスイッチング素子４２がオフすると、スナバ回路の機能が停止し、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が速やかに電圧ＶＨ４まで低下して安定する。

以上に説明したように、メインスイッチング素子２２をターンオフする過程においてサブスイッチング素子４２をターンオンすることで、メインスイッチング素子２２で生じるリンギングを抑制することができる。このようにリンギングを抑制することで、回路に付加するラジオノイズ低減部品を減らすことができ、回路の小型化、低コスト化を実現することができる。また、ドレイン電圧Ｖｄｓ２２のピーク値Ｖｄｓｐ２が低減されることで、スイッチング素子２２の耐圧要求値を低くすることが可能となり、スイッチング素子２２のチップサイズの低減、及び、低コスト化を実現することができる。

また、図３のグラフＤ（二点鎖線のグラフ）は、タイミングｔ１２においてサブスイッチング素子４２をターンオフさせない場合（すなわち、タイミングｔ１２以降にサブスイッチング素子４２をオンに維持する場合）のドレイン電圧Ｖｄｓ２２の変化を示している。この場合、タイミングｔ１２以降もスナバ回路が機能し続けるので、ドレイン電圧Ｖｄｓ２２が電圧ＶＨ４まで低下するのに時間を要する。このように、ドレイン電圧Ｖｄｓ２２の変化が遅いと、メインスイッチング素子２２で生じる損失が大きくなる。これに対し、上述した実施例２のようにタイミングｔ１２でサブスイッチング素子４２をターンオフすることで、リンギングを抑制しながら、ドレイン電圧Ｖｄｓ２２を比較的速く電圧ＶＨ４まで低下させることができる。これによって、メインスイッチング素子２２で生じる損失を低減することができる。

なお、メインスイッチング素子２１をターンオフするときには、メインスイッチング素子２１がターンオフする期間の一部でサブスイッチング素子４１をターンオンすることで、図３の場合と略同様に、メインスイッチング素子２１で生じるリンギングを抑制することができる。

なお、実施例２の制御方法では、タイミングｔ１２でサブスイッチング素子をターンオフしたが、タイミングｔ１２から一定時間が経過したときにサブスイッチング素子をターンオフしてもよい。

また、図４に示すように、図１の電力変換回路１０においてサブスイッチング素子４１、４２とコンデンサ４３、４４の位置を入れ替えてもよい。

なお、上記の電力変換回路１０では、スイッチング素子２１、２２、４１、４２がＭＯＳＦＥＴであったが、これらがＩＧＢＴ（insulated gate bipolar transistor）等の他のスイッチング素子であってもよい。

また、上記の電力変換回路１０では、メインスイッチング素子２１とメインスイッチング素子２２がインバータ回路の一部を構成していたが、メインスイッチング素子２１とメインスイッチング素子２２がＤＣ－ＤＣコンバータ回路の一部を構成していてもよい。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：電力変換回路
１２：高電位配線
１４：低電位配線
１６：出力配線
２１、２２：メインスイッチング素子
３１、３２：メイン還流ダイオード
４１、４２：サブスイッチング素子
４３、４４：コンデンサ
５１、５２：サブ還流ダイオード
６１、６２：ゲート駆動回路
７１、７２：ドレイン電圧モニタ回路
８０：制御回路

Claims

電力変換回路であって、
高電位配線と、
低電位配線と、
前記高電位配線と前記低電位配線の間に直列に接続された第１スイッチング素子及び第２スイッチング素子と、
第３スイッチング素子とコンデンサが直列に接続された直列回路であって、前記第１スイッチング素子に対して並列に接続されている直列回路と、
前記第３スイッチング素子を制御する制御回路、
を有し、
前記第２スイッチング素子をターンオンするときに、前記第１スイッチング素子に対する印加電圧が、第１電圧からピーク電圧に上昇し、その後、前記ピーク電圧から前記第１電圧よりも高い第２電圧に低下して前記第２電圧で安定するように変化し、
前記制御回路が、前記印加電圧が前記ピーク電圧に達する前のタイミングから前記ピーク電圧に達したタイミングまたはそれ以降のタイミングまで前記第３スイッチング素子をオン状態に維持し、前記印加電圧が前記ピーク電圧に達した後であって前記第２電圧で安定する前のタイミングで前記第３スイッチング素子をオフする、
電力変換回路。