JP7310555B2 - power conversion circuit - Google Patents
power conversion circuit Download PDFInfo
- Publication number
- JP7310555B2 JP7310555B2 JP2019204123A JP2019204123A JP7310555B2 JP 7310555 B2 JP7310555 B2 JP 7310555B2 JP 2019204123 A JP2019204123 A JP 2019204123A JP 2019204123 A JP2019204123 A JP 2019204123A JP 7310555 B2 JP7310555 B2 JP 7310555B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- sub
- main switching
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
本明細書に開示の技術は、電力変換回路に関する。 The technology disclosed in this specification relates to power conversion circuits.
特許文献1に開示の電力変換回路は、高電位配線と低電位配線の間に直列に接続された第1スイッチング素子と第2スイッチング素子を有する。第2スイッチング素子をオンすると、第1スイッチング素子に対する印加電圧が上昇する。このとき、第1スイッチング素子でリンギング(印加電圧の振動)が生じる。特許文献1の技術では、第1スイッチング素子の印加電圧が上昇する期間の一部で第2スイッチング素子のゲート電圧を上昇させる。これによって、リンギングを抑制する。 The power conversion circuit disclosed in Patent Document 1 has a first switching element and a second switching element connected in series between a high potential wiring and a low potential wiring. When the second switching element is turned on, the voltage applied to the first switching element increases. At this time, ringing (oscillation of applied voltage) occurs in the first switching element. In the technique disclosed in Patent Document 1, the gate voltage of the second switching element is increased during a part of the period in which the voltage applied to the first switching element is increased. This suppresses ringing.
特許文献1の技術では、第1スイッチング素子と第2スイッチング素子の両方のゲート電圧を閾値以上に制御する期間がある。このため、この期間内に、第1スイッチング素子と第2スイッチング素子を介して高電位配線と低電位配線の間が短絡し、短絡電流によって電力変換回路に高い負荷が加わるおそれがある。本明細書では、高電位配線と低電位配線の間の短絡を防止しながら、リンギングを抑制する技術を提案する。 In the technique of Patent Document 1, there is a period during which the gate voltages of both the first switching element and the second switching element are controlled to be equal to or higher than the threshold. Therefore, during this period, the high-potential wiring and the low-potential wiring may be short-circuited via the first switching element and the second switching element, and the short-circuit current may apply a high load to the power conversion circuit. This specification proposes a technique for suppressing ringing while preventing a short circuit between a high-potential wiring and a low-potential wiring.
本明細書が開示する電力変換回路は、高電位配線と、低電位配線と、前記高電位配線と前記低電位配線の間に直列に接続された第1スイッチング素子及び第2スイッチング素子と、第3スイッチング素子とコンデンサが直列に接続された直列回路であって前記第1スイッチング素子に対して並列に接続されている直列回路と、前記第3スイッチング素子を制御する制御回路、を有している。前記第2スイッチング素子をターンオンするときに、前記第1スイッチング素子に対する印加電圧が、第1電圧からピーク電圧に上昇し、その後、前記ピーク電圧から前記第1電圧よりも高い第2電圧に低下して前記第2電圧で安定するように変化する。前記制御回路が、前記印加電圧が前記ピーク電圧に達する前のタイミングから前記ピーク電圧に達したタイミングまたはそれ以降のタイミングまで前記第3スイッチング素子をオン状態に維持し、前記印加電圧が前記ピーク電圧に達した後であって前記第2電圧で安定する前のタイミングで前記第3スイッチング素子をオフする。 A power conversion circuit disclosed in the present specification includes a high-potential wiring, a low-potential wiring, a first switching element and a second switching element connected in series between the high-potential wiring and the low-potential wiring, and a a series circuit in which three switching elements and a capacitor are connected in series, the series circuit being connected in parallel to the first switching element; and a control circuit for controlling the third switching element. . When turning on the second switching element, the voltage applied to the first switching element rises from a first voltage to a peak voltage, and then falls from the peak voltage to a second voltage higher than the first voltage. to stabilize at the second voltage. The control circuit maintains the third switching element in an ON state from a timing before the applied voltage reaches the peak voltage to a timing when the applied voltage reaches the peak voltage or a timing after that, and the applied voltage reaches the peak voltage. is reached and before the second voltage is stabilized, the third switching element is turned off.
この電力変換回路では、第2スイッチング素子のターンオンによって第1スイッチング素子に対する印加電圧がピーク電圧に向かって上昇するときに、第3スイッチング素子をオンする。第3スイッチング素子は一定のオン抵抗を有するので、第3スイッチング素子とコンデンサの直列回路はスナバ回路として動作する。このため、第3スイッチング素子がオンすることで、第1スイッチング素子でのリンギングが抑制される。また、第1スイッチング素子の印加電圧が第2電圧で安定するタイミングよりも前に第3スイッチング素子をオフするので、第3スイッチング素子をオフすると速やかに第1スイッチング素子の印加電圧が第2電圧に安定する。これによって、ターンオフ損失が抑制される。また、上記のように第2スイッチング素子と第3スイッチング素子を同時にオン状態としても、コンデンサによって高電位配線と低電位配線の間の短絡が防止される。以上に説明したように、この電力変換回路によれば、高電位配線と低電位配線の間の短絡を防止しながらリンギングを抑制することができる。 In this power conversion circuit, the third switching element is turned on when the voltage applied to the first switching element rises toward the peak voltage due to the turn-on of the second switching element. Since the third switching element has a constant ON resistance, the series circuit of the third switching element and capacitor operates as a snubber circuit. Therefore, ringing in the first switching element is suppressed by turning on the third switching element. Further, since the third switching element is turned off before the timing at which the voltage applied to the first switching element stabilizes at the second voltage, the voltage applied to the first switching element immediately changes to the second voltage when the third switching element is turned off. stabilizes at This suppresses turn-off losses. Further, even when the second switching element and the third switching element are turned on at the same time as described above, the short circuit between the high-potential wiring and the low-potential wiring is prevented by the capacitor. As described above, according to this power conversion circuit, it is possible to suppress ringing while preventing a short circuit between the high-potential wiring and the low-potential wiring.
図1に示す実施形態の電力変換回路10は、メインスイッチング素子21とメインスイッチング素子22を有している。メインスイッチング素子21とメインスイッチング素子22は、MOSFET(metal oxide semiconductor field effect transistor)である。電力変換回路10は、高電位配線12と低電位配線14(グランド配線)と出力配線16を有している。高電位配線12と低電位配線14の間に、メインスイッチング素子21とメインスイッチング素子22が直列に接続されている。メインスイッチング素子21のドレインは、高電位配線12に接続されている。メインスイッチング素子21のソースは、出力配線16に接続されている。メインスイッチング素子22のドレインは、出力配線16に接続されている。メインスイッチング素子22のソースは、低電位配線14に接続されている。図示していないが、出力配線16は、モータに接続されている。メインスイッチング素子21とメインスイッチング素子22は、インバータ回路の一部を構成している。高電位配線12と低電位配線14の間には、高電位配線12が高電位となる向きで直流電圧VHが印加されている。出力配線16の電位は、メインスイッチング素子21とメインスイッチング素子22の動作によって変化する。インバータ回路は、高電位配線12と低電位配線14の間に印加される直流電力を交流電力に変換し、交流電力をモータに供給する。
The
メインスイッチング素子21に対して並列に、メイン還流ダイオード31が接続されている。メイン還流ダイオード31のアノードは、メインスイッチング素子21のソースに接続されている。メイン還流ダイオード31のカソードは、メインスイッチング素子21のドレインに接続されている。メインスイッチング素子22に対して並列に、メイン還流ダイオード32が接続されている。メイン還流ダイオード32のアノードは、メインスイッチング素子22のソースに接続されている。メイン還流ダイオード32のカソードは、メインスイッチング素子22のドレインに接続されている。
A main
メインスイッチング素子21に対して並列に、サブスイッチング素子41とコンデンサ43の直列回路が接続されている。サブスイッチング素子41は、MOSFETである。サブスイッチング素子41のドレインは、高電位配線12に接続されている。サブスイッチング素子41のソースは、コンデンサ43の一方の端子に接続されている。コンデンサ43の他方の端子は、出力配線16に接続されている。サブスイッチング素子41に対して並列に、サブ還流ダイオード51が接続されている。サブ還流ダイオード51のアノードが、サブスイッチング素子41のソースに接続されている。サブ還流ダイオード51のカソードが、サブスイッチング素子41のドレインに接続されている。
A series circuit of a
メインスイッチング素子22に対して並列に、サブスイッチング素子42とコンデンサ44の直列回路が接続されている。サブスイッチング素子42は、MOSFETである。サブスイッチング素子42のドレインは、出力配線16に接続されている。サブスイッチング素子42のソースは、コンデンサ44の一方の端子に接続されている。コンデンサ44の他方の端子は、低電位配線14に接続されている。サブスイッチング素子42に対して並列に、サブ還流ダイオード52が接続されている。サブ還流ダイオード52のアノードが、サブスイッチング素子42のソースに接続されている。サブ還流ダイオード52のカソードが、サブスイッチング素子42のドレインに接続されている。
A series circuit of a
電力変換回路10は、ゲート駆動回路61、ゲート駆動回路62、ドレイン電圧モニタ回路71、ドレイン電圧モニタ回路72、及び、制御回路80を有している。
The
ゲート駆動回路61は、メインスイッチング素子21のゲートとサブスイッチング素子41のゲートに接続されている。ゲート駆動回路61は、メインスイッチング素子21のゲート電圧Vg21と、サブスイッチング素子41のゲート電圧Vg41を制御する。
The
ゲート駆動回路62は、メインスイッチング素子22のゲートとサブスイッチング素子42のゲートに接続されている。ゲート駆動回路62は、メインスイッチング素子22のゲート電圧Vg22と、サブスイッチング素子42のゲート電圧Vg42を制御する。
The
ドレイン電圧モニタ回路71は、メインスイッチング素子21のドレイン-ソース間電圧Vds21(以下、ドレイン電圧Vds21という)を検出する。検出されたドレイン電圧Vds21は、ドレイン電圧モニタ回路71から制御回路80に送信される。ドレイン電圧モニタ回路72は、メインスイッチング素子22のドレイン-ソース間電圧Vds22(以下、ドレイン電圧Vds22という)を検出する。検出されたドレイン電圧Vds22は、ドレイン電圧モニタ回路72から制御回路80に送信される。
The drain
制御回路80は、ゲート駆動回路61とゲート駆動回路62に対して、各種の指令を送信する。例えば、制御回路80は、ゲート駆動回路61に、メインスイッチング素子21とサブスイッチング素子41のスイッチングを指令する。また、制御回路80は、ゲート駆動回路62に、メインスイッチング素子22とサブスイッチング素子42のスイッチングを指令する。
The
次に、メインスイッチング素子22をターンオンするときのメインスイッチング素子21のドレイン電圧Vds21の変化について説明する。なお、以下では、実施例1の制御方法によりサブスイッチング素子41を制御する場合と、比較例の制御方法によってサブスイッチング素子41を制御する場合について説明する。比較例の制御方法では、メインスイッチング素子22のターンオンの間にサブスイッチング素子41をオフに維持する。実施例1の制御方法では、メインスイッチング素子22のターンオンの途中で、サブスイッチング素子41をスイッチングする。図2は、比較例の制御方法と実施例1の制御方法における各値の変化を示している。なお、図2では、破線のグラフが比較例の制御方法の場合を示しており、実線のグラフが実施例1の制御方法の場合を示している。
Next, changes in the drain voltage Vds21 of the
(比較例)上記のとおり、比較例の制御方法では、メインスイッチング素子22のターンオンの間にサブスイッチング素子41をオフに維持する。したがって、図2に示すように、サブスイッチング素子41のゲート電圧Vg41は、低電位Lo(例えば、0V)に維持される。タイミングt1よりも前の期間では、メインスイッチング素子21、22とサブスイッチング素子41、42のすべてがオフしている。タイミングt1よりも前の期間では、メイン還流ダイオード31に電流が流れており、メインスイッチング素子21のドレイン電圧Vds21は略0Vとなっており、メインスイッチング素子22のドレイン電圧Vds22は高い電圧VH1(高電位配線12と低電位配線14の間の電圧VHと略同じ電圧)となっている。タイミングt1において、制御回路80の指令によって、ゲート駆動回路62がメインスイッチング素子22のゲート電圧Vg22を低電位Loから高電位Hiまで上昇させる。したがって、タイミングt1において、メインスイッチング素子22がターンオンする。
(Comparative Example) As described above, in the control method of the comparative example, the
タイミングt1でメインスイッチング素子22がターンオンすると、タイミングt1以降にメインスイッチング素子22のドレイン電圧Vds22が低下するとともにメインスイッチング素子22のドレイン電流Id22が増加する。すると、それに伴って、メインスイッチング素子21のドレイン電圧Vds21が上昇する。メインスイッチング素子21のドレイン電圧Vds21は、一旦ピーク値Vdsp1まで上昇する。ドレイン電圧Vds21は、ピーク値Vdsp1まで上昇した後に、リンギング(振動)する。ドレイン電圧Vds21は、リンギングしながらピーク値Vdsp1よりも低い電圧VH2(高電位配線12と低電位配線14の間の電圧VHと略同じ電圧)まで変化する。リンギングが減衰した以降は、ドレイン電圧Vds21は電圧VH2で安定する。
When the
(実施例1)実施例1の制御方法でも、タイミングt1よりも前の期間では、メインスイッチング素子21、22とサブスイッチング素子41、42のすべてがオフしており、メイン還流ダイオード31に電流が流れている。タイミングt1において、制御回路80の指令によって、ゲート駆動回路62がメインスイッチング素子22のゲート電圧Vg22を低電位Loから高電位Hiまで上昇させる。したがって、タイミングt1において、メインスイッチング素子22がターンオンする。
(Embodiment 1) In the control method of Embodiment 1 as well, the
タイミングt1でメインスイッチング素子22がターンオンすると、タイミングt1以降にメインスイッチング素子22のドレイン電圧Vds22が低下するとともにメインスイッチング素子22のドレイン電流Id22が増加する。すると、それに伴って、メインスイッチング素子21のドレイン電圧Vds21が上昇する。制御回路80は、メインスイッチング素子22のドレイン電圧Vds22が基準値Vref1(例えば、初期値VH1の90%の値)まで低下したタイミングt2において、ゲート駆動回路61にサブスイッチング素子41をターンオンするように指令する。すると、ゲート駆動回路61は、サブスイッチング素子41のゲート電圧Vg41を低電位Loから高電位Hiに上昇させて、サブスイッチング素子41をターンオンする。サブスイッチング素子41がオンすると、サブスイッチング素子41が一定のオン抵抗を有するので、サブスイッチング素子41とコンデンサ43の直列回路はスナバ回路として機能する。このため、メインスイッチング素子21のドレイン電圧Vds21が上昇するときに、ドレイン電圧Vds21が形成するピーク値Vdsp1が低くなるとともに、リンギングが抑制される。制御回路80は、メインスイッチング素子22のドレイン電圧Vds22が基準値Vref2(例えば、初期値VH1の5%の値)まで低下したタイミングt3において、ゲート駆動回路61にサブスイッチング素子41をターンオフするように指令する。すると、ゲート駆動回路61は、サブスイッチング素子41のゲート電圧Vg41を高電位Hiから低電位Loに低下させて、サブスイッチング素子41をターンオフする。サブスイッチング素子41がオフすると、スナバ回路の機能が停止し、メインスイッチング素子21のドレイン電圧Vds21が速やかに電圧VH2まで低下して安定する。
When the
以上に説明したように、メインスイッチング素子22をターンオンする過程においてサブスイッチング素子41をターンオンすることで、メインスイッチング素子21で生じるリンギングを抑制することができる。このようにリンギングを抑制することで、回路に付加するラジオノイズ低減部品を減らすことができ、回路の小型化、低コスト化を実現することができる。また、ドレイン電圧Vds21のピーク値Vdsp1が低減されることで、スイッチング素子21の耐圧要求値を低くすることが可能となり、スイッチング素子21のチップサイズの低減、及び、低コスト化を実現することができる。
As described above, by turning on the
また、図2のグラフC(二点鎖線のグラフ)は、タイミングt3においてサブスイッチング素子41をターンオフさせない場合(すなわち、タイミングt3以降にサブスイッチング素子41をオンに維持する場合)のドレイン電圧Vds21の変化を示している。この場合、タイミングt3以降もスナバ回路が機能し続けるので、ドレイン電圧Vds21が電圧VH2まで低下するのに時間を要する。このように、ドレイン電圧Vds21の変化が遅いと、メインスイッチング素子21で生じる損失が大きくなる。これに対し、上述した実施例1のようにドレイン電圧Vds22が所定値まで低下した段階でサブスイッチング素子41をターンオフすることで、リンギングを抑制しながら、ドレイン電圧Vds21を比較的速く電圧VH2まで低下させることができる。これによって、メインスイッチング素子21で生じる損失を低減することができる。
Graph C (a graph of a two-dot chain line) in FIG. 2 shows the drain voltage Vds21 when the
また、この制御方法では、タイミングt2とタイミングt3の間の期間で、上側のサブスイッチング素子41と下側のメインスイッチング素子22を同時にオンさせる。しかしながら、コンデンサ43によって、高電位配線12と低電位配線14の間の短絡が防止される。すなわち、実施例1の制御方法では、高電位配線12と低電位配線14の間の短絡を防止しながら、リンギングを抑制できる。
Also, in this control method, the upper
なお、メインスイッチング素子21をターンオンするときには、メインスイッチング素子21がターンオンする期間の一部でサブスイッチング素子42をターンオンすることで、図2の場合と略同様に、メインスイッチング素子22で生じるリンギングを抑制することができる。
When the
なお、実施例1の制御方法では、タイミングt3でサブスイッチング素子をターンオフしたが、タイミングt3から一定時間が経過したときにサブスイッチング素子をターンオフしてもよい。 Although the sub-switching element is turned off at the timing t3 in the control method of the first embodiment, the sub-switching element may be turned off after a certain period of time has elapsed from the timing t3.
次に、メインスイッチング素子22をターンオフするときのメインスイッチング素子22のドレイン電圧Vds22の変化について説明する。なお、以下では、実施例2の制御方法によりサブスイッチング素子42を制御する場合と、比較例の制御方法によってサブスイッチング素子42を制御する場合について説明する。比較例の制御方法では、メインスイッチング素子22のターンオフの間にサブスイッチング素子42をオフに維持する。実施例2の制御方法では、メインスイッチング素子22のターンオフの途中で、サブスイッチング素子42をスイッチングする。図3は、比較例の制御方法と実施例2の制御方法における各値の変化を示している。なお、図3では、破線のグラフが比較例の制御方法の場合を示しており、実線のグラフが実施例2の制御方法の場合を示している。
Next, changes in the drain voltage Vds22 of the
(比較例)上記のとおり、比較例の制御方法では、メインスイッチング素子22のターンオフの間にサブスイッチング素子42をオフに維持する。したがって、図3に示すように、サブスイッチング素子42のゲート電圧Vg42は、低電位Lo(例えば、0V)に維持される。タイミングt11よりも前の期間では、メインスイッチング素子22がオンしており、メインスイッチング素子21とサブスイッチング素子41、42がオフしている。タイミングt11よりも前の期間では、メインスイッチング素子22を介して出力配線16から低電位配線14へ電流が流れており、メインスイッチング素子22のドレイン電圧Vds22は略0Vとなっており、メインスイッチング素子21のドレイン電圧Vds21は高い電圧VH3(高電位配線12と低電位配線14の間の電圧VHと略同じ電圧)となっている。タイミングt11において、制御回路80の指令によって、ゲート駆動回路62がメインスイッチング素子22のゲート電圧Vg22を高電位Hiから低電位Loまで低下させる。したがって、タイミングt11において、メインスイッチング素子22がターンオフする。
(Comparative Example) As described above, in the control method of the comparative example, the
タイミングt11でメインスイッチング素子22がターンオフすると、タイミングt11以降にメインスイッチング素子22のドレイン電圧Vds22が上昇するとともにメインスイッチング素子22のドレイン電流Id22が減少する。また、メインスイッチング素子21のドレイン電圧Vds21が低下する。メインスイッチング素子22のドレイン電圧Vds22は、一旦ピーク値Vdsp2まで上昇する。ドレイン電圧Vds22は、ピーク値Vdsp2まで上昇した後に、リンギング(振動)する。ドレイン電圧Vds22は、リンギングしながらピーク値Vdsp2よりも低い電圧VH4(高電位配線12と低電位配線14の間の電圧VHと略同じ電圧)まで変化する。リンギングが減衰した以降は、ドレイン電圧Vds22は電圧VH4で安定する。
When the
(実施例2)実施例2の制御方法でも、タイミングt11よりも前の期間では、メインスイッチング素子22がオンしており、メインスイッチング素子21とサブスイッチング素子41、42がオフしている。タイミングt11よりも前の期間では、メインスイッチング素子22を介して出力配線16から低電位配線14へ電流が流れている。タイミングt11において、制御回路80の指令によって、ゲート駆動回路62がメインスイッチング素子22のゲート電圧Vg22を高電位Hiから低電位Loまで低下させる。したがって、タイミングt11において、メインスイッチング素子22がターンオフする。また、実施例2の制御方法では、タイミングt11において、制御回路80が、サブスイッチング素子42をターンオンするようにゲート駆動回路62に指令する。したがって、タイミングt11において、ゲート駆動回路62が、サブスイッチング素子42のゲート電圧Vg42を低電位Loから高電位Hiまで上昇させ、サブスイッチング素子42をターンオンする。
(Embodiment 2) Also in the control method of Embodiment 2, the
タイミングt11以降にメインスイッチング素子22のドレイン電圧Vds22が上昇するとともにメインスイッチング素子22のドレイン電流Id22が減少する。このとき、サブスイッチング素子42がオンしているので、サブスイッチング素子42とコンデンサ44の直列回路がスナバ回路として機能する。このため、実施例2の制御方法では、比較例の制御方法よりも、ドレイン電圧Vds22及びドレイン電流Id22が緩やかに変化する。このため、メインスイッチング素子22のドレイン電圧Vds22が上昇するときに、ドレイン電圧Vds22が形成するピーク値Vdsp2が低くなる。また、ピーク値Vdsp2の後に、リンギングが抑制される。制御回路80は、メインスイッチング素子22のドレイン電流Ids22が基準値Iref(例えば、初期値の20%)まで低下したタイミング、または、ピーク値Vdsp2が検出されたタイミング(図3のタイミングt12)において、ゲート駆動回路62にサブスイッチング素子42をターンオフするように指令する。すると、ゲート駆動回路62は、サブスイッチング素子42のゲート電圧Vg42を高電位Hiから低電位Loに低下させて、サブスイッチング素子42をターンオフする。サブスイッチング素子42がオフすると、スナバ回路の機能が停止し、メインスイッチング素子22のドレイン電圧Vds22が速やかに電圧VH4まで低下して安定する。
After timing t11, the drain voltage Vds22 of the
以上に説明したように、メインスイッチング素子22をターンオフする過程においてサブスイッチング素子42をターンオンすることで、メインスイッチング素子22で生じるリンギングを抑制することができる。このようにリンギングを抑制することで、回路に付加するラジオノイズ低減部品を減らすことができ、回路の小型化、低コスト化を実現することができる。また、ドレイン電圧Vds22のピーク値Vdsp2が低減されることで、スイッチング素子22の耐圧要求値を低くすることが可能となり、スイッチング素子22のチップサイズの低減、及び、低コスト化を実現することができる。
As described above, by turning on the
また、図3のグラフD(二点鎖線のグラフ)は、タイミングt12においてサブスイッチング素子42をターンオフさせない場合(すなわち、タイミングt12以降にサブスイッチング素子42をオンに維持する場合)のドレイン電圧Vds22の変化を示している。この場合、タイミングt12以降もスナバ回路が機能し続けるので、ドレイン電圧Vds22が電圧VH4まで低下するのに時間を要する。このように、ドレイン電圧Vds22の変化が遅いと、メインスイッチング素子22で生じる損失が大きくなる。これに対し、上述した実施例2のようにタイミングt12でサブスイッチング素子42をターンオフすることで、リンギングを抑制しながら、ドレイン電圧Vds22を比較的速く電圧VH4まで低下させることができる。これによって、メインスイッチング素子22で生じる損失を低減することができる。
Graph D (a graph of a two-dot chain line) in FIG. 3 shows the drain voltage Vds22 when the
なお、メインスイッチング素子21をターンオフするときには、メインスイッチング素子21がターンオフする期間の一部でサブスイッチング素子41をターンオンすることで、図3の場合と略同様に、メインスイッチング素子21で生じるリンギングを抑制することができる。
When the
なお、実施例2の制御方法では、タイミングt12でサブスイッチング素子をターンオフしたが、タイミングt12から一定時間が経過したときにサブスイッチング素子をターンオフしてもよい。 Although the sub-switching element is turned off at timing t12 in the control method of the second embodiment, the sub-switching element may be turned off after a certain period of time has elapsed from timing t12.
また、図4に示すように、図1の電力変換回路10においてサブスイッチング素子41、42とコンデンサ43、44の位置を入れ替えてもよい。
Further, as shown in FIG. 4, the positions of the
なお、上記の電力変換回路10では、スイッチング素子21、22、41、42がMOSFETであったが、これらがIGBT(insulated gate bipolar transistor)等の他のスイッチング素子であってもよい。
Although the
また、上記の電力変換回路10では、メインスイッチング素子21とメインスイッチング素子22がインバータ回路の一部を構成していたが、メインスイッチング素子21とメインスイッチング素子22がDC-DCコンバータ回路の一部を構成していてもよい。
Further, in the
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, they are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or in the drawings exhibit technical usefulness either singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in this specification or drawings simultaneously achieve a plurality of purposes, and achieving one of them has technical utility in itself.
10 :電力変換回路
12 :高電位配線
14 :低電位配線
16 :出力配線
21、22 :メインスイッチング素子
31、32 :メイン還流ダイオード
41、42 :サブスイッチング素子
43、44 :コンデンサ
51、52 :サブ還流ダイオード
61、62 :ゲート駆動回路
71、72 :ドレイン電圧モニタ回路
80 :制御回路
10: power conversion circuit 12: high potential wiring 14: low potential wiring 16:
Claims (1)
高電位配線と、
低電位配線と、
前記高電位配線と前記低電位配線の間に直列に接続された第1スイッチング素子及び第2スイッチング素子と、
第3スイッチング素子とコンデンサが直列に接続された直列回路であって、前記第1スイッチング素子に対して並列に接続されている直列回路と、
前記第3スイッチング素子を制御する制御回路、
を有し、
前記第2スイッチング素子をターンオンするときに、前記第1スイッチング素子に対する印加電圧が、第1電圧からピーク電圧に上昇し、その後、前記ピーク電圧から前記第1電圧よりも高い第2電圧に低下して前記第2電圧で安定するように変化し、
前記制御回路が、前記印加電圧が前記ピーク電圧に達する前のタイミングから前記ピーク電圧に達したタイミングまたはそれ以降のタイミングまで前記第3スイッチング素子をオン状態に維持し、前記印加電圧が前記ピーク電圧に達した後であって前記第2電圧で安定する前のタイミングで前記第3スイッチング素子をオフする、
電力変換回路。 A power conversion circuit,
high potential wiring,
low potential wiring and
a first switching element and a second switching element connected in series between the high potential wiring and the low potential wiring;
a series circuit in which a third switching element and a capacitor are connected in series, the series circuit being connected in parallel to the first switching element;
a control circuit that controls the third switching element;
has
When turning on the second switching element, the voltage applied to the first switching element rises from a first voltage to a peak voltage, and then falls from the peak voltage to a second voltage higher than the first voltage. changes to stabilize at the second voltage,
The control circuit maintains the third switching element in an ON state from a timing before the applied voltage reaches the peak voltage to a timing when the applied voltage reaches the peak voltage or a timing after that, and the applied voltage reaches the peak voltage. turning off the third switching element at a timing after reaching and before stabilizing at the second voltage;
power conversion circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019204123A JP7310555B2 (en) | 2019-11-11 | 2019-11-11 | power conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019204123A JP7310555B2 (en) | 2019-11-11 | 2019-11-11 | power conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021078264A JP2021078264A (en) | 2021-05-20 |
JP7310555B2 true JP7310555B2 (en) | 2023-07-19 |
Family
ID=75899652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019204123A Active JP7310555B2 (en) | 2019-11-11 | 2019-11-11 | power conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7310555B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208850A (en) | 2000-11-13 | 2002-07-26 | Mitsubishi Electric Corp | Semiconductor switching device |
JP2006197763A (en) | 2005-01-17 | 2006-07-27 | Toshiba Mitsubishi-Electric Industrial System Corp | Controller for voltage drive type semiconductor switching element |
JP2017094488A (en) | 2014-03-26 | 2017-06-01 | コニカミノルタ株式会社 | Optical film, and window film using the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108432116B (en) * | 2015-12-04 | 2020-05-29 | 株式会社村田制作所 | Power conversion device |
-
2019
- 2019-11-11 JP JP2019204123A patent/JP7310555B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208850A (en) | 2000-11-13 | 2002-07-26 | Mitsubishi Electric Corp | Semiconductor switching device |
JP2006197763A (en) | 2005-01-17 | 2006-07-27 | Toshiba Mitsubishi-Electric Industrial System Corp | Controller for voltage drive type semiconductor switching element |
JP2017094488A (en) | 2014-03-26 | 2017-06-01 | コニカミノルタ株式会社 | Optical film, and window film using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2021078264A (en) | 2021-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7768337B2 (en) | IGBT-driver circuit for desaturated turn-off with high desaturation level | |
US9362903B2 (en) | Gate drivers for circuits based on semiconductor devices | |
KR100936427B1 (en) | Power converter | |
JP6392347B2 (en) | Switching circuit and power supply circuit having the same | |
JP4512671B1 (en) | Power conversion circuit | |
JP2009011013A (en) | Power conversion equipment | |
JP6090007B2 (en) | Driving circuit | |
WO2019207977A1 (en) | Gate drive circuit and gate drive method | |
JP2021013259A (en) | Gate drive device and power conversion device | |
KR20190007024A (en) | drive | |
JP4212546B2 (en) | Power converter | |
CN111758210B (en) | Rectifying circuit and power supply device | |
US20160072386A1 (en) | Switching power supply | |
JP2020096444A (en) | Switching circuit | |
JP7310555B2 (en) | power conversion circuit | |
JP4110052B2 (en) | Inverter circuit | |
Tan et al. | Investigation of optimal IGBT switching behaviours under advanced gate control | |
JP5251553B2 (en) | Semiconductor device | |
JP7063082B2 (en) | Switching element control circuit | |
US10027218B2 (en) | Power semiconductor element driving circuit | |
WO2019039064A1 (en) | Semiconductor power conversion circuit, and semiconductor device and motor drive device using same | |
US20230179199A1 (en) | Drive circuit | |
US20240178829A1 (en) | Driving circuit | |
JP2019041514A (en) | Driving circuit of semiconductor element | |
US10451665B2 (en) | Pulse current application circuit and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230619 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7310555 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |