JP7251660B2 - 高周波増幅器 - Google Patents

高周波増幅器 Download PDF

Info

Publication number
JP7251660B2
JP7251660B2 JP2021563497A JP2021563497A JP7251660B2 JP 7251660 B2 JP7251660 B2 JP 7251660B2 JP 2021563497 A JP2021563497 A JP 2021563497A JP 2021563497 A JP2021563497 A JP 2021563497A JP 7251660 B2 JP7251660 B2 JP 7251660B2
Authority
JP
Japan
Prior art keywords
inductor
harmonic
frequency amplifier
capacitor
amplifier according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021563497A
Other languages
English (en)
Other versions
JPWO2021117142A5 (ja
JPWO2021117142A1 (ja
Inventor
善伸 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021117142A1 publication Critical patent/JPWO2021117142A1/ja
Publication of JPWO2021117142A5 publication Critical patent/JPWO2021117142A5/ja
Application granted granted Critical
Publication of JP7251660B2 publication Critical patent/JP7251660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1902—Structure including thick film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Description

本発明は、高周波増幅器に関する。
動作時の低消費電力化、即ち高効率化は半導体増幅器における基本的な課題である。マイクロ波を超える高周波で電力を増幅する高周波増幅器において、この課題に対する回路面からのアプローチの一つに、いわゆる高調波処理がある。ここで、半導体が増幅する信号の周波数が基本波であり、基本波の倍数の周波数が高調波である。高調波処理は、高調波において、半導体増幅器から見込んだ周辺回路のインピーダンスの制御により高効率動作を達成する手法である。
高周波増幅器の高効率を実現する回路として例えばＦ級増幅器がある。Ｆ級増幅器ではＦＥＴのドレイン端子から見た偶数次の高調波に対する負荷を短絡、奇数次の高調波に対する負荷を開放とするＦ級負荷条件で、ドレイン電圧の時間波形を矩形波に近づけ、ドレイン電圧の時間波形と電流の時間波形との重なり部分の面積を減少させる。これによりＦＥＴで消費される電力が減少するため、極めて高いドレイン効率が得られる。
しかし、実際にはＦＥＴ及びワイヤなどのアッセンブリに起因する寄生容量及びインダクタンスが存在し、これらがドレイン端子での電圧・電流の時間波形に影響する。従って、Ｆ級負荷回路はこれらの寄生成分を考慮した上で、偶数次高調波に対して短絡、かつ奇数次高調波に対して開放となるように設計する必要がある（例えば、特許文献１参照）。
日本特許第５９５８８３４号公報
しかし、従来の高周波増幅器では、基本波、２倍波、３倍波でのインピーダンス整合を同時に達成することは困難であるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は基本波、２倍波、３倍波でのインピーダンス整合を同時に達成することができる高周波増幅器を得るものである。
本発明に係る高周波増幅器は、入力信号を増幅する増幅素子と、前記増幅素子の出力端に第１のワイヤを介して接続された高調波整合回路とを備え、前記高調波整合回路は、前記第１のワイヤに接続された第１のインダクタと、前記第１のインダクタと直列に接続された第１のキャパシタと、前記第１のインダクタと並列に接続された第２のインダクタと、前記第２のインダクタと直列に接続された第２のキャパシタとを有し、前記第１のインダクタと前記第２のインダクタは、減極性の相互インダクタンスを呈する減極性カップラを形成していることを特徴とする。
本発明では、第１のインダクタと第２のインダクタにより減極性の相互インダクタンスが生成されるため、第１のワイヤの寄生インダクタンスの影響を低減することができる。特に３倍波整合で必要とされる低いインダクタンスを実現することができる。また、第１のインダクタと第１のキャパシタで形成される回路により高調波整合回路の影響を低減するため、基本波の整合に影響を与えない。よって、基本波、２倍波、３倍波でのインピーダンスを同時に最適化できる。
実施の形態１に係る高周波増幅器を示す回路図である。 実施の形態１に係る高周波増幅器を示す上面図である。 実施の形態１に係る高周波増幅器を示す斜視図である。 第１のインダクタと第２のインダクタを示す斜視図である。 実施の形態１に係る高周波増幅器の回路動作を説明するための等価回路図である。 実施の形態１に係る高周波増幅器の回路動作を説明するための等価回路図である。 第１のインダクタと第２のインダクタに流れる電流の比ｎの周波数依存性を示す図である。 比較例に係る高周波増幅を示す回路図である。 実施の形態１においてトランジスタの出力端から見込む出力インピーダンスの軌跡を示す図である。 比較例においてトランジスタの出力端から見込む出力インピーダンスの軌跡を示す図である。 比較例においてトランジスタの出力端から見込む出力インピーダンスの軌跡を示す図である。 実施の形態２に係る高周波増幅器を示す回路図である。 実施の形態２に係る高周波増幅器を示す上面図である。 実施の形態３に係る高周波増幅器を示す回路図である。 実施の形態４においてトランジスタの出力端から見込む出力インピーダンスを示す図である。 実施の形態５に係る高周波増幅器を示す回路図である。 実施の形態５においてトランジスタの出力端から見込む出力インピーダンスの軌跡を示す図である。
実施の形態に係る高周波増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る高周波増幅器を示す回路図である。図２は、実施の形態１に係る高周波増幅器を示す上面図である。高周波増幅器の回路モジュールは多層のガラエポ基板１を用いて構成されている。
ガラエポ基板１の最上層のメタル２にトランジスタＴ１と入力整合回路ＭＣ１が導電性接着剤等により固定されている。入力整合回路ＭＣ１はトランジスタＴ１のゲートに接続されている。トランジスタＴ１は、入力端子Ｐ１から入力整合回路ＭＣ１を介して入力した入力信号を増幅する増幅素子であり、例えばＧａＮ系ＨＥＭＴチップである。最上層のメタル２はスルーホールによりガラエポ基板１の裏面の接地層に接続されている。トランジスタＴ１の出力端であるドレインパッドにワイヤＷ１を介して高調波整合回路３が接続されている。ワイヤＷ１は寄生インダクタンスＬ３を有する。
高調波整合回路３は、ワイヤＷ１に接続された第１のインダクタＬ１と、第１のインダクタＬ１と直列に接続された第１のキャパシタＣ１と、第１のインダクタＬ１と並列に接続された第２のインダクタＬ２と、第２のインダクタＬ２と直列に接続された第２のキャパシタＣ２とを有する。第１のキャパシタＣ１及び第２のキャパシタＣ２はチップコンデンサである。
ワイヤＷ１と高調波整合回路３の接続点に、入力信号の基本波に対するインピーダンスを整合するための基本波整合回路ＭＣ２の一端が接続されている。基本波整合回路ＭＣ２の他端は高周波増幅器の出力端子Ｐ２に接続されている。
図３は、実施の形態１に係る高周波増幅器を示す斜視図である。図４は、第１のインダクタと第２のインダクタを示す斜視図である。第１のインダクタＬ１はガラエポ基板１の表面から１層目の配線層と３層目の配線層から形成されている。第２のインダクタＬ２はガラエポ基板１の２層目の配線層から形成されている。第１のインダクタＬ１は、ガラエポ基板１の上から見た平面視でトランジスタＴ１のドレインから第１のキャパシタＣ１に向けて時計周りに巻かれている。第２のインダクタＬ２は、平面視でトランジスタＴ１のドレインから第２のキャパシタＣ２に向けて反時計回りに巻かれている。第１のインダクタＬ１と第２のインダクタＬ２は、互いに逆方向に巻かれて重なり合っているため、減極性の相互インダクタンスを呈する減極性カップラを形成している。
相互インダクタンスを考慮しない場合、ワイヤＷ１の寄生インダクタンスＬ３の影響により、第２のインダクタＬ２と第２のキャパシタＣ２で構成される２倍波共振回路の共振周波数は、基本波の周波数ｆｏに対して２ｆｏよりも高く設定される。このため、２倍波共振回路のインピーダンスは、２倍波以下の周波数に対して容量性、３倍波に対して誘導性を示す。基本波に対して２倍波共振回路による容量を低減するため、第１のインダクタＬ１と第１のキャパシタＣ１で構成される共振回路のインピーダンスは基本波に対して誘導性を示すように設定する。
次に、相互インダクタンスを考慮した場合の回路動作について説明する。図５及び図６は、実施の形態１に係る高周波増幅器の回路動作を説明するための等価回路図である。説明を簡略にするため、基本波整合回路ＭＣ２は開放として扱う。トランジスタＴ１の内部負荷をＲｄｓ、トランジスタＴ１の寄生容量をＣｄｓとする。第１のインダクタＬ１に流れる電流をｉ１、第２のインダクタＬ２に流れる電流をｉ２とする。第１のインダクタＬ１のインダクタンスをＬ（Ｌ１）、第２のインダクタＬ２のインダクタンスをＬ（Ｌ２）、相互インダクタンスを－Ｍとする。
高周波増幅器が理想的なＦ級動作を行うためには、トランジスタＴ１の出力端から高調波整合回路３を見込むインピーダンスが、基本波に対して開放、２倍波に対して短絡、３倍波に対してトランジスタＴ１の寄生容量Ｃｄｓと共振して開放となることが望ましい。
図５では、図１の第１のインダクタＬ１と第２のインダクタＬ２をカップリングの無いインダクタに置き換えている。インダクタＬ４が、第１のインダクタＬ１と第２のインダクタＬ２により生成される減極性の相互インダクタに対応する。基本波インダクタＬ１ａのインダクタンスはＬ（Ｌ１）＋Ｍ、高調波インダクタＬ２ａのインダクタンスはＬ（Ｌ２）＋Ｍ、インダクタＬ４のインダクタンスは－Ｍとなる。各定数を調整してＬ１ａ、Ｌ２ａ、Ｃ１、Ｃ２で形成される回路を基本波で開放とする。これにより、基本波でのトランジスタＴ１の出力端から見込む出力インピーダンスに当該回路が影響を与えないようにすることができる。
図５のインダクタＬ４には電流ｉ１と電流ｉ２の両方が流れる。図６では、図５のインダクタＬ４を、電流ｉ１のみが流れるインダクタＬ４ａと、電流ｉ２のみが流れるインダクタＬ４ｂとに仮想的に分割している。
インダクタＬ４ａのインダクタンスをＬ（Ｍ１ａ）、インダクタＬ４ｂのインダクタンスをＬ（Ｍ１ｂ）とする。図５のノードＮ１と、図６のノードＮ１１及びＮ１２は同一の電位であるので、Ｌ（Ｍ１ａ）、Ｌ（Ｍ１ｂ）は次のように表すことができる。
Ｌ（Ｍ１ａ）＝－（ｉ１＋ｉ２）／ｉ１×Ｍ
Ｌ（Ｍ１ｂ）＝－（ｉ１＋ｉ２）／ｉ２×Ｍ
ここでｎ＝ｉ１／ｉ２とする。ｎは第１のインダクタＬ１と第２のインダクタＬ２に流れる電流の比を示す。上記のＬ（Ｍ１ａ）、Ｌ（Ｍ１ｂ）はｎを用いて次のように表すことができる。
Ｌ（Ｍ１ａ）＝－（１＋１／ｎ）×Ｍ
Ｌ（Ｍ１ｂ）＝－（１＋ｎ）×Ｍ
インダクタＬ１ａとインダクタＬ４ａの直列接続をインダクタＬ１ｂとする。基本波インダクタンスであるインダクタＬ１ｂのインダクタンスＬ（Ｌ１ｂ）は次のように表すことができる。
Ｌ（Ｌ１ｂ）＝Ｌ（Ｌ１ａ）＋Ｌ（Ｍ１ａ）＝Ｌ（Ｌ１）―（１／ｎ）×Ｍ
インダクタＬ２ａとインダクタＬ４ｂの直列接続をインダクタＬ２ｂとする。２倍波インダクタンスであるインダクタＬ２ｂのインダクタンスＬ（Ｌ２ｂ）は次のように表すことができる。
Ｌ（Ｌ２ｂ）＝Ｌ（Ｌ２ａ）＋Ｌ（Ｍ１ｂ）＝Ｌ（Ｌ２）－ｎ×Ｍ
図７は、第１のインダクタと第２のインダクタに流れる電流の比ｎの周波数依存性を示す図である。電流ｉ１と電流ｉ２の流れるパスにはＬＣ回路のみが接続されているので、ｎの値は実数となる。主に、高調波のインピーダンスに影響するのはＬ４ｂ、Ｌ２ａ、Ｃ２であるが、ｎの値が周波数とともに増加することから、等価的なインダクタンスＬ（Ｌ２ｂ）は周波数とともに減少させることができることが分かる。
高調波整合、特に３倍波整合では、基本波の３倍の高い周波数においてトランジスタＴ１の寄生容量Ｃｄｓと共振するインダクタンスの値を小さくする必要がある。しかし、カップリングがない従来回路では実現が困難である。これに対して、本実施の形態では、第１のインダクタＬ１と第２のインダクタＬ２により減極性の相互インダクタンスが生成されるため、ワイヤＷ１の寄生インダクタンスＬ３の影響を低減することできる。特に３倍波整合で必要とされる低いインダクタンスを実現することができる。また、第１のインダクタＬ１と第１のキャパシタＣ１で形成される回路により高調波整合回路３の影響を低減するため、基本波の整合に影響を与えない。よって、基本波、２倍波、３倍波でのインピーダンスを同時に最適化できる。
続いて、本実施の形態の効果を比較例と比較して説明する。図８は、比較例に係る高周波増幅を示す回路図である。高調波整合回路３は、インダクタＬ４及びキャパシタＣ３からなる２倍波用の共振回路と、インダクタＬ５及びキャパシタＣ４からなる３倍波用の共振回路とを有する。比較例では、インダクタＬ４とインダクタＬ５は減極性カップラを形成しない。
図９は、実施の形態１においてトランジスタの出力端から見込む出力インピーダンスの軌跡を示す図である。図１０及び図１１は、比較例においてトランジスタの出力端から見込む出力インピーダンスの軌跡を示す図である。図中、ｆｌ、ｆｃ、ｆｈは、それぞれ基本波の帯域下限、帯域中心、帯域上限でのインピーダンスを示している。２ｆｌ、２ｆｃ、２ｆｈは、それぞれ２倍波の帯域下限、帯域中心、帯域上限でのインピーダンスを示している。３ｆｌ、３ｆｃ、３ｆｈは、それぞれ３倍波の帯域下限、帯域中心、帯域上限でのインピーダンスを示している。ｆｃ＿ｏは、高調波整合回路３を含まない場合の基本波における帯域中心でのインピーダンスを示している。トランジスタＴ１の出力インピーダンスは、トランジスタＴ１のドレイン端、内部電流源Ｉｓ又は内部負荷Ｒｄｓから高調波整合回路３を見込むインピーダンスである。
図９～１１から分かるように、実施の形態１では基本波、２倍波、３倍波の各々の周波数に対して整合が取れているのに対して、比較例では２倍波の整合が取れていない。また、実施の形態１の３倍波周波数特性は比較例よりも良好である。
図１０から分かるように、比較例では、Ｌ４，Ｃ３，Ｌ５，Ｃ４を最適化することにより、Ｆ級動作での必要条件である２倍波で短絡、３倍波で開放の条件を満たせる。しかし、基本波でのインピーダンスはｆｃ＿ｏからｆｃへとずれてしまう。
増幅器において一定の反射係数以下で整合が取れる周波数範囲の広さ加減を広帯域性と言う。一般に増幅器の広帯域性はトランジスタＴ１のＲｄｓ・Ｃｄｓに反比例することが知られている。比較例では、図１０に示すように、ｆｃは高調波回路を含まない場合のインピーダンスｆｃ＿ｏからずれている。トランジスタＴ１の等価的な寄生容量をＣｄｓ′とするとＣｄｓ＜Ｃｄｓ′となり広帯域性は劣化している。また、Ｃｄｓ′が大きくなると容量の増加分を補償する回路を付加する必要があり、出力整合回路の損失が増加するなどの問題がある。
図１１では、基本波と３倍波に対するインピーダンスを固定している。この図から分かるように、基本波に対するインピーダンスをｆｃ＿ｏに固定し、３倍波に対するインピーダンス３ｆｌ、３ｆｃ、３ｆｈをオープンに固定すると、２倍波に対するインピーダンス２ｆｌ、２ｆｃ、２ｆｈが短絡端からずれてしまうという問題がある。従って、比較例では、基本波、２倍波、３倍波でのインピーダンス整合を同時に達成することは困難である。
これに対して、本実施の形態では、高周波増幅器における主な寄生成分であるトランジスタＴ１のドレインパッドと高調波整合回路３を接続するワイヤＷ１に起因する寄生インダクタンスがある場合でも、基本波、２倍波、３倍波でのインピーダンス整合を同時に達成することができる。
実施の形態２．
図１２は、実施の形態２に係る高周波増幅器を示す回路図である。図１３は、実施の形態２に係る高周波増幅器を示す上面図である。高調波整合回路３はワイヤＷ１を介してトランジスタＴ１のドレインに接続されている。一方、基本波整合回路ＭＣ２は、別途設けたワイヤＷ２を介してトランジスタＴ１のドレインに接続されている。ワイヤＷ２は寄生インダクタＬ５を有する。基本波の基本波整合回路ＭＣ２と高調波整合回路３がトランジスタＴ１のドレインで分離されている。ワイヤＷ２はワイヤＷ１に対して斜めに配置されている。このため、ワイヤ間のカップリングを低減でき、基本波整合回路ＭＣ２と高調波整合回路３との干渉が少ない。よって、基本波整合回路ＭＣ２と高調波整合回路３を別々に最適化することができ、回路設計が容易となる。
実施の形態３．
図１４は、実施の形態３に係る高周波増幅器を示す回路図である。実施の形態１の第２のキャパシタＣ２は基本波周波数の３倍と高い周波数に対応している。例えば３ＧＨｚ帯の増幅器であれば第２のキャパシタＣ２は９ＧＨｚに対応している。このため、第２のキャパシタＣ２の容量値は１ｐＦ以下であり、精度が要求される。実施の形態１では第２のキャパシタＣ２としてチップコンデンサを用いている。しかし、市販のチップコンデンサの容量値のステップは０．１ｐＦ刻みと荒い。また、チップコンデンサを実装するためのパッドは大きく、数分の１ｐＦ程度の寄生容量を有する。従って、第２のキャパシタＣ２の容量値の微調整が困難である。
そこで、本実施の形態では、実施の形態１の第２のキャパシタＣ２をオープンスタブＳＴＢ１に置き換えている。このため、容量値の微調整が可能となる。また、コンデンサを実装するためのパッドが不要となるため、回路規模を小さくすることができる。なお、オープンスタブＳＴＢ１の代わりにガラエポ基板１と配線で形成された層間容量を用いてもよい。
実施の形態４．
本実施の形態では、実施形態１の回路構成において、第１のインダクタＬ１、第１のキャパシタＣ１、第２のインダクタＬ２、第２のキャパシタＣ２の定数を、トランジスタＴ１の出力端から高調波整合回路３を見込むインピーダンスが２倍波に対してトランジスタＴ１内の寄生容量Ｃｄｓと共振して開放、３倍波に対して短絡となるように設定している。これにより高周波増幅器が逆Ｆ級動作をする高調波条件を満たすことができる。
図１５は、実施の形態４においてトランジスタの出力端から見込む出力インピーダンスを示す図である。各定数を調整することにより、基本波に対しては大きく影響が出ているが、逆Ｆ級増幅器のインピーダンス条件である、２倍波の周波数に対して開放、３倍波に対して短絡の状態が実現できていることが分かる。また、３倍波に対しては、減極性の相互インダクタンスにより広帯域にわたって短絡条件を満たしている。
実施の形態５．
図１６は、実施の形態５に係る高周波増幅器を示す回路図である。実施の形態４の構成に加えて、第１のインダクタＬ１と第１のキャパシタＣ１との間に、基本波の波長λに対して電気長がλ／４のトランスミッションラインＴＲＬ１が接続されている。
実施の形態４ではトランジスタＴ１の電流源から見込む基本波に対するインピーダンスは２つのＬＣ共振回路により大きく影響を受ける。これに対して、トランスミッションラインＴＲＬ１を挿入することにより、基本波に対する影響を小さくでき、回路設計が容易となる。
図１７は、実施の形態５においてトランジスタの出力端から見込む出力インピーダンスの軌跡を示す図である。トランスミッションラインＴＲＬ１の挿入により、基本波に対する影響が小さくなっていることが分かる。
１ ガラエポ基板、３ 高調波整合回路、Ｃ１ 第１のキャパシタ、Ｃ２ 第２のキャパシタ、Ｌ１ 第１のインダクタ、Ｌ２ 第２のインダクタ、ＭＣ２ 基本波整合回路、ＳＴＢ１ オープンスタブ、Ｔ１ トランジスタ（増幅素子）、ＴＲＬ１ トランスミッションライン、Ｗ１ 第１のワイヤ、Ｗ２ 第２のワイヤ

Claims (13)

  1. 入力信号を増幅する増幅素子と、
    前記増幅素子の出力端に第１のワイヤを介して接続された高調波整合回路とを備え、
    前記高調波整合回路は、前記第１のワイヤに接続された第１のインダクタと、前記第１のインダクタと直列に接続された第１のキャパシタと、前記第１のインダクタと並列に接続された第２のインダクタと、前記第２のインダクタと直列に接続された第２のキャパシタとを有し、
    前記第１のインダクタと前記第２のインダクタは、減極性の相互インダクタンスを呈する減極性カップラを形成していることを特徴とする高周波増幅器。
  2. 前記第１のインダクタと前記第２のインダクタは、互いに逆方向に巻かれて重なり合っていることを特徴とする請求項１に記載の高周波増幅器。
  3. 前記増幅素子の前記出力端から前記高調波整合回路を見込むインピーダンスが、前記入力信号の基本波に対して開放、２倍波に対して短絡、３倍波に対して開放となり、前記高周波増幅器がＦ級動作をすることを特徴とする請求項１又は２に記載の高周波増幅器。
  4. 前記第２のインダクタと前記第２のキャパシタで構成される共振回路のインピーダンスは、前記２倍波以下の周波数に対して容量性、前記３倍波に対して誘導性を示し、
    前記第１のインダクタと前記第１のキャパシタで構成される共振回路のインピーダンスは前記基本波に対して誘導性を示すことを特徴とする請求項３に記載の高周波増幅器。
  5. 前記増幅素子の前記出力端から前記高調波整合回路を見込むインピーダンスが、前記入力信号の２倍波に対して開放、３倍波に対して短絡となり、前記高周波増幅器が逆Ｆ級動作をすることを特徴とする請求項１又は２に記載の高周波増幅器。
  6. 前記第１のインダクタと前記第１のキャパシタの間に接続され、前記入力信号の波長λに対して電気長がλ／４のトランスミッションラインを更に備えることを特徴とする請求項５に記載の高周波増幅器。
  7. 前記第１のワイヤと前記高調波整合回路の接続点に接続された基本波整合回路を更に備えることを特徴とする請求項１～６の何れか１項に記載の高周波増幅器。
  8. 前記増幅素子の前記出力端に第２のワイヤにより接続された基本波整合回路を更に備えることを特徴とする請求項１～６の何れか１項に記載の高周波増幅器。
  9. 前記第２のワイヤは前記第１のワイヤに対して斜めに配置されていることを特徴とする請求項８に記載の高周波増幅器。
  10. 前記第１のキャパシタ及び第２のキャパシタはチップコンデンサであることを特徴とする請求項１～９の何れか１項に記載の高周波増幅器。
  11. 前記第２のキャパシタは多層のガラエポ基板と配線で形成された層間容量であることを特徴とする請求項１～９の何れか１項に記載の高周波増幅器。
  12. 前記第２のキャパシタはオープンスタブであることを特徴とする請求項１～９の何れか１項に記載の高周波増幅器。
  13. 前記増幅素子はＧａＮ系ＨＥＭＴチップであり、
    前記第１のインダクタ及び第２のインダクタガラエポ基板の配線層から形成されていることを特徴とする請求項１～１２の何れか１項に記載の高周波増幅器。
JP2021563497A 2019-12-10 2019-12-10 高周波増幅器 Active JP7251660B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/048325 WO2021117142A1 (ja) 2019-12-10 2019-12-10 高周波増幅器

Publications (3)

Publication Number Publication Date
JPWO2021117142A1 JPWO2021117142A1 (ja) 2021-06-17
JPWO2021117142A5 JPWO2021117142A5 (ja) 2022-04-08
JP7251660B2 true JP7251660B2 (ja) 2023-04-04

Family

ID=76329986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021563497A Active JP7251660B2 (ja) 2019-12-10 2019-12-10 高周波増幅器

Country Status (7)

Country Link
US (1) US20220337204A1 (ja)
JP (1) JP7251660B2 (ja)
KR (1) KR20220088486A (ja)
CN (1) CN114731141A (ja)
DE (1) DE112019007952T5 (ja)
TW (1) TWI741782B (ja)
WO (1) WO2021117142A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263439A (ja) 2007-04-12 2008-10-30 Toshiba Corp Ｆ級増幅回路
US20160173039A1 (en) 2014-12-16 2016-06-16 Freescale Semiconductor, Inc. Amplifiers with a short phase path, packaged rf devices for use therein, and methods of manufacture thereof
JP5958834B2 (ja) 2011-06-28 2016-08-02 パナソニックＩｐマネジメント株式会社 高周波電力増幅器
US20190296693A1 (en) 2018-03-20 2019-09-26 Nxp Usa, Inc. Amplifier device with harmonic termination circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503917B2 (ja) * 1993-09-22 1996-06-05 日本電気株式会社 高効率電力増幅器
US6577199B2 (en) * 2000-12-07 2003-06-10 Ericsson, Inc. Harmonic matching network for a saturated amplifier
CN2872699Y (zh) * 2006-02-14 2007-02-21 沈阳华腾电器设备有限公司 负互感滤波器
JP2009081605A (ja) * 2007-09-26 2009-04-16 Univ Of Electro-Communications 逆ｆ級増幅回路
CN108028635B (zh) * 2015-09-09 2021-04-20 株式会社村田制作所 频率可变lc滤波器、高频前端电路
JP2019041310A (ja) * 2017-08-28 2019-03-14 株式会社村田製作所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263439A (ja) 2007-04-12 2008-10-30 Toshiba Corp Ｆ級増幅回路
JP5958834B2 (ja) 2011-06-28 2016-08-02 パナソニックＩｐマネジメント株式会社 高周波電力増幅器
US20160173039A1 (en) 2014-12-16 2016-06-16 Freescale Semiconductor, Inc. Amplifiers with a short phase path, packaged rf devices for use therein, and methods of manufacture thereof
US20190296693A1 (en) 2018-03-20 2019-09-26 Nxp Usa, Inc. Amplifier device with harmonic termination circuit

Also Published As

Publication number Publication date
JPWO2021117142A1 (ja) 2021-06-17
KR20220088486A (ko) 2022-06-27
US20220337204A1 (en) 2022-10-20
TW202123605A (zh) 2021-06-16
DE112019007952T5 (de) 2022-10-27
CN114731141A (zh) 2022-07-08
TWI741782B (zh) 2021-10-01
WO2021117142A1 (ja) 2021-06-17

Similar Documents

Publication Publication Date Title
US10673387B2 (en) Amplifiers with in-package radial stub harmonic traps
JP5085179B2 (ja) Ｆ級増幅回路
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
US8638171B2 (en) Radiofrequency amplifier
JP5260801B2 (ja) 高周波増幅回路
US7777571B2 (en) High frequency power amplifier
US6400240B2 (en) Integrated resonance circuit consisting of a parallel connection of a microstrip line and a capacitor
JPH11136045A (ja) マイクロ波増幅器
US11901867B2 (en) Differential amplifier circuit
JP2013118580A (ja) 高周波増幅器
US11528012B2 (en) Active balun circuit, power amplifier circuit, and power amplifier module
US5233313A (en) High power field effect transistor amplifier
WO2017203571A1 (ja) 電力増幅器
JP7251660B2 (ja) 高周波増幅器
JP5402887B2 (ja) 高周波増幅器
JP5287286B2 (ja) バイアス回路
CN111989861A (zh) 高频功率放大器
US20200259468A1 (en) Power amplifier circuit
JP6729989B2 (ja) 増幅器
KR20220078688A (ko) 도허티 증폭기
JP7418662B2 (ja) ドハティ増幅器
WO2021140563A1 (ja) 高周波半導体装置
WO2023144891A1 (ja) 電力増幅器
JP2005311579A (ja) 半導体装置
JP6678827B2 (ja) 高周波増幅器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230306

R150 Certificate of patent or registration of utility model

Ref document number: 7251660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150