JP2503917B2 - 高効率電力増幅器 - Google Patents
高効率電力増幅器Info
- Publication number
- JP2503917B2 JP2503917B2 JP5259153A JP25915393A JP2503917B2 JP 2503917 B2 JP2503917 B2 JP 2503917B2 JP 5259153 A JP5259153 A JP 5259153A JP 25915393 A JP25915393 A JP 25915393A JP 2503917 B2 JP2503917 B2 JP 2503917B2
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- voltage
- efficiency power
- load
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2176—Class E amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高効率電力増幅器に関
し、特に高周波帯で用いるＦ級動作をなす高効率電力増
幅器に関するものである。
し、特に高周波帯で用いるＦ級動作をなす高効率電力増
幅器に関するものである。
【０００２】
【従来の技術】この種のＦ級高効率電力増幅器において
は、増幅用能動素子であるＦＥＴ等のトランジスタの出
力側から負荷を見込むインピーダンスが、基本波に対し
て整合、第二高周波に対して短絡（ゼロ）、第三高周波
に対して開放（無限大）となるインピーダンス整合回路
を設ける必要がある。
は、増幅用能動素子であるＦＥＴ等のトランジスタの出
力側から負荷を見込むインピーダンスが、基本波に対し
て整合、第二高周波に対して短絡（ゼロ）、第三高周波
に対して開放（無限大）となるインピーダンス整合回路
を設ける必要がある。
【０００３】従来のこの種のＦ級電力増幅器の例として
は、ＩＥＥＥトランザクションズオンエレクトロンデバ
イシズ（ＩＥＥ Transactions on Electron Devices）
の第１４巻、ナンバ１２、ＰＰ．８５１〜８５７や、特
開昭６３−２０４９１２号公報や、更には特開昭６４−
７４８１３号公報等に開示されたものがある。
は、ＩＥＥＥトランザクションズオンエレクトロンデバ
イシズ（ＩＥＥ Transactions on Electron Devices）
の第１４巻、ナンバ１２、ＰＰ．８５１〜８５７や、特
開昭６３−２０４９１２号公報や、更には特開昭６４−
７４８１３号公報等に開示されたものがある。
【０００４】図３はこのＦ級電力増幅器の回路例であ
る。図３に示す如く、その増幅器は増幅用能動素子１
と、直流阻止用のカップリングキャパシタ２と、増幅素
子１への直流バイアスＶD を印加するための高周波阻止
用インダクタ３と、増幅素子１の負荷４〜６とからなっ
ている。
る。図３に示す如く、その増幅器は増幅用能動素子１
と、直流阻止用のカップリングキャパシタ２と、増幅素
子１への直流バイアスＶD を印加するための高周波阻止
用インダクタ３と、増幅素子１の負荷４〜６とからなっ
ている。
【０００５】この負荷は、基本波に対して所定インピー
ダンス（整合インピーダンス）Ｚ1を与える共振回路４
と、偶数次高調波に対してゼロインピーダンスを与える
共振回路５と、奇数次高調波に対して無限大インピーダ
ンスを与える共振回路６とを有している。
ダンス（整合インピーダンス）Ｚ1を与える共振回路４
と、偶数次高調波に対してゼロインピーダンスを与える
共振回路５と、奇数次高調波に対して無限大インピーダ
ンスを与える共振回路６とを有している。
【０００６】増幅素子１がＦＥＴ（電界効果トランジス
タ）であるとする。このＦＥＴはドレイン電極Ｄにイン
ダクタ３を介して直流電圧ＶD が印加されており、ゲー
ト電極Ｇには、図４（ａ）に示す如く、高周波入力信号
の正弦波の半周期だけドレイン電流ｉD が流れる様にバ
イアス電圧ＶGSが与えられている。
タ）であるとする。このＦＥＴはドレイン電極Ｄにイン
ダクタ３を介して直流電圧ＶD が印加されており、ゲー
ト電極Ｇには、図４（ａ）に示す如く、高周波入力信号
の正弦波の半周期だけドレイン電流ｉD が流れる様にバ
イアス電圧ＶGSが与えられている。
【０００７】ドレイン電流ｉD の尖頭値はＩp であり、
ドレイン電流ｉD の４次以上の高周波成分は無視できる
ものとし、ＦＥＴ１の内部抵抗は十分小さいとする。
ドレイン電流ｉD の４次以上の高周波成分は無視できる
ものとし、ＦＥＴ１の内部抵抗は十分小さいとする。
【０００８】この条件下において、ドレイン効率ηD を
最大にする負荷インピーダンスは、 Ｚ１＝４ＶD ／３1/2 Ｉp Ｚ２＝０（２次高周波インピーダンス） Ｚ３＝∞（３次高周波インピーダンス） となる。このときのドレイン効率は、 ηD ＝π／２・３1/2 となる。
最大にする負荷インピーダンスは、 Ｚ１＝４ＶD ／３1/2 Ｉp Ｚ２＝０（２次高周波インピーダンス） Ｚ３＝∞（３次高周波インピーダンス） となる。このときのドレイン効率は、 ηD ＝π／２・３1/2 となる。
【０００９】増幅出力の基本波電圧振幅ＶD は、 ｖD1＝２ＶD ／３1/2 であり、直流バイアス電圧ＶD よりも大きくなるが、ド
レイン電圧ｖD の負の半サイクルの期間はＦＥＴ１は導
通状態にあるために、ドレイン電圧ｖD の瞬時値は、図
４（ｂ）の点線の波形で示す様な波形となり、基本波位
相θが、 π／３≦θ≦２π／３ の範囲（期間Ｔで示す）では、ｖD は略ゼロとなる。
レイン電圧ｖD の負の半サイクルの期間はＦＥＴ１は導
通状態にあるために、ドレイン電圧ｖD の瞬時値は、図
４（ｂ）の点線の波形で示す様な波形となり、基本波位
相θが、 π／３≦θ≦２π／３ の範囲（期間Ｔで示す）では、ｖD は略ゼロとなる。
【００１０】すなわち、負荷に発生する全高周波電圧の
瞬時値の絶対値の最大値は直流バイアス電圧ＶD に制限
される。
瞬時値の絶対値の最大値は直流バイアス電圧ＶD に制限
される。
【００１１】
【発明が解決しようとする課題】従来のこの種のＦ級増
幅器では、ドレイン電圧に関係なくドレイン電流が図４
（ａ）の波形の様に得られていると考えられる。しかし
ながら、実用化されているマイクロ波帯ＦＥＴでは。ゲ
ート電圧ＶGSをパラメータとしたドレイン電圧対電流特
性は図５の様になっており、ニー電圧ＶK 以下のドレイ
ン電圧では、ドレイン電流はドレイン電圧に依存するよ
うになっていることが判る。
幅器では、ドレイン電圧に関係なくドレイン電流が図４
（ａ）の波形の様に得られていると考えられる。しかし
ながら、実用化されているマイクロ波帯ＦＥＴでは。ゲ
ート電圧ＶGSをパラメータとしたドレイン電圧対電流特
性は図５の様になっており、ニー電圧ＶK 以下のドレイ
ン電圧では、ドレイン電流はドレイン電圧に依存するよ
うになっていることが判る。
【００１２】従って、ドレイン電圧ｖD がニー電圧ＶK
以下のゼロボルト付近では、ドレイン電流波形は図４
（ａ）に示す様な半波正弦波形とはならず、尖頭部分の
波形がいわゆるダブルハンプ状（図４（ｂ）の電圧波形
の尖頭部分の様な２つの突出（角）部分を持つ波形）と
なって、ドレイン電流波形が歪むことになる。
以下のゼロボルト付近では、ドレイン電流波形は図４
（ａ）に示す様な半波正弦波形とはならず、尖頭部分の
波形がいわゆるダブルハンプ状（図４（ｂ）の電圧波形
の尖頭部分の様な２つの突出（角）部分を持つ波形）と
なって、ドレイン電流波形が歪むことになる。
【００１３】このドレイン電流の歪に起因して、ドレイ
ン電流の基本波成分が減少すると共に、他の高周波成分
も変化し、理想的なハーモニックチューニング増幅器が
実現できず、効率が低下するという欠点がある。
ン電流の基本波成分が減少すると共に、他の高周波成分
も変化し、理想的なハーモニックチューニング増幅器が
実現できず、効率が低下するという欠点がある。
【００１４】本発明の目的は、ドレイン瞬時電圧のピー
ク値がほぼゼロになることを抑止してドレイン電流の歪
みを防止することにより、理想的に近いハーモニックチ
ューニング増幅が可能な高能率電力増幅器を提供するこ
とである。
ク値がほぼゼロになることを抑止してドレイン電流の歪
みを防止することにより、理想的に近いハーモニックチ
ューニング増幅が可能な高能率電力増幅器を提供するこ
とである。
【００１５】
【発明の原理】図３の従来回路では、ＦＥＴ１のドレイ
ン瞬時電圧の最小値は、ＦＥＴ１のオン抵抗が略ゼロで
あるから、ほぼゼロとなり、その結果図５の特性から判
る様に、その時のドレイン電流は減少して前述した如く
歪むことになる。そこで、本発明では、ドレイン電圧の
最小値がニー電圧ＶK 以下になることを防止すること
で、ドレイン電流の減少を防いでその波形歪をなくす様
にしたものである。
ン瞬時電圧の最小値は、ＦＥＴ１のオン抵抗が略ゼロで
あるから、ほぼゼロとなり、その結果図５の特性から判
る様に、その時のドレイン電流は減少して前述した如く
歪むことになる。そこで、本発明では、ドレイン電圧の
最小値がニー電圧ＶK 以下になることを防止すること
で、ドレイン電流の減少を防いでその波形歪をなくす様
にしたものである。
【００１６】
【課題を解決するための手段】本発明によれば、増幅用
能動素子と、この増幅出力の基本波に対して所定のイン
ピーダンスを、偶数次高調波に対してゼロインピーダン
スを、奇数次高調波に対して無限大のインピーダンスを
夫々有する負荷とを含む高効率電力増幅器であって、前
記負荷に並列に接続されて前記増幅出力のピーク値を制
限する制限手段を有することを特徴とする高効率電力増
幅器が得られる。
能動素子と、この増幅出力の基本波に対して所定のイン
ピーダンスを、偶数次高調波に対してゼロインピーダン
スを、奇数次高調波に対して無限大のインピーダンスを
夫々有する負荷とを含む高効率電力増幅器であって、前
記負荷に並列に接続されて前記増幅出力のピーク値を制
限する制限手段を有することを特徴とする高効率電力増
幅器が得られる。
【００１７】
【実施例】以下、本発明について図面を参照しつつ詳述
する。
する。
【００１８】図１は本発明の一実施例の回路図であり、
図３と同等部分は同一符号により示している。図３の従
来例と相違する部分についてのみ述べることにする。
図３と同等部分は同一符号により示している。図３の従
来例と相違する部分についてのみ述べることにする。
【００１９】本例では、ＦＥＴ１の負荷回路４〜６に並
列に、キャパシタ７とダイオード８との直列回路を設け
ており、ダイオード８のカソード（キャパシタ７との共
通接続点Ａ）には、交流阻止用インダクタ９を介して、
ダイオード８への直流バイアス（ＶD −ＶK ）を印加し
ている。
列に、キャパシタ７とダイオード８との直列回路を設け
ており、ダイオード８のカソード（キャパシタ７との共
通接続点Ａ）には、交流阻止用インダクタ９を介して、
ダイオード８への直流バイアス（ＶD −ＶK ）を印加し
ている。
【００２０】この構成において、負荷に発生する全高周
波電圧の絶対値の最大値が（ＶD −ＶK ）より大きくな
ると、ダイオード８は全高周波電圧の瞬時値の負側にお
いて導通状態となり、図４（ｂ）の略Ｔの期間は、ダイ
オード８とキャパシタ７とによる直列回路がほぼゼロの
低インピーダンスを呈することになる。その結果、全高
周波電圧の負側のピーク値の絶対値の最大値は、図４
（ｂ）の実線で示す如く、（ＶD −ＶK ）に制限される
ことになる。
波電圧の絶対値の最大値が（ＶD −ＶK ）より大きくな
ると、ダイオード８は全高周波電圧の瞬時値の負側にお
いて導通状態となり、図４（ｂ）の略Ｔの期間は、ダイ
オード８とキャパシタ７とによる直列回路がほぼゼロの
低インピーダンスを呈することになる。その結果、全高
周波電圧の負側のピーク値の絶対値の最大値は、図４
（ｂ）の実線で示す如く、（ＶD −ＶK ）に制限される
ことになる。
【００２１】尚、従来では、絶対値の最大値はＶD とな
っており、この最大値ＶD により、ドレイン電流が減少
して波形歪を招来していたものである。
っており、この最大値ＶD により、ドレイン電流が減少
して波形歪を招来していたものである。
【００２２】全高周波電圧の正側の半サイクルでは、Ｆ
ＥＴ１はオフにあるが、負荷の共振回路４〜６の動作に
より、負側の半サイクルと点対称な波形が得られ、やは
りその絶対値の最大値は（ＶD −ＶK ）に制限されるこ
とになる。
ＥＴ１はオフにあるが、負荷の共振回路４〜６の動作に
より、負側の半サイクルと点対称な波形が得られ、やは
りその絶対値の最大値は（ＶD −ＶK ）に制限されるこ
とになる。
【００２３】ここで、ダイオード８の極姓を図示の例と
は逆にしても良く、この場合には、バイアス電圧の極姓
も逆として−（ＶD −ＶK ）とすれば、ダイオード８は
全高周波電圧の瞬時値の正側でオンとなり、同様の図４
（ｂ）の実線で示す如きピーク値が制限されたドレイン
電圧波形が得られる。
は逆にしても良く、この場合には、バイアス電圧の極姓
も逆として−（ＶD −ＶK ）とすれば、ダイオード８は
全高周波電圧の瞬時値の正側でオンとなり、同様の図４
（ｂ）の実線で示す如きピーク値が制限されたドレイン
電圧波形が得られる。
【００２４】図１の回路において、増幅素子１はＦＥＴ
であり、そのゲート電極には図４（ａ）に示す様に高周
波信号の正弦波半周期のみドレイン電流ｉD が流れるよ
うにバイアス電圧ＶGSが与えられるとする。また、ドレ
イン電流の尖頭値をＩp とし、ドレイン電流の４次以上
の高周波成分は無視できるものとし、また、ＦＥＴ内部
抵抗は十分小さいものとする。
であり、そのゲート電極には図４（ａ）に示す様に高周
波信号の正弦波半周期のみドレイン電流ｉD が流れるよ
うにバイアス電圧ＶGSが与えられるとする。また、ドレ
イン電流の尖頭値をＩp とし、ドレイン電流の４次以上
の高周波成分は無視できるものとし、また、ＦＥＴ内部
抵抗は十分小さいものとする。
【００２５】この場合に負荷インピーダンスを、 Ｚ１＝４（ＶD −ＶK ）／３1/2 Ｉp Ｚ２＝０ Ｚ３＝∞ と設定すれば、ドレイン電圧の瞬時値ｖD の波形は図４
（ｂ）の実線の様になる。 すなわち、ドレイン電圧の
瞬時値はＶK 以下の小さな値になることはないので、図
４（ａ）に示すドレイン電流波形は半波正弦波に維持さ
れ歪むことはなく、よってほぼ理想的な設計どおりの動
作をなすハーモニックチューニングＦ級増幅器が実現で
きるのである。
（ｂ）の実線の様になる。 すなわち、ドレイン電圧の
瞬時値はＶK 以下の小さな値になることはないので、図
４（ａ）に示すドレイン電流波形は半波正弦波に維持さ
れ歪むことはなく、よってほぼ理想的な設計どおりの動
作をなすハーモニックチューニングＦ級増幅器が実現で
きるのである。
【００２６】このときのドレイン効率は、 ηD ＝（１−ＶK ／ＶD ）π／２・３1/2 となる。
【００２７】図２は本発明の他の実施例の回路図であ
り、図１と同等部分は同一符号にて示している。この例
では、負荷と並列にダイオード８とキャパシタ７との直
列回路が設けられている。図１の例とは、ダイオードと
キャパシタとの位置が入れ替わっており、ダイオード８
の接続極性も逆となっている。
り、図１と同等部分は同一符号にて示している。この例
では、負荷と並列にダイオード８とキャパシタ７との直
列回路が設けられている。図１の例とは、ダイオードと
キャパシタとの位置が入れ替わっており、ダイオード８
の接続極性も逆となっている。
【００２８】そして、このダイオード８のカソードＡに
直接バイアス（ＶD −ＶK ）が印加されている。交流阻
止用インダクタ９（図１）が不要な理由は、カソードＡ
の点は交流的にはキャパシタ７の作用により既に接地状
態にあるからである。
直接バイアス（ＶD −ＶK ）が印加されている。交流阻
止用インダクタ９（図１）が不要な理由は、カソードＡ
の点は交流的にはキャパシタ７の作用により既に接地状
態にあるからである。
【００２９】この回路においては、負荷に生ずる全高周
波電圧の瞬時値の絶対値の最大値が（ＶD −ＶK ）より
大なるとき、ダイオード８がオンとなってダイオード８
とキャパスタ７との直列回路はほぼゼロの低インピーダ
ンスを呈し、よって、その最大値は（ＶD −ＶK ）に制
限されることになる。
波電圧の瞬時値の絶対値の最大値が（ＶD −ＶK ）より
大なるとき、ダイオード８がオンとなってダイオード８
とキャパスタ７との直列回路はほぼゼロの低インピーダ
ンスを呈し、よって、その最大値は（ＶD −ＶK ）に制
限されることになる。
【００３０】本例でも、ダイオード８の極性は逆として
良く、このときはバイアス電圧極性も逆とすれば良い。
この場合、ダイオード８は全高周波電圧の瞬時値の負側
でオンとなる。
良く、このときはバイアス電圧極性も逆とすれば良い。
この場合、ダイオード８は全高周波電圧の瞬時値の負側
でオンとなる。
【００３１】
【発明の効果】以上述べた如く、本発明によれば、増幅
出力のピーク値を制限する回路を負荷に並列に設けてい
るので、ＦＥＴのドレイン電圧の瞬時値がゼロになるこ
とはなくなり、従って、ドレイン電流はそのピーク値で
減少せず歪みが防止されることになって、ほぼ理想どお
りで設計どうりのハーモニックチューニング増幅が可能
となる。
出力のピーク値を制限する回路を負荷に並列に設けてい
るので、ＦＥＴのドレイン電圧の瞬時値がゼロになるこ
とはなくなり、従って、ドレイン電流はそのピーク値で
減少せず歪みが防止されることになって、ほぼ理想どお
りで設計どうりのハーモニックチューニング増幅が可能
となる。
【図１】本発明の一実施例の回路図である。
【図２】本発明の他の実施例の回路図である。
【図３】従来例のＦ級高効率増幅器の回路図である。
【図４】（ａ）はＦ級高効率増幅器の増幅素子のドレイ
ン電流波形を示す図、（ｂ）は従来と本発明の増幅素子
の各ドレイン電圧波形を比較して示した図である。
ン電流波形を示す図、（ｂ）は従来と本発明の増幅素子
の各ドレイン電圧波形を比較して示した図である。
【図５】ＦＥＴ素子のドレイン電圧対電流特性図であ
る。
る。
１ ＦＥＴ ２，７ キャパシタ ３，９ インダクタ ４ 基本波共振回路 ５ 偶数次高調波共振回路 ６ 奇数次高調波共振回路
Claims (4)
- 【請求項１】 増幅用能動素子と、この増幅出力の基本
波に対して所定のインピーダンスを、偶数次高調波に対
してゼロインピーダンスを、奇数次高調波に対して無限
大のインピーダンスを夫々有する負荷とを含む高効率電
力増幅器であって、前記負荷に並列に接続されて前記増
幅出力のピーク値を制限する制限手段を有することを特
徴とする高効率電力増幅器。 - 【請求項２】 前記増幅用能動素子がＦＥＴ素子であ
り、前記制限手段は、前記増幅出力のピーク値が前記Ｆ
ＥＴ素子のニー電圧以下になることを禁止制限する手段
を有することを特徴とする請求項１記載の高効率電力増
幅器。 - 【請求項３】 前記制限手段は、前記負荷に並列接続さ
れ前記増幅出力のピーク値が前記ニー電圧以下になった
ときに交流的に接地状態を呈する低インピーダンス回路
からなることを特徴とする請求項２記載の高効率電力増
幅器。 - 【請求項４】 前記低インピーダンス回路は、所定バイ
アスが供給されたダイオードとキャパシタとの直列回路
であることを特徴とする請求項３記載の高効率電力増幅
器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5259153A JP2503917B2 (ja) | 1993-09-22 | 1993-09-22 | 高効率電力増幅器 |
| US08/309,578 US5434540A (en) | 1993-09-22 | 1994-09-21 | High efficiency power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5259153A JP2503917B2 (ja) | 1993-09-22 | 1993-09-22 | 高効率電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794962A JPH0794962A (ja) | 1995-04-07 |
| JP2503917B2 true JP2503917B2 (ja) | 1996-06-05 |
Family
ID=17330081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5259153A Expired - Lifetime JP2503917B2 (ja) | 1993-09-22 | 1993-09-22 | 高効率電力増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5434540A (ja) |
| JP (1) | JP2503917B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2606165B2 (ja) * | 1994-11-30 | 1997-04-30 | 日本電気株式会社 | インピーダンス整合回路 |
| US6229393B1 (en) | 1997-01-22 | 2001-05-08 | Storz Endoskop Gmbh | High frequency power generator |
| JP3888785B2 (ja) * | 1998-09-28 | 2007-03-07 | 三菱電機株式会社 | 高周波電力増幅器 |
| US6052033A (en) * | 1998-09-30 | 2000-04-18 | Logitech, Inc. | Radio frequency amplifier system and method |
| JP3665711B2 (ja) | 1999-02-25 | 2005-06-29 | 富士通株式会社 | 高周波増幅器および増幅素子 |
| US6552610B1 (en) * | 2002-01-15 | 2003-04-22 | Mva.Com Eurotec, B.V. | Transmission-line tuned switching power amplifier |
| US7969711B2 (en) * | 2008-02-06 | 2011-06-28 | Kemet Electronics Corporation | Multiple electronic components: combination capacitor and Zener diode |
| KR100919478B1 (ko) | 2009-06-16 | 2009-09-28 | 박흥준 | 편심 오차를 극복하기 위한 유도 전압을 이용한 하중 측정 트랜스듀서 및 그 트랜스듀서를 이용한 하중 측정 시스템 |
| KR100919477B1 (ko) | 2009-06-16 | 2009-09-28 | 박흥준 | 측정 오차를 제거하기 위한 유도 전압을 이용한 하중 측정 트랜스듀서 및 그 트랜스듀서를 이용한 하중 측정 시스템 |
| US10381988B2 (en) * | 2017-09-15 | 2019-08-13 | Qualcomm Incorporated | Methods and apparatuses for ruggedizing a power amplifier against breakdown using harmonic tuning |
| US20220337204A1 (en) * | 2019-12-10 | 2022-10-20 | Mitsubishi Electric Corporation | High frequency amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4717884A (en) * | 1986-04-14 | 1988-01-05 | Motorola, Inc. | High efficiency RF power amplifier |
| JP2505442B2 (ja) * | 1987-02-20 | 1996-06-12 | 三菱電機株式会社 | 半導体増幅器 |
| JPS6474813A (en) * | 1987-09-17 | 1989-03-20 | Japan Radio Co Ltd | Class f push-pull amplifier of high efficiency |
-
1993
- 1993-09-22 JP JP5259153A patent/JP2503917B2/ja not_active Expired - Lifetime
-
1994
- 1994-09-21 US US08/309,578 patent/US5434540A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5434540A (en) | 1995-07-18 |
| JPH0794962A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100435182B1 (ko) | Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기 | |
| US7248120B2 (en) | Stacked transistor method and apparatus | |
| JP2503917B2 (ja) | 高効率電力増幅器 | |
| Yousefzadeh et al. | Three-level buck converter for envelope tracking in RF power amplifiers | |
| Varlamov et al. | High Efficiency Power Amplifier for IoT Applications: RF Path | |
| JPH07185457A (ja) | 超音波振動子駆動回路 | |
| CA2110893A1 (en) | High frequency power supply using a non-saturating magnetic amplifier controller | |
| JPH0732335B2 (ja) | 高周波増幅器 | |
| JP2000252767A (ja) | 低ノイズ低ひずみのクラスｄ増幅器 | |
| JP2812932B2 (ja) | バラクタ制御されたｖｈｆ固定周波数ｄｃ−ｄｃコンバータ | |
| EP2162984A2 (en) | Pulse width modulation circuit and class-d amplifier comprising the pwm circuit | |
| JPS62108602A (ja) | 多機能浮動トランジスタ回路 | |
| JP4184739B2 (ja) | 高周波電力増幅器 | |
| JPH06334446A (ja) | 補助スイッチによる高出力型ｅ級増幅器 | |
| JPH11113253A (ja) | 昇圧チョッパー回路 | |
| JP3393900B2 (ja) | シャントｌ−ｃ共振回路を挿入したｅ級増幅器 | |
| JP3504598B2 (ja) | マイクロ波又はミリ波に対するバランス型周波数逓倍器 | |
| JPH09266421A (ja) | 高周波電力増幅器 | |
| Herceg et al. | Comparison of class C and high efficiency class E amplifiers at 435 MHz | |
| US6922550B1 (en) | Communication device with efficient excitation of a resonant circuit | |
| US20060284677A1 (en) | Switching amplifier and control method thereof | |
| EP1028522A1 (en) | Communication device | |
| JPS63204912A (ja) | 半導体増幅器 | |
| JPH08139542A (ja) | 半導体電力増幅器 | |
| US11211899B2 (en) | Power amplifying circuit |