JP7223567B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP7223567B2
JP7223567B2 JP2018225227A JP2018225227A JP7223567B2 JP 7223567 B2 JP7223567 B2 JP 7223567B2 JP 2018225227 A JP2018225227 A JP 2018225227A JP 2018225227 A JP2018225227 A JP 2018225227A JP 7223567 B2 JP7223567 B2 JP 7223567B2
Authority
JP
Japan
Prior art keywords
value
detection circuit
level detection
image data
black
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018225227A
Other languages
English (en)
Other versions
JP2020086379A (ja
Inventor
英行 中西
俊和 神門
克浩 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2018225227A priority Critical patent/JP7223567B2/ja
Publication of JP2020086379A publication Critical patent/JP2020086379A/ja
Application granted granted Critical
Publication of JP7223567B2 publication Critical patent/JP7223567B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、液晶表示装置に関する。
従来、液晶表示装置のコントラストを向上させる技術として、2枚の表示パネルを重ね合わせて、入力画像データに基づいて、それぞれの表示パネルに画像を表示させる技術が提案されている(例えば特許文献1参照)。具体例としては、互いに重なり合うよう配置された2枚の表示パネルの内、表示面側に配置された第1の表示パネルにカラー画像を表示し、背面側に配置された第2の表示パネルに白黒画像を表示することにより、コントラストの向上を図るものである。また上記液晶表示装置では、視差による表示不良の低減を図るために、背面側の第2の表示パネルに供給する映像信号に対して、入力画像データの信号レベルが高い部分を局所的に数画素分広げるローパス・フィルタ処理(スムージング処理)を行っている。
国際公開第2007/040139号
しかし、上記従来の液晶表示装置では、視差による表示不良の低減が十分に図れていなかった。即ち、上記従来の構成においては、入力画像データにおける背景レベルによらず、上記ローパス・フィルタ処理のフィルタ係数を決定していたため、必ずしも適切なフィルタ係数とはなっておらず、視差による表示不良の低減が十分ではなかった。
本開示は、上記実情に鑑みてなされたものであり、その目的は、複数の表示パネルを重ね合わせて構成された液晶表示装置において、視差による表示不良の更なる抑制を図ることにある。
上記課題を解決するために、本開示に係る液晶表示装置は、複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する表示装置であって、第1の画像を表示する第1の表示パネルと、前記第1の表示パネルの背面側に配置され、第2の画像を表示する第2の表示パネルと、入力画像データを取得し、前記入力画像データに基づいて、前記第1の画像に対応する第1の画像データと、前記第2の画像に対応する第2の画像データと、を生成する画像処理部と、を含み、前記画像処理部は、前記入力画像データから算出された輝度信号に対して微分フィルタ処理を行い、微分検出値を出力する微分フィルタと、前記輝度信号を用いて背景レベルを検出する背景レベル検出回路と、前記微分フィルタが出力する前記微分検出値と、前記背景レベル検出回路が検出する前記背景レベルと、を用いてフィルタゲインを決定するゲイン決定回路と、前記ゲイン決定回路により決定された前記フィルタゲインを用いて、ローパス・フィルタ処理を行うローパス・フィルタと、を含む。
本開示に係る液晶表示装置によれば、複数の表示パネルを重ね合わせて構成された液晶表示装置において、視差による表示不良の更なる抑制を図ることができる。
図1は第1の実施形態に係る液晶表示装置の概略構成を示す模式図である。 図2は第1の実施形態に係る第1の表示パネルの概略構成を示す模式図である。 図3は第1の実施形態に係る第2の表示パネルの概略構成を示す模式図である。 図4は図2及び図3のA-A´線に対応する断面図である。 図5は第1の実施形態の他の実施例に係る液晶表示装置の画素配置例を示す模式図である。 図6は第1の実施形態に係る画像処理部の構成を示すブロック図である。 図7は第1の実施形態に係る黒レベル検出回路の入出力例を示すグラフである。 図8は第1の実施形態に係る白レベル検出回路の入出力例を示すグラフである。 図9は第1の実施形態に係る黒レベル検出回路の処理例を示す概念図である。 図10は第1の実施形態の他の実施例に係る画像処理部の構成を示すブロック図である。 図11は第1の実施形態に係るゲイン決定回路がフィルタゲインを決定する際に用いるルックアップテーブルを示す概念図である。 図12は第1の実施形態に係る黒レベル検出回路の処理例を示すブロック図である。 図13は第1の実施形態に係る白レベル検出回路の処理例を示すブロック図である。
本開示の第1の実施形態について、図面を用いて以下に説明する。本実施形態に係る液晶表示装置は、画像を表示する複数の表示パネルと、それぞれの表示パネルを駆動する複数の駆動回路(複数のソースドライバ、複数のゲートドライバ)と、それぞれの駆動回路を制御する複数のタイミングコントローラと、外部から入力される入力画像データに対して画像処理を行い、それぞれのタイミングコントローラに画像データを出力する画像処理部と、複数の表示パネルに背面側から光を照射するバックライトと、を含んでいる。表示パネルの数は限定されず2枚以上であればよい。また複数の表示パネルは、観察者側から見て前後方向に互いに重ね合わされて配置されており、それぞれが画像を表示する。以下では、2枚の表示パネルを備える液晶表示装置10を例に挙げて説明する。
図1は、本実施形態に係る液晶表示装置10の概略構成を示す模式図である。図1に示すように、液晶表示装置10は、液晶表示装置10全体の表示面側に配置された第1の表示パネル100と、第1の表示パネル100より背面側に配置された第2の表示パネル200と、第1の表示パネル100に設けられた第1のソースドライバ120及び第1のゲートドライバ130を制御する第1のタイミングコントローラ140と、第2の表示パネル200に設けられた第2のソースドライバ220及び第2のゲートドライバ230を制御する第2のタイミングコントローラ240と、第1のタイミングコントローラ140及び第2のタイミングコントローラ240に画像データを出力する画像処理部300と、を含んでいる。第1の表示パネル100は入力画像データに基づき生成された第1の画像データに対応する第1の画像(本実施形態においてはカラー画像)を第1の画像表示領域110に表示し、第2の表示パネル200は入力画像データに基づき生成された第2の画像データに対応する第2の画像(本実施形態においては白黒画像)を第2の画像表示領域210に表示する。画像処理部300は、外部のシステム(図示せず)から送信された入力画像データDataを受信し、後述する画像処理を実行した後、第1のタイミングコントローラ140に第1の画像データDAT1を出力し、第2のタイミングコントローラ240に第2の画像データDAT2を出力する。また画像処理部300は、第1のタイミングコントローラ140及び第2のタイミングコントローラ240に同期信号等の制御信号(図1では省略)を出力する。第1の画像データDAT1は第1の画像表示用の画像データであり、第2の画像データDAT2は第2の画像表示用の画像データである。バックライト(図1では省略)は、第2の表示パネル200の背面側に配置されている。画像処理部300の具体的な構成は後述する。なお、本実施形態においては、第1の画像がカラー画像である例を説明するが、第1の画像が白黒画像であってもよい。
図2は第1の表示パネル100の概略構成を示す模式図であり、図3は第2の表示パネル200の概略構成を示す模式図である。図4は、図2及び図3のA-A´線に対応する断面図である。
図2及び図4を用いて、第1の表示パネル100の構成について説明する。図4に示すように、第1の表示パネル100は、背面側、即ちバックライト400側に配置された薄膜トランジスタ基板(以下、TFT基板という。)101と、TFT基板101よりも表示面側に配置され、TFT基板101に対向するカラーフィルタ基板(以下、CF基板という。)102と、TFT基板101及びCF基板102の間に配置された液晶層103と、を含んでいる。第1の表示パネル100の背面側、即ちバックライト400側には偏光板104が配置されており、表示面側には偏光板105が配置されている。
TFT基板101には、図2に示すように、第1方向(例えば列方向)に延在する複数のデータ線111と、第1方向とは異なる第2方向(例えば行方向)に延在する複数のゲート線112とが形成され、複数のデータ線111と複数のゲート線112とのそれぞれの交差部近傍に薄膜トランジスタ(以下、TFTという。)113が形成されている。第1の表示パネル100を平面的に見て、隣り合う2本のデータ線111と隣り合う2本のゲート線112とにより囲まれる領域が1つのサブ画素114として規定され、該サブ画素114がマトリクス状(行方向及び列方向)に複数配置されている。複数のデータ線111は、行方向に等間隔で配置されており、複数のゲート線112は、列方向に等間隔で配置されている。TFT基板101には、サブ画素114ごとに画素電極115が形成されており、複数のサブ画素114に共通する1つの共通電極(図示せず)が形成されている。TFT113を構成するドレイン電極はデータ線111に電気的に接続され、ソース電極は画素電極115に電気的に接続され、ゲート電極はゲート線112に電気的に接続されている。
図4に示すように、CF基板102には、各サブ画素114に対応して複数の着色部102aが形成されている。各着色部102aは、光の透過を遮断するブラックマトリクス102bで囲まれており、例えば矩形状に形成されている。また、複数の着色部102aは、赤色の材料で形成され、赤色の光を透過する赤色部と、緑色の材料で形成され、緑色の光を透過する緑色部と、青色の材料で形成され、青色の光を透過する青色部と、を含んでいる。赤色部、緑色部、及び青色部は、行方向にこの順に繰り返し配列され、同一色の着色部が列方向に配列され、行方向及び列方向に隣り合う着色部102aの境界部分にブラックマトリクス102bが形成されている。各着色部102aに対応して、複数のサブ画素114は、図2に示すように、赤色部に対応する赤色サブ画素114Rと、緑色部に対応する緑色サブ画素114Gと、青色部に対応する青色サブ画素114Bと、を含んでいる。尚、第1の表示パネル100では、1つの赤色サブ画素114R、1つの緑色サブ画素114G及び1つの青色サブ画素114Bを含んで1つの画素124を構成し、複数の画素124がマトリクス状に配置されている。
第1のタイミングコントローラ140は、周知の構成を備えている。例えば第1のタイミングコントローラ140は、画像処理部300から出力される第1の画像データDAT1と第1制御信号CS1(クロック信号、垂直同期信号、水平同期信号等)とに基づいて、第1の画像データDA1と、第1のソースドライバ120及び第1のゲートドライバ130の駆動を制御するための各種タイミング信号(データスタートパルスDSP1、データクロックDCK1、ゲートスタートパルスGSP1、ゲートクロックGCK1)とを生成する(図2参照)。第1のタイミングコントローラ140は、第1の画像データDA1と、データスタートパルスDSP1と、データクロックDCK1とを第1のソースドライバ120に出力し、ゲートスタートパルスGSP1とゲートクロックGCK1とを第1のゲートドライバ130に出力する。
第1のソースドライバ120は、データスタートパルスDSP1及びデータクロックDCK1に基づいて、第1の画像データDA1に応じたデータ信号(データ電圧)をデータ線111に出力する。第1のゲートドライバ130は、ゲートスタートパルスGSP1及びゲートクロックGCK1に基づいて、ゲート信号(ゲート電圧)をゲート線112に出力する。
各データ線111には、第1のソースドライバ120からデータ電圧が供給され、各ゲート線112には、第1のゲートドライバ130からゲート電圧が供給される。共通電極には、コモンドライバ(図示せず)から共通電圧が供給される。ゲート電圧(ゲートオン電圧)がゲート線112に供給されると、ゲート線112に接続されたTFT113がオンし、TFT113に接続されたデータ線111を介して、データ電圧が画素電極115に供給される。画素電極115に供給されたデータ電圧と、共通電極に供給された共通電圧との差により電界が生じる。この電界により液晶を駆動してバックライト400の光の透過率を制御することによって画像表示を行う。第1の表示パネル100では、赤色サブ画素114R、緑色サブ画素114G、青色サブ画素114Bそれぞれの画素電極115に接続されたデータ線111に、所望のデータ電圧を供給することにより、カラー画像表示が行われる。尚、第1の表示パネル100は、周知の構成を適用することができる。
次に、図3及び図4を用いて、第2の表示パネル200の構成について説明する。図4に示すように、第2の表示パネル200は、背面側、即ちバックライト400側に配置されたTFT基板201と、表示面側に配置され、TFT基板201に対向するCF基板202と、TFT基板201及びCF基板202の間に配置された液晶層203と、を含んでいる。第2の表示パネル200の背面側、即ちバックライト400側には偏光板204が配置されており、表示面側には偏光板205が配置されている。第1の表示パネル100の偏光板104と、第2の表示パネル200の偏光板205との間には、拡散シート301が配置されている。
TFT基板201には、図3に示すように、列方向に延在する複数のデータ線211と、行方向に延在する複数のゲート線212とが形成され、複数のデータ線211と複数のゲート線212とのそれぞれの交差部近傍にTFT213が形成されている。第2の表示パネル200を平面的に見て、隣り合う2本のデータ線211と隣り合う2本のゲート線212とにより囲まれる領域が1つの画素214として規定され、該画素214がマトリクス状(行方向及び列方向)に複数配置されている。複数のデータ線211は、行方向に等間隔で配置されており、複数のゲート線212は、列方向に等間隔で配置されている。TFT基板201には、画素214ごとに画素電極215が形成されており、複数の画素214に共通する1つの共通電極(図示せず)が形成されている。TFT213を構成するドレイン電極はデータ線211に電気的に接続され、ソース電極は画素電極215に電気的に接続され、ゲート電極はゲート線212に電気的に接続されている。第1の表示パネル100の各サブ画素114と、第2の表示パネル200の各画素214とは、互いに1対1の関係で配置されており、平面視で互いに重なっている。例えば、図2に示す画素124を構成する赤色サブ画素114R、緑色サブ画素114G及び青色サブ画素114Bそれぞれと、図3に示す3個の画素214それぞれとが平面視で重なっている。尚、図5に示すように、第1の表示パネル100の3個のサブ画素114(赤色サブ画素114R、緑色サブ画素114G、青色サブ画素114B)(図5(a)参照)と、第2の表示パネル200の1個の画素214(図5(b)参照)とが平面視で重なっていてもよい。
図4に示すように、CF基板202には、各画素214の境界部分に対応する位置に、光の透過を遮断するブラックマトリクス202bが形成されている。ブラックマトリクス202bで囲まれた領域202aには、着色部は形成されておらず、例えばオーバーコート膜が形成されている。
第2のタイミングコントローラ240は、周知の構成を備えている。例えば第2のタイミングコントローラ240は、画像処理部300から出力される第2の画像データDAT2と第2制御信号CS2(クロック信号、垂直同期信号、水平同期信号等)とに基づいて、第2の画像データDA2と、第2のソースドライバ220及び第2のゲートドライバ230の駆動を制御するための各種タイミング信号(データスタートパルスDSP2、データクロックDCK2、ゲートスタートパルスGSP2、ゲートクロックGCK2)とを生成する(図3参照)。第2のタイミングコントローラ240は、第2の画像データDA2と、データスタートパルスDSP2と、データクロックDCK2とを第2のソースドライバ220に出力し、ゲートスタートパルスGSP2とゲートクロックGCK2とを第2のゲートドライバ230に出力する。
第2のソースドライバ220は、データスタートパルスDSP2及びデータクロックDCK2に基づいて、第2の画像データDA2に応じたデータ電圧をデータ線211に出力する。第2のゲートドライバ230は、ゲートスタートパルスGSP2及びゲートクロックGCK2に基づいて、ゲート電圧をゲート線212に出力する。
各データ線211には、第2のソースドライバ220からデータ電圧が供給され、各ゲート線212には、第2のゲートドライバ230からゲート電圧が供給される。共通電極には、コモンドライバから共通電圧が供給される。ゲート電圧(ゲートオン電圧)がゲート線212に供給されると、ゲート線212に接続されたTFT213がオンし、TFT213に接続されたデータ線211を介して、データ電圧が画素電極215に供給される。画素電極215に供給されたデータ電圧と、共通電極に供給された共通電圧との差により電界が生じる。この電界により液晶を駆動してバックライト400の光の透過率を制御することによって画像表示を行う。第2の表示パネル200では、白黒画像表示が行われる。尚、第2の表示パネル200は、周知の構成を適用することができる。
図6は、画像処理部300の具体的な構成を示すブロック図である。画像処理部300は、第1のガンマ処理部311、輝度信号生成部321、微分フィルタ322、背景レベル検出回路323、ゲイン決定回路326、第2の画像生成部331、第2のガンマ処理部332、及びローパス・フィルタ333を含んでいる。なお、本実施形態においては、背景レベル検出回路323が、黒レベル検出回路324と、白レベル検出回路325と、を含んでいる。画像処理部300は、入力画像データDataに基づいて以下の画像処理を行い、第1の表示パネル100に表示される第1の画像に対応する第1の画像データDAT1(本実施形態においてはカラー画像データ)と、第2の表示パネル200に表示される第2の画像に対応する第2の画像データDAT2(本実施形態においては白黒画像データ)とを生成する。
画像処理部300は、外部のシステムから送信された入力画像データDataを受信すると、入力画像データDataが、第1のガンマ処理部311、輝度信号生成部321、及び第2の画像生成部331に送信される。尚、入力画像データDataは、例えば輝度情報(階調情報)と色情報とを含んでいる。色情報は、色を指定するための情報であり、例えば、入力画像データDataが8ビットの場合、赤色、緑色、青色を含む複数色それぞれの色を0~255の値で表すことができる。上記複数色には、少なくとも赤色、緑色及び青色を含み、さらに白色及び/又は黄色が含まれてもよい。以下では、一例として、上記複数色が赤色、緑色及び青色である場合を挙げる。また以下では、入力画像データDataの色情報を、「RGB値」([R値,G値,B値])と称す。例えば、入力画像データDataに対応する色が「白」の場合、赤色の値(R値)は[255]で表され、緑色の値(G値)は[255]で表され、青色の値(B値)は[255]で表される。すなわち、「RGB値」は[255,255,255]で表される。また入力画像データDataに対応する色が「赤」の場合、「RGB値」は[255,0,0]で表され、上記色が「黒」の場合、「RGB値」は[0,0,0]で表される。
輝度信号生成部321は、入力画像データDataを取得すると、入力画像データDataのRGB値([R値,G値,B値])から輝度信号Yを算出する。輝度信号Yは、例えば以下に示す周知の変換式(1)により算出することができる。
Y=0.299×R値+0.587×G値+0.114×B値・・・(1)
輝度信号生成部321は、生成した輝度信号Yを、微分フィルタ322、及び背景レベル検出回路323に出力する。
微分フィルタ322は、輝度信号生成部321から輝度信号Yを取得すると、輝度信号に対して、輝度が大きく変化するエッジを検出する微分フィルタ処理を実行する。微分フィルタ322は、例えばPrewittフィルタ又はSobelフィルタを用いて上記微分フィルタ処理を行う。微分フィルタ322は、上記微分フィルタ処理により、輝度変化が大きいエッジを検出し、当該エッジにおける輝度変化の大きさを示す微分検出値を出力する。この微分フィルタ処理は、周知の方法を適用することができる。微分フィルタ322は、微分検出値をゲイン決定回路326に出力する。
なお、微分フィルタ322の代わりに、ピーク検出回路を用いることも可能であるが、輝点のピーク値を用いて、ローパス・フィルタ333によるローパス・フィルタ処理のフィルタゲインを決定するよりも、背景レベルと輝点の輝度との差異を示す微分検出値を用いて、フィルタゲインを決定する方が望ましい。そのため、本開示においては、画像処理部300が微分フィルタ322を有する構成にて説明を継続する。
背景レベル検出回路323は、輝度信号生成部321から輝度信号Yを取得すると、輝度信号Yを用いて背景レベルを検出する。本実施形態において、背景レベル検出回路323は、黒レベル検出回路324と白レベル検出回路325を含み、黒レベル検出回路324、及び白レベル検出回路325が上述した輝度信号Yを取得する。
黒レベル検出回路324は、所定の画素範囲内で、黒側の背景レベルを検出する回路であり、入力画像データが黒レベルに近いほど、大きな値を出力する。図7は、黒レベル検出回路324が、各画素の輝度信号Yの値に対して出力する黒レベルの値を示すグラフである。輝度信号の値が0であれば、黒レベルの出力値として、最高の値である1を出力する。そして、輝度信号の値が高くなるにつれて黒レベルの出力値は小さくなり、輝度信号の値が1に満たない、例えば0.5のあたりで、黒レベルとしての出力値は0となる。このような黒レベル検出回路324を用いることにより、所定の画素範囲内に非常に高い輝度信号の値を有する輝点が含まれていたとしても、黒レベルの総和値に対する影響度は小さくなるため、この輝点の輝度信号の値に引っ張られて、所定の画素範囲内における黒レベルの総和値が低くなってしまうことを抑制することができる。即ち、例えば、平均値フィルタを用いた場合、所定の画素範囲内に、非常に高い輝度を有する輝点が一つでもあれば、所定の画素範囲全体として黒点の数が多いにもかかわらず、所定の画素範囲の輝度の平均値は高い値になってしまう可能性がある。しかし、黒レベル検出回路324は、輝点は全て、その輝度の高さによらず、黒レベルとしての出力値を0とすることができるため、所定の画素範囲内における黒レベルの総和値が低くなってしまうことを抑制することができる。黒レベル検出回路324は、図7に示したグラフに従い、各画素の輝度信号Yの値を黒レベルに変換し、例えば、所定の画素範囲内の総和値を出力する。なお、黒レベル検出回路324は、上述したように、所定の画素範囲内における総和値として黒レベルを出力しても構わないが、例えば、図9に示すように、単一背景における複数のエリア(例えば、図9に示すエリア1、エリア2)で、同じ黒レベルとして出力させたい場合は、各エリアにおいて、上述した総和値を、所定の黒レベルより大きい値を示す画素数で割った平均値を出力する構成としてもよい。また、図12に示すように、所定の画素範囲内における、所定の黒レベルより大きい値を示す画素数に応じて、上述した総和値を所定の黒レベルより大きい値を示す画素数で割った平均値に重み付け(α)を乗算した値と、上述した総和値を所定の画素範囲内における画素数で割った単純平均値に重み付け(1-α)を乗算した値と、を加算する構成としてもよい。所定の黒レベルは、例えば、0である。ここで、所定の画素範囲内における、所定の黒レベルより大きい値を示す画素数が多い場合には、α値を0~1の範囲内で比較的に大きな値に設定し、所定の画素範囲内における、所定の黒レベルより大きい値を示す画素数が少ない場合には、α値を0~1の範囲内で比較的に小さな値に設定してもよい。
白レベル検出回路325は、所定の画素範囲内で、白側の背景レベルを検出する回路であり、入力画像データが白レベルに近いほど、大きな値を出力する。図8は、白レベル検出回路325が、各画素の輝度信号Yの値に対して出力する白レベルの値を示すグラフである。輝度信号の値が、最高の値である1であれば、白レベルの出力値として、最高の値である1を出力する。そして、輝度信号の値が低くなるにつれて白レベルの出力値は小さくなり、輝度信号の値が0に下がりきる前の、例えば0.5のあたりで、白レベルとしての出力値は0となる。このような白レベル検出回路325を用いることにより、所定の画素範囲内に非常に低い輝度信号の値を有する黒点が含まれていたとしても、白レベルの総和値に対する影響度は小さくなるため、この黒点の輝度信号の値に引っ張られて、所定の画素範囲内における白レベルの総和値が低くなってしまうことを抑制することができる。即ち、例えば、平均値フィルタを用いた場合、所定の画素範囲内に、非常に低い輝度を有する黒点が一つでもあれば、所定の画素範囲全体として輝点の数が多いにもかかわらず、所定の画素範囲の輝度の平均値は低い値になってしまう可能性がある。しかし、白レベル検出回路325は、黒点は全て、その輝度の低さによらず、白レベルとしての出力値を0とすることができるため、所定の画素範囲内における白レベルの総和値が低くなってしまうことを抑制することができる。白レベル検出回路325は、図8に示したグラフに従い、各画素の輝度信号Yの値を白レベルに変換し、例えば、所定の画素範囲内の総和値を出力する。なお、白レベル検出回路325は、上述したように、所定の画素範囲内における総和値として白レベルを出力しても構わないが、例えば、単一背景における複数のエリアで、同じ白レベルとして出力させたい場合は、各エリアにおいて、上述した総和値を、所定の白レベルより大きい値を示す画素数で割った平均値を出力する構成としてもよい。また、図13に示すように、所定の画素範囲内における、所定の白レベルより大きい値を示す画素数に応じて、上述した総和値を所定の白レベルより大きい値を示す画素数で割った平均値に重み付け(α)を乗算した値と、上述した総和値を所定の画素範囲内における画素数で割った単純平均値に重み付け(1-α)を乗算した値と、を加算する構成としてもよい。所定の白レベルは、例えば、0である。ここで、所定の画素範囲内における、所定の白レベルより大きい値を示す画素数が多い場合には、α値を0~1の範囲内で比較的に大きな値に設定し、所定の画素範囲内における、所定の白レベルより大きい値を示す画素数が少ない場合には、α値を0~1の範囲内で比較的に小さな値に設定してもよい。
なお、図6に示す例においては、背景レベル検出回路323が、黒レベル検出回路324と、白レベル検出回路325と、を含む構成を例に挙げて説明したが、図10に示すように、背景レベル検出回路323が、黒レベル検出回路324と、白レベル検出回路325との代わりに、平均値フィルタ327を含む構成としてもよい。平均値フィルタ327は、所定範囲の画素領域をフィルタサイズとし、このフィルタサイズ内の輝度の平均値を、背景レベルとして出力する。
ただし、図6に示したように、背景レベル検出回路323が、黒レベル検出回路324と、白レベル検出回路325と、を含む構成とした方が、より精度高く、背景レベルを検出することができ望ましい。即ち、上述した通り、黒レベル検出回路324は、輝点は全て、その輝度の高さによらず、黒レベルとしての出力値を0とすることができるため、所定の画素範囲内における黒レベルの総和値が低くなってしまうことを抑制することができる。また、白レベル検出回路325は、黒点は全て、その輝度の低さによらず、白レベルとしての出力値を0とすることができるため、所定の画素範囲内における白レベルの総和値が低くなってしまうことを抑制することができる。そのため、背景レベル検出回路323として、平均値フィルタ327を用いる構成よりも、より高精度に、背景レベルを検出することができる。以下では、図6に示した、背景レベル検出回路323が、黒レベル検出回路324と、白レベル検出回路325と、を含む構成について、説明を継続する。
ゲイン決定回路326は、微分フィルタ322が出力する微分検出値と、背景レベル検出回路323が検出する背景レベルと、を用いてローパス・フィルタ333のフィルタゲインを決定する。本実施形態においては、ゲイン決定回路326は、微分フィルタ322が出力する微分検出値と、黒レベル検出回路324からの出力値、及び白レベル検出回路325からの出力値を用いて、ローパス・フィルタ333のフィルタゲインを決定する。
本実施形態においては、ゲイン決定回路326が、図11に示すような、黒レベル検出回路324からの出力値、白レベル検出回路325からの出力値、及び微分検出値により表現される3次元のルックアップテーブルを記憶し、このルックアップテーブルを用いて、フィルタゲインを決定する。具体的には、図11に示す例において、ルックアップテーブルが、各要素にフィルタゲイン値が記録された4×4×3のマトリクス構造を有し、入っており、黒レベル検出回路324からの出力値、白レベル検出回路325からの出力値、及び微分検出値に応じて、一つのフィルタゲインの値が決定される。なお、図11に示す例においては、ルックアップテーブルが、4×4×3のマトリクスを有する例を示したが、より高い算出精度が必要な場合は、このルックアップテーブルが更に細分化された構成としてもよい。
このように、本開示の液晶表示装置は、入力画像データにおける背景レベルに応じて、ローパス・フィルタ333によるローパス・フィルタ処理のフィルタ係数を決定することができるため、より適切なフィルタ係数を選択することが可能となり、視差による表示不良の更なる抑制を図ることが可能となる。
なお、ゲイン決定回路326が、背景レベル検出回路323からの出力値に応じて、上述したフィルタ係数のみならず、後述するローパス・フィルタ処理のフィルタサイズを決定する構成としてもよい。例えば、人間の視覚特性においては、背景の輝度レベルが高いと、瞳孔が絞られるため、輝度レベルが低い領域の階調がわかりにくくなる。そのため、背景の輝度レベルが高い場合は、輝度レベルが低い領域の視差がわかりにくくなるため、ゲイン決定回路326が、ローパス・フィルタ333のフィルタサイズを小さくするような構成としてもよい。
第2の画像生成部331は、入力画像データDataを取得すると、入力画像データDataの色情報を示す各色の値(ここではRGB値:[R値,G値,B値])のうち最大値(R値、G値又はB値)を用いて第2の画像に対応する第2の画像データを生成する。具体的には、第2の画像生成部331は、注目画素214に対応するRGB値において、該RGB値のうち最大値を注目画素214の値に設定することにより白黒画像データを生成する。第2の画像生成部331は、生成した第2の画像データを第2のガンマ処理部332に出力する。
第2のガンマ処理部332は、第2の画像生成部331により生成された第2の画像データを取得すると、第2の階調テーブルを参照して、第2の画像データに対応する第2の階調を決定する第2のガンマ処理を行う。例えば、第2のガンマ処理部332は、第2の表示パネル200用のガンマ特性である第2ガンマ特性に基づいて設定された第2ガンマ値γ2を用いて、第2の画像データの階調を決定する。第2のガンマ処理部332は、上記第2のガンマ処理を施した第2の画像データを、ローパス・フィルタ333に出力する。
ローパス・フィルタ333は、視差による表示不良の低減を図るために、第2のガンマ処理が施された第2の画像データに対して、入力画像データDataの信号レベルが高い部分を局所的に数画素分広げるローパス・フィルタ処理を行う。その際、上述したように、ゲイン決定回路326により、背景レベルを用いて決定されたフィルタゲインを用いて、ローパス・フィルタ333は、ローパス・フィルタ処理を行う。その結果、ローパス・フィルタ333は、入力画像データにおける背景レベルに応じて、ローパス・フィルタ処理を行うことができ、視差による表示不良の更なる抑制を図ることが可能となる。ローパス・フィルタ333は、上記ローパス・フィルタ処理が施された第2の画像データDAT2を第2のタイミングコントローラ240に出力する。また、本実施形態においては、ローパス・フィルタ333は、上記ローパス・フィルタ処理が施された第2の画像データDAT2を第1のガンマ処理部311に出力する。
第1のガンマ処理部311は、入力画像データDataを取得すると、第1の階調テーブルを参照して、第1の画像データDAT1に対応する第1の階調を決定する第1のガンマ処理を行う。例えば、第1のガンマ処理部311は、第1の表示パネル100用のガンマ特性である第1のガンマ特性に基づいて設定された第1ガンマ値γ1を用いて、第1の画像データDAT1の階調を決定する。第1のガンマ処理部311は、上記第1のガンマ処理を施した第1の画像データDAT1を第1のタイミングコントローラ140に出力する。なお、第1のガンマ処理部311は、第2のガンマ処理部332により上記第2のガンマ処理が施され、ローパス・フィルタ333により上記ローパス・フィルタ処理が施された第2の画像データDAT2の第2の階調に基づいて第1の階調を決定してもよい。
ここで、上述した第1ガンマ値γ1及び第2ガンマ値γ2の設定方法について説明する。例えば、第1ガンマ値γ1及び第2ガンマ値γ2は、カラー画像である第1の画像と、白黒画像である第2の画像とを合成した合成画像の合成ガンマ値が2.2になるように設定される。例えば、第1の表示パネル100の第1ガンマ特性、及び第2の表示パネル200の第2ガンマ特性がともに、ガンマ値2.2の場合、第1の表示パネル100の輝度をLm、第2の表示パネル200の輝度をLsとすると、合成輝度はLm×Lsで表される。この合成輝度Lm×Lsを、入力画像データData、第1ガンマ値γ1、第2ガンマ値γ2で表すと、以下の式となる。
Lm×Ls=(Data^γ1)^2.2×(Data^γ2)^2.2
=Data^(γ1×2.2)×Data^(γ2×2.2)
=Data^(γ1×2.2+γ2×2.2)
よって、(γ1+γ2)=1となるように、第1ガンマ値γ1及び第2ガンマ値γ2を設定すれば、合成ガンマ値を2.2とすることができる。
以上、本開示の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
10 液晶表示装置、100 第1の表示パネル、101 TFT基板、102 CF基板、102a 着色部、102b ブラックマトリクス、103 液晶層、104 偏光板、105 偏光板、110 第1の画像表示領域、111 データ線、112 ゲート線、113 TFT、114 サブ画素、114R 赤色サブ画素、114G 緑色サブ画素、114B 青色サブ画素、115 画素電極、124 画素、120 第1のソースドライバ、130 第1のゲートドライバ、140 第1のタイミングコントローラ、200 第2の表示パネル、 201 TFT基板、202 CF基板、202a 領域、202b ブラックマトリクス、203 液晶層、204 偏光板、205 偏光板、210 第2の画像表示領域、211 データ線、212 ゲート線、213 TFT、214 画素、215 画素電極、220 第2のソースドライバ、230 第2のゲートドライバ、240 第2のタイミングコントローラ、300 画像処理部、301 拡散シート、311 第1のガンマ処理部、321 輝度信号生成部、322 微分フィルタ、323 背景レベル検出回路、324 黒レベル検出回路、325 白レベル検出回路、326 ゲイン決定回路、327 平均値フィルタ、331 第2の画像生成部、332 第2のガンマ処理部、333 ローパス・フィルタ、400 バックライト、Data 入力画像データ、DAT1 第1の画像データ、DA1 第1の画像データ、CS1 第1制御信号、DSP1 データスタートパルス、DCK1 データクロック、GSP1 ゲートスタートパルス、GCK1 ゲートクロック、Vcom 共通電圧、DAT2 第2の画像データ、DA2 第2の画像データ、CS2 第2制御信号、DSP2 データスタートパルス、DCK2 データクロック、GSP2 ゲートスタートパルス、GCK2 ゲートクロック。

Claims (11)

  1. 複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する表示装置であって、
    第1の画像を表示する第1の表示パネルと、
    前記第1の表示パネルの背面側に配置され、第2の画像を表示する第2の表示パネルと、
    入力画像データを取得し、前記入力画像データに基づいて、前記第1の画像に対応する第1の画像データと、前記第2の画像に対応する第2の画像データと、を生成する画像処理部と、を含み、
    前記画像処理部は、
    前記入力画像データから算出された輝度信号に対して微分フィルタ処理を行い、微分検出値を出力する微分フィルタと、
    前記輝度信号を用いて背景レベルを検出する背景レベル検出回路と、
    前記微分フィルタが出力する前記微分検出値と、前記背景レベル検出回路が検出する前記背景レベルと、を用いてフィルタゲインを決定するゲイン決定回路と、
    前記ゲイン決定回路により決定された前記フィルタゲインを用いて、前記第2の画像データに対してローパス・フィルタ処理を行うローパス・フィルタと、
    を含み、
    前記画像処理部は、前記入力画像データと前記ローパス・フィルタからの出力とに基づいて、前記第1の画像データを生成する、
    液晶表示装置。
  2. 前記背景レベル検出回路は、
    前記入力画像データが黒レベルに近いほど大きな値を出力する黒レベル検出回路と、
    前記入力画像データが白レベルに近いほど大きな値を出力する白レベル検出回路と、
    を含み、
    前記ゲイン決定回路は、前記黒レベル検出回路からの出力値、及び前記白レベル検出回路からの出力値を用いて、前記フィルタゲインを決定する、
    請求項1に記載の液晶表示装置。
  3. 前記ゲイン決定回路は、
    前記黒レベル検出回路からの出力値、前記白レベル検出回路からの出力値、及び前記微分検出値により表現される3次元のルックアップテーブルを記憶し、
    前記ルックアップテーブルを用いて、前記フィルタゲインを決定する、
    請求項2に記載の液晶表示装置。
  4. 前記背景レベル検出回路は、平均値フィルタを含む、
    請求項1に記載の液晶表示装置。
  5. 前記黒レベル検出回路は、
    各画素の輝度信号の値を黒レベルに変換し、
    所定の画素範囲内における前記黒レベルの総和値を前記黒レベル検出回路の前記出力値として出力する、
    請求項2に記載の液晶表示装置。
  6. 前記黒レベル検出回路は、
    各画素の輝度信号の値を黒レベルに変換し、
    所定の画素範囲内における前記黒レベルの総和値を算出し、
    前記総和値を前記所定の画素範囲内において前記黒レベルの値が第1の閾値より大きい値を示す画素数で割った値を、前記黒レベル検出回路の前記出力値として出力する、
    請求項2に記載の液晶表示装置。
  7. 前記黒レベル検出回路は、
    各画素の輝度信号の値を黒レベルに変換し、
    所定の画素範囲内における前記黒レベルの総和値を算出し、
    前記総和値を前記所定の画素範囲内において前記黒レベルの値が第1の閾値より大きい値を示す画素数で割った値に重みづけαを乗算した第1の値と、前記総和値を前記所定の画素範囲内における画素数で割った値に重みづけ(1-α)を乗算した第2の値と、を合計した値を前記黒レベル検出回路の前記出力値として出力する、
    請求項2に記載の液晶表示装置。
  8. 前記白レベル検出回路は、
    各画素の輝度信号の値を白レベルに変換し、
    所定の画素範囲内における前記白レベルの総和値を前記白レベル検出回路の前記出力値として出力する、
    請求項2又は5に記載の液晶表示装置。
  9. 前記白レベル検出回路は、
    各画素の輝度信号の値を白レベルに変換し、
    所定の画素範囲内における前記白レベルの総和値を算出し、
    前記総和値を前記所定の画素範囲内において前記白レベルの値が第2の閾値より大きい値を示す画素数で割った値を、前記白レベル検出回路の前記出力値として出力する、
    請求項2又は6に記載の液晶表示装置。
  10. 前記白レベル検出回路は、
    各画素の輝度信号の値を白レベルに変換し、
    所定の画素範囲内における前記白レベルの総和値を算出し、
    前記総和値を前記所定の画素範囲内において前記白レベルの値が第2の閾値より大きい値を示す画素数で割った値に重みづけαを乗算した第3の値と、前記総和値を前記所定の画素範囲内における画素数で割った値に重みづけ(1-α)を乗算した第4の値と、を合計した値を前記白レベル検出回路の前記出力値として出力する、
    請求項2又は7に記載の液晶表示装置。
  11. 前記ゲイン決定回路は、前記背景レベル検出回路からの出力値を用いて、前記ローパス・フィルタ処理のフィルタサイズを決定する
    請求項1~10のいずれか1項に記載の液晶表示装置。
JP2018225227A 2018-11-30 2018-11-30 液晶表示装置 Active JP7223567B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018225227A JP7223567B2 (ja) 2018-11-30 2018-11-30 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018225227A JP7223567B2 (ja) 2018-11-30 2018-11-30 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2020086379A JP2020086379A (ja) 2020-06-04
JP7223567B2 true JP7223567B2 (ja) 2023-02-16

Family

ID=70908000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018225227A Active JP7223567B2 (ja) 2018-11-30 2018-11-30 液晶表示装置

Country Status (1)

Country Link
JP (1) JP7223567B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063675A1 (ja) 2014-10-22 2016-04-28 ソニー株式会社 画像処理装置および画像処理方法
JP2016118690A (ja) 2014-12-22 2016-06-30 エルジー ディスプレイ カンパニー リミテッド 画像表示方法及び画像表示装置
JP2017173666A (ja) 2016-03-25 2017-09-28 エルジー ディスプレイ カンパニー リミテッド 画像表示装置および画像表示方法
JP2018041056A (ja) 2016-08-31 2018-03-15 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063675A1 (ja) 2014-10-22 2016-04-28 ソニー株式会社 画像処理装置および画像処理方法
JP2016118690A (ja) 2014-12-22 2016-06-30 エルジー ディスプレイ カンパニー リミテッド 画像表示方法及び画像表示装置
JP2017173666A (ja) 2016-03-25 2017-09-28 エルジー ディスプレイ カンパニー リミテッド 画像表示装置および画像表示方法
JP2018041056A (ja) 2016-08-31 2018-03-15 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP2020086379A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
JP6990520B2 (ja) 液晶表示装置
US10923014B2 (en) Liquid crystal display device
US10416511B2 (en) Liquid crystal display device
JP6746464B2 (ja) 液晶表示装置
TWI569251B (zh) 液晶顯示裝置
US10789901B2 (en) Liquid crystal display device
JP6910246B2 (ja) 液晶表示装置及び画像表示方法
US11170738B2 (en) Display device
JP2016145982A (ja) 表示装置
JP2018159758A (ja) 液晶表示装置
JP7223567B2 (ja) 液晶表示装置
JP2011123230A (ja) 表示装置
JP5358918B2 (ja) 液晶表示素子の駆動方法
CN113296321B (zh) 显示装置
US7446746B2 (en) Method for detecting whether or not display mode has to be switched
CN113296322B (zh) 液晶显示装置
US11132967B2 (en) Liquid crystal display device having superposed display panels
JP2008299270A (ja) 表示装置の駆動装置、電子機器
JP7164462B2 (ja) 液晶表示装置
US9818324B2 (en) Transmission device, display device, and display system
JP2018010063A (ja) 液晶表示装置
JP2019148774A (ja) 液晶表示装置
JP2019174742A (ja) 液晶表示装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230206

R150 Certificate of patent or registration of utility model

Ref document number: 7223567

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350