JP7216231B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、半導体装置１０Ｃの電源配線１４は、図３に示すように、行方向に複数の電源線と、列方向に複数の電源線とを備え、メッシュ状に配線されている。電源配線１４には、電源パッド１２と、複数の回路１６、１８とが接続されている（特許文献１）。このように電源配線１４がメッシュ状に配線されていると、ある特定の回路１６の動作によってノイズが発生すると、発生したノイズは、回路１６が接続される電源線１４Ａに伝播する。電源線１４Ａにノイズが伝搬すると、このノイズは、電源線１４Ａに接続される他の電源線１４Ｂを介して、他の電源線１４Ｂに接続され且つノイズを発生させた回路１６の付近に位置する他の回路１８に伝搬し、回路１８に誤動作を引き起こす場合がある。

また、従来、図４に示すように、図３と同様に、メッシュ状に配線されている半導体装置１０Ｄの電源配線１４に接続される回路が、ｎ型ＭＯＳトランジスタ（ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ－Ｆｉｅｌｄ－Ｅｆｅｃｔ－Ｔｒａｎｓｉｓｔｏｒ）２６の場合がある。ｎ型ＭＯＳトランジスタ２６にノイズが発生すると、発生したノイズは、電源線１４Ａ、１４Ｂ及び基板を経由して、他の回路１８に伝搬し、回路１８に誤動作を引き起こす場合がある。

ところで、このようなノイズの伝搬を防止するため、配線を基板に直接接続させない発明（特許文献２）や、電源線と接地線とを分離する発明（特許文献３）が提案されている。

特開２００４－２６０２１８号公報 特開平５－２５９３９２号公報 特開平７－７４２５９号公報

しかし、これらの発明（特許文献２、３）であっても、ノイズを発生させる回路１６、２６と、他の回路１８とが、電源線１４Ａ、１４Ｂにより接続されているので、ノイズは、電源線１４Ａ、１４Ｂを介して他の回路１８に伝搬する。

本開示は、上記した点に鑑みてなされたものであり、ある回路で発生したノイズが他の回路に伝搬することを低減することができる半導体装置を提供することを目的とする。

本開示の第１の態様の半導体装置は、ノイズの発生の要因となる第１の回路と、前記第１の回路の周辺に設けられた第２の回路と、一端が前記第１の回路と接続され且つ前記一端より他端の位置が前記第２の回路から遠ざかる位置に配設されると共に前記第２の回路とは接続されない第１の配線と、前記第１の配線の前記他端と、第２の配線を介して、接続される電源パッドと、を備え、前記電源パッドは、前記第２の配線に接続され、前記第１の配線の前記他端は、前記第２の配線における前記電源パッドが接続される部分の近傍に接続され、前記第２の配線は、複数の線がメッシュ状に配線され且つ前記線が交差する交差点を有し、前記第１の配線の前記他端が前記第２の配線に接続される接続部分と前記交差点との距離は、前記接続部分と前記第２の配線における前記電源パッドが接続される部分との距離より長い。

本開示の第２の態様の半導体装置では、第１の態様において、前記電源パッドを複数備え、前記第１の配線の前記他端は、前記第２の配線を介して、前記複数の電源パッドの中で、前記第１の回路に最も近い位置に位置する電源パッドに接続される。

本開示の第３の態様の半導体装置では、第１の態様又は第２の態様において、前記第１の回路は、ｎ型ＭＯＳトランジスタ又はｐ型ＭＯＳトランジスタであり、前記第１の配線の一端は、前記ｎ型ＭＯＳトランジスタのソース又は前記ｐ型ＭＯＳトランジスタのソースに接続される。

本開示の第４の態様の半導体装置では、第３の態様において、前記第１の回路を複数備え、前記複数の第１の回路の各々は、ｎ型ＭＯＳトランジスタ又はｐ型ＭＯＳトランジスタである。

本開示の第５の態様の半導体装置では、第１の態様～第４の態様に何れかにおいて、前記第１の回路は、前記第２の配線には接続されない。

本開示の第６の態様の半導体装置では、第１の態様～第５の態様に何れかにおいて、前記第２の配線は、電源用の配線であり、前記第２の回路は、電源用に前記第２の配線にのみ直接接続され、前記第１の回路は、電源用に前記第１の配線にのみ直接接続される。

本開示によれば、ある回路で発生したノイズが他の回路に伝搬することを低減することができる。

第１実施形態の半導体装置の構成の一例を示す図である。 第２実施形態の半導体装置の構成の一例を示す図である。 従来技術の半導体装置の構成を示す図である。 従来技術の半導体装置の構成を示す図である。

以下、開示の技術の実施形態の一例を図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は適宜省略する。

［第１実施形態］
図１には、第１の実施の形態の半導体装置（チップ）１０Ａが示されている。図１に示すように、半導体装置１０Ａの電源配線１４は、図３と同様に、行方向に複数の電源線と、列方向に複数の電源線とを備え、メッシュ状に配線されている。電源配線１４には、電源（ｖｓｓ）パッド１２と、複数の回路１６、１８とが接続されている。

所定の試験などにより、回路１６は、その動作によってノイズを発生させる回路であると発見されたとする。回路１６は、ノイズの発生の要因となる回路である。回路１８は、回路１６の周辺に設けられている。

回路１６からノイズが、電源線１４Ａ、１４Ｂにより、回路１８に伝搬しないようにするため、第１の実施の形態では、回路１６を、電源線１４Ａから切り離すことにより、メッシュ状に配線されている電源配線１４から切り離す。そして、電源パッド１２の近傍から分離させた電源線２０を、回路１６の専用の電源線として、回路１６に直結させる。つまり、電源線２０を他の回路１８には直接繋がない。

より詳細には、電源線２０の一端４０は、回路１６と接続され且つ一端４０より他端４４の位置が回路１８から遠ざかる位置に配設されると共に回路１８とは接続されない。電源線２０の他端４４は、電源配線１４を介して、電源パッド１２に接続されている。電源パッド１２は、電源配線１４に接続され、電源線２０の他端４４は、電源配線１４における電源パッド１２が接続される部分４２の近傍に接続される。

半導体装置１０Ａの電源配線１４は、上記のようにメッシュ状に配線され、電源線が交差する複数の交差点４６を有する。電源線２０の他端４４が電源配線１４に接続される接続部分と、複数の交差点４６の中で最も電源パッド１２に近い交差点４６との距離Ｌ２は、電源線２０の他端４４が電源配線１４に接続される接続部分と、電源配線１４における電源パッド１２が接続される部分４２との距離Ｌ１より長い。

上記のように、回路１６は、回路１８が直接接続される電源線１４Ａ、１４Ｂには直接接続されない。詳細には、電源配線１４は、電源用の配線であり、回路１８は、電源用に電源配線１４にのみ直接接続される。回路１６は、電源用に電源線２０にのみ直接接続される。

このように、ノイズを発生させる回路１６の専用の電源線２０は他の回路１８等には直接接続されないので、回路１６により発生したノイズが回路１８に伝搬することを低減することができる。

［第２実施形態］
次に、第２の実施の形態を説明する。

図２には、第２の実施の形態の半導体装置１０Ｂが示されている。図２の半導体装置１０Ｂの構成は、図１の半導体装置１０Ａと同様の構成であるので、同一部分には同一の符号を伏して、その部分の説明を省略し、異なる部分のみを説明する。

図２に示すように、半導体装置１０Ｂは、図４と同様に、メッシュ状に配線されている電源配線１４に、ｎ型ＭＯＳトランジスタ２６のソースが接続される。ｎ型ＭＯＳトランジスタ２６がノイズを発生させるとする。

ｎ型ＭＯＳトランジスタ２６により発生したノイズが電源線１４Ａ、１４Ｂ及び基板から回路１８に伝搬しないようにするため、第２の実施の形態では、ｎ型ＭＯＳトランジスタ２６のソースを、電源線１４Ａから切り離す。そして、電源パッド１２の近傍から分離させた電源線３０を、ｎ型ＭＯＳトランジスタ２６の専用の電源線として、ｎ型ＭＯＳトランジスタ２６のソースに直結させる。つまり、ｎ型ＭＯＳトランジスタ２６のソースは、電源線３０のみに直接接続し、他の回路１８には直接接続されていない。

半導体装置１０Ｂの電源配線１４は、上記のようにメッシュ状に配線され、電源線が交差する複数の交差点４６を有する。電源線３０の他端４４が電源配線１４に接続される接続部分と、複数の交差点４６の中で最も電源パッド１２に近い交差点４６との距離Ｌ２２は、電源線３０の他端４４が電源配線１４に接続される接続部分と、電源配線１４における電源パッド１２が接続される部分４２との距離Ｌ１１より長い。

上記のように、型ＭＯＳトランジスタ２６は、回路１８が直接接続される電源配線１４には直接接続されない。詳細には、電源配線１４は、電源用の配線であり、回路１８は、電源用に電源配線１４にのみ直接接続される。ｎ型ＭＯＳトランジスタ２６のソースは、電源用に電源線３０にのみ直接接続される。

このように、ノイズを発生させるｎ型ＭＯＳトランジスタ２６のソースの専用の電源線３０は他の回路１８に直接繋がないので、ｎ型ＭＯＳトランジスタ２６により発生したノイズが電源線１４Ａ、１４Ｂを介して回路１８に伝搬することを低減することができる。特に、ｎ型ＭＯＳトランジスタ２６のソースを電源線３０に接続するので、ソースから基板へのノイズの回り込み経路を遮断することができるので、ノイズが基板を経由して回路１８に伝搬することを低減することができる。

［変形例］
（第１の変形例）
第２の実施の形態では、ｎ型ＭＯＳトランジスタ２６がノイズを発生させる。本開示の技術は、ｎ型ＭＯＳトランジスタ２６に限定されず、ｐ型ＭＯＳトランジスタであっても、第２の実施の形態と同様に、ｐ型ＭＯＳトランジスタのソースを、電源(vcc)パッド１２の近傍から分離させた電源線３０に直結させる。

第１の変形例でも、第２の実施の形態と同様に、ノイズが基板（Ｎ ｗｅｌｌ）を経由して回路１８に伝搬することを低減することができる。

（第２の変形例）
第２の実施の形態では、ｎ型ＭＯＳトランジスタ２６が、第１の変形例では、ｐ型ＭＯＳトランジスタが、ノイズを発生させる。本開示の技術は、これらに限定されない。例えば、本開示の技術は、半導体装置に、少なくとも１つのｎ型ＭＯＳトランジスタ２６及び少なくとも１つのｐ型ＭＯＳトランジスタを備える場合にも、適用することができる。この場合には、ｎ型ＭＯＳトランジスタ２６及びｐ型ＭＯＳトランジスタの各々のソースを、電源パッド１２の近傍から分離させた電源線に直結させる。この場合、ｎ型ＭＯＳトランジスタ２６のソースを、電源(vss/vcc)パッド１２の近傍から分離させた第１の電源線に直結させ、ｐ型ＭＯＳトランジスタのソースを、電源パッド１２の近傍から分離させた第２の電源線に直結させるようにしてもよい。ここで、第１の電源線と第２の電源線とは接続されていなくともいいが、第１の電源線及び第２の電源線の一方が他方に接続したり、第１の電源線及び第２の電源線が、電源パッド１２の近傍から分離させた第３の電源線に接続したりしてもよい。なお、第１の電源線～第３の電源線は、回路１８には直接接続しない。

（第３の変形例）
第１の実施の形態、第２の実施の形態、第１の変形例、及び第２の変形例は、１つの電源パッド１２を備える。本開示の技術は、これらに限定されない。例えば、本開示の技術は、半導体装置に電源パッドを複数備える場合にも適用できる。この場合、電源線２０又は電源線３０の他端は、複数の電源パッドの中で、回路１６又はｎ型ＭＯＳトランジスタ２６（又はｐ型ＭＯＳトランジスタ）に最も近い位置に位置する電源パッドが電源線に接続する部分の近傍に接続されるようにしてもよい。

１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 半導体装置
１２ 電源パッド
１４ 電源配線
１４Ａ 電源線
１４Ｂ 電源線
１６ 回路
１８ 回路
２０ 電源線
２６ ｎ型ＭＯＳトランジスタ２６
３０ 電源線
４０ 一端
４４ 他端
４６ 交差点

Claims (6)

1. ノイズの発生の要因となる第１の回路と、
   前記第１の回路の周辺に設けられた第２の回路と、
   一端が前記第１の回路と接続され且つ前記一端より他端の位置が前記第２の回路から遠ざかる位置に配設されると共に前記第２の回路とは接続されない第１の配線と、
   前記第１の配線の前記他端と、第２の配線を介して、接続される電源パッドと、
   を備え、
   前記電源パッドは、前記第２の配線に接続され、
   前記第１の配線の前記他端は、前記第２の配線における前記電源パッドが接続される部分の近傍に接続され、
   前記第２の配線は、複数の線がメッシュ状に配線され且つ前記線が交差する交差点を有し、
   前記第１の配線の前記他端が前記第２の配線に接続される接続部分と前記交差点との距離は、前記接続部分と前記第２の配線における前記電源パッドが接続される部分との距離より長い、
   半導体装置。
2. 前記電源パッドを複数備え、
   前記第１の配線の前記他端は、前記第２の配線を介して、前記複数の電源パッドの中で、前記第１の回路に最も近い位置に位置する電源パッドに接続される、
   請求項１に記載の半導体装置。
3. 前記第１の回路は、ｎ型ＭＯＳトランジスタ又はｐ型ＭＯＳトランジスタであり、
   前記第１の配線の一端は、前記ｎ型ＭＯＳトランジスタのソース又は前記ｐ型ＭＯＳトランジスタのソースに接続される、
   請求項１又は請求項２に記載の半導体装置。
4. 前記第１の回路を複数備え、
   前記複数の第１の回路の各々は、ｎ型ＭＯＳトランジスタ又はｐ型ＭＯＳトランジスタである、
   請求項３に記載の半導体装置。
5. 前記第１の回路は、前記第２の配線には直接接続されない、
   請求項１～請求項４の何れか１項に記載の半導体装置。
6. 前記第２の配線は、電源用の配線であり、
   前記第２の回路は、電源用に前記第２の配線にのみ直接接続され、
   前記第１の回路は、電源用に前記第１の配線にのみ直接接続される、
   請求項１～請求項５の何れか１項に記載の半導体装置。

Images