JP5916820B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP5916820B2 JP5916820B2 JP2014170681A JP2014170681A JP5916820B2 JP 5916820 B2 JP5916820 B2 JP 5916820B2 JP 2014170681 A JP2014170681 A JP 2014170681A JP 2014170681 A JP2014170681 A JP 2014170681A JP 5916820 B2 JP5916820 B2 JP 5916820B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type transistor
- transistor
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、本発明の実施の形態1による半導体チップのレイアウトイメージを示す説明図、図2は、図1の半導体チップのパッドとI/O領域との一部を拡大した説明図、図3は、図1の半導体チップに設けられたI/O部の一例を示すレイアウト図、図4は、図3のI/O部に設けられた出力バッファ部の構成例を示す回路図、図5は、図3のI/O部の上方に配線層に形成されている周回電源配線のレイアウト図、図6は、図3のI/O部に接続されるパッドのレイアウト図、図7は、図3のI/O部の断面を示した説明図、図8は、図3の出力バッファ部に設けられたトランジスタの平面、および断面を示す説明図、図9は、本発明者が検討した一般的なI/O部の回路図、図10は、図9のI/O部における出力バッファ部のレイアウト図、図11は、本実施の形態1によるI/O部と本発明者が検討した一般的なI/O部とのレイアウト比較図、図12は、本実施の形態1によるI/O部とパッドとのレイアウト関係を示す説明図である。
図15は、本発明の実施の形態2による出力バッファ部の一例を示す回路図、図16は、図15の出力バッファ部のレイアウト例を示す説明図である。
図21は、本発明の実施の形態3による出力バッファ部の一例を示す回路図、図22は、図21の出力バッファ部のレイアウト例を示す説明図である。
2 パッド
3 I/O領域
4 コア領域
5 I/O部
5a パッド引き出し部
6 ロジック部
7 出力バッファ部
8,8a トランジスタ
9 トランジスタ
10,11 ダイオード
12 抵抗
13 コア電源電圧用周回配線
14 コア基準電位用周回配線
15 I/O用電源電圧周回配線
16 I/O用基準電位周回配線
17 I/O用基準電位周回配線
18 I/O用電源電圧周回配線
19 P−WELL
20 N+型半導体領域
21 N+型半導体領域
22 金属シリサイド
23 金属シリサイド
24 配線
25 ビア
26 ゲート
27 抵抗
50 I/O部
51 ロジック部
52 出力バッファ部
53,54 トランジスタ
55,56 ダイオード
57,58 抵抗
59 パッド引き出し部
60 パッド
Claims (11)
- 半導体チップを備え、
前記半導体チップは、
前記半導体チップの辺に沿って配置された複数のI/Oパッドと、
前記半導体チップに配置され、任意の前記I/Oパッドと接続される複数のI/O部とを有し、
前記I/O部は、
第1導電型トランジスタおよび第2導電型トランジスタを備えた出力バッファと、入力バッファと、前記出力バッファおよび入力バッファを制御するロジック部とを含み、
前記ロジック部、前記第1導電型トランジスタ、および前記第2導電型トランジスタの順に前記半導体チップの辺に向かってレイアウトされ、
前記ロジック部と前記第1導電型トランジスタとの間に、前記半導体チップの周辺部側に配置された前記I/Oパッドもしくは前記半導体チップの中心側に配置された前記I/Oパッドと接続されるパッド引き出し部が形成され、
前記第2導電型トランジスタのドレイン端子は前記第1導電型トランジスタのドレイン端子に接続され、
前記パッド引き出し部は、前記第1導電型トランジスタのドレイン端子と前記第2導電型トランジスタのドレイン端子の接続ノードに接続され、
前記第1導電型トランジスタは、ソースとして機能する半導体領域の主面に金属シリサイド膜を形成する一方、ドレインとして機能する半導体領域の主面の一部に金属シリサイド膜を形成せず、前記第1導電型トランジスタのドレイン端子が高抵抗となるように形成し、前記第2導電型トランジスタは、ソースとして機能する半導体領域の主面に金属シリサイド膜を形成する一方、ドレインとして機能する半導体領域の主面の一部に金属シリサイド膜を形成せず、前記第2導電型トランジスタのドレイン端子が高抵抗となるように形成したことを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記出力バッファは、
ESD保護用の第1、および第2のダイオードを備え、
前記第1、および前記第2のダイオードは、
前記第1導電型トランジスタのドレイン端子と前記第2導電型トランジスタのドレイン端子の接続ノードに接続され、前記第1導電型トランジスタと前記第2導電型トランジスタとの間にレイアウトされていることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記出力バッファは、
ESD保護用の第1、および第2のダイオードを備え、
前記第1、および前記第2のダイオードは、
前記パッド引き出し部と前記第2導電型トランジスタのドレイン端子の接続ノードに接続され、前記第1導電型トランジスタと前記パッド引き出し部との間にレイアウトされていることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記出力バッファは、
ESD保護用の第1、および第2のダイオードを備え、
前記第1、および前記第2のダイオードは、
前記第1導電型トランジスタのドレイン端子と前記第2導電型トランジスタのドレイン端子の接続ノードに接続され、前記ロジック部と前記パッド引き出し部との間にレイアウトされていることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記出力バッファは、
ESD保護用の第1、および第2のダイオードを備え、
前記第1、および前記第2のダイオードは、
前記第1導電型トランジスタのドレイン端子と前記第2導電型トランジスタのドレイン端子の接続ノードに接続され、
前記第1のダイオードは前記ロジック部と前記パッド引き出し部との間にレイアウトされ、
前記第2のダイオードは前記パッド引き出し部と前記第1導電型トランジスタとの間にレイアウトされていることを特徴とする半導体集積回路装置。 - 請求項1〜5のいずれか1項に記載の半導体集積回路装置において、
前記第1導電型トランジスタはNチャネルトランジスタであり、前記第2導電型トランジスタはPチャネルトランジスタであることを特徴とする半導体集積回路装置。 - 請求項1〜5のいずれか1項に記載の半導体集積回路装置において、
前記第1導電型トランジスタはPチャネルトランジスタであり、前記第2導電型トランジスタはNチャネルトランジスタであることを特徴とする半導体集積回路装置。 - 半導体チップを備え、
前記半導体チップは、
前記半導体チップの辺に沿って配置された複数のI/Oパッドと、
前記半導体チップに配置され、任意の前記I/Oパッドと接続される複数のI/O部とを有し、
前記I/O部は、
第1導電型トランジスタ、第2導電型トランジスタおよびESD保護用抵抗を備えた出力バッファと、入力バッファと、前記出力バッファおよび入力バッファを制御するロジック部とを含み、
前記ロジック部、前記第1導電型トランジスタ、および前記第2導電型トランジスタの順に前記半導体チップの辺に向かってレイアウトされ、
前記ロジック部と前記第1導電型トランジスタとの間に、前記半導体チップの周辺部側に配置された前記I/Oパッドもしくは前記半導体チップの中心側に配置された前記I/Oパッドと接続されるパッド引き出し部が形成され、
前記ESD保護用抵抗は、前記パッド引き出し部と前記第1導電型トランジスタとの間に配置され、
前記第1導電型トランジスタのドレイン端子と前記第2導電型トランジスタのドレイン端子との接続部は前記ESD保護用抵抗を介して前記パッド引き出し部に接続され、
前記第1導電型トランジスタは、ソースとして機能する半導体領域の主面に金属シリサイド膜を形成する一方、ドレインとして機能する半導体領域の主面の一部に金属シリサイド膜を形成せず、前記第1導電型トランジスタのドレイン端子が高抵抗となるように形成し、前記第2導電型トランジスタは、ソースとして機能する半導体領域の主面に金属シリサイド膜を形成する一方、ドレインとして機能する半導体領域の主面の一部に金属シリサイド膜を形成せず、前記第2導電型トランジスタのドレイン端子が高抵抗となるように形成したことを特徴とする半導体集積回路装置。 - 請求項8記載の半導体集積回路装置において、
前記出力バッファは、
ESD保護用の第1、および第2のダイオードを備え、
前記第1、および前記第2のダイオードは、
前記ESD保護用抵抗と前記パッド引き出し部の接続ノードに接続され、前記パッド引き出し部と前記ESD保護用抵抗との間にレイアウトされていることを特徴とする半導体集積回路装置。 - 請求項8または請求項9記載の半導体集積回路装置において、
前記第1導電型トランジスタはNチャネルトランジスタであり、前記第2導電型トランジスタはPチャネルトランジスタであることを特徴とする半導体集積回路装置。 - 請求項8または請求項9記載の半導体集積回路装置において、
前記第1導電型トランジスタはPチャネルトランジスタであり、前記第2導電型トランジスタはNチャネルトランジスタであることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170681A JP5916820B2 (ja) | 2014-08-25 | 2014-08-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170681A JP5916820B2 (ja) | 2014-08-25 | 2014-08-25 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014000872A Division JP5604602B2 (ja) | 2014-01-07 | 2014-01-07 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015008320A JP2015008320A (ja) | 2015-01-15 |
JP5916820B2 true JP5916820B2 (ja) | 2016-05-11 |
Family
ID=52338369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014170681A Expired - Fee Related JP5916820B2 (ja) | 2014-08-25 | 2014-08-25 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5916820B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042718A (ja) * | 2005-08-01 | 2007-02-15 | Renesas Technology Corp | 半導体装置 |
JP4995455B2 (ja) * | 2005-11-30 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5190913B2 (ja) * | 2007-01-15 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2014
- 2014-08-25 JP JP2014170681A patent/JP5916820B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015008320A (ja) | 2015-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010147282A (ja) | 半導体集積回路装置 | |
JP4995455B2 (ja) | 半導体装置 | |
JP5190913B2 (ja) | 半導体集積回路装置 | |
JP5583266B2 (ja) | 半導体装置 | |
JP2006049846A (ja) | 半導体装置 | |
US9379100B2 (en) | Semiconductor integrated circuit device | |
TW201703226A (zh) | 半導體裝置 | |
JP6512520B2 (ja) | 半導体装置及びその設計方法 | |
WO2021090471A1 (ja) | 半導体集積回路装置 | |
JP2006202866A (ja) | 半導体装置 | |
JP5604602B2 (ja) | 半導体集積回路装置 | |
TWI658552B (zh) | Semiconductor device | |
JP2011171680A (ja) | 半導体集積回路装置 | |
JP2010161158A (ja) | 半導体集積回路装置 | |
JP5916820B2 (ja) | 半導体集積回路装置 | |
CN110634860A (zh) | 半导体装置 | |
US20100006891A1 (en) | Semiconductor thyristor device | |
JP5657264B2 (ja) | 半導体集積回路装置 | |
JP6099986B2 (ja) | 半導体装置 | |
TWI469251B (zh) | 一種電子裝置 | |
JP2003318263A (ja) | 半導体装置 | |
JP2010263234A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5916820 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |